JPH04289476A - 高電圧検出回路 - Google Patents
高電圧検出回路Info
- Publication number
- JPH04289476A JPH04289476A JP3052315A JP5231591A JPH04289476A JP H04289476 A JPH04289476 A JP H04289476A JP 3052315 A JP3052315 A JP 3052315A JP 5231591 A JP5231591 A JP 5231591A JP H04289476 A JPH04289476 A JP H04289476A
- Authority
- JP
- Japan
- Prior art keywords
- voltage detection
- special mode
- detection means
- power supply
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000001514 detection method Methods 0.000 title claims abstract description 105
- 239000004065 semiconductor Substances 0.000 claims abstract description 7
- 238000010586 diagram Methods 0.000 description 8
- 230000003321 amplification Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
Landscapes
- Tests Of Electronic Circuits (AREA)
- Manipulation Of Pulses (AREA)
- Dram (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、高電圧検出装置に関し
、特に、半導体集積回路における高電圧検出装置に関す
る。近年、半導体集積回路等において、通常の電源電圧
よりも高い特別モード用電圧を与えることにより、例え
ば、試験モードを立ち上げて所定の試験を行うものが提
供されている。そして、例えば、トランジスタの閾値電
圧の変動に対しても正確に特別モード用電圧を検出する
ことのできる高電圧検出回路が要望されている。
、特に、半導体集積回路における高電圧検出装置に関す
る。近年、半導体集積回路等において、通常の電源電圧
よりも高い特別モード用電圧を与えることにより、例え
ば、試験モードを立ち上げて所定の試験を行うものが提
供されている。そして、例えば、トランジスタの閾値電
圧の変動に対しても正確に特別モード用電圧を検出する
ことのできる高電圧検出回路が要望されている。
【０００２】
【従来の技術】図４は従来の高電圧検出回路の一例を示
す回路図である。同図に示されるように、従来の高電圧
検出回路は、複数のＮチャンネル型エンハンスメントＭ
ＩＳトランジスタＴ４１１〜Ｔ４１ｐ， Ｎチャンネル
型デプレッションＭＩＳトランジスタＴ４３，および，
インバータＩＶを備えている。
す回路図である。同図に示されるように、従来の高電圧
検出回路は、複数のＮチャンネル型エンハンスメントＭ
ＩＳトランジスタＴ４１１〜Ｔ４１ｐ， Ｎチャンネル
型デプレッションＭＩＳトランジスタＴ４３，および，
インバータＩＶを備えている。
【０００３】すなわち、入力ＩＮには初段のトランジス
タＴ４１１のドレインおよびゲートが共通接続され、ト
ランジスタＴ４１１のソースには次段のトランジスタＴ
４１２のドレインおよびゲートが共通接続され、同様に
して、ｐ段目のトランジスタＴ４１ｐまで直列に接続さ
れている。トランジスタＴ４１ｐのソースは、トランジ
スタＴ４３ のドレインおよびインバータＩＶの入力に
共通接続（ノードＮ４）されている。また、トランジス
タＴ４３ のゲートおよびソースは低電位電源Ｖｓｓに
接続されている。
タＴ４１１のドレインおよびゲートが共通接続され、ト
ランジスタＴ４１１のソースには次段のトランジスタＴ
４１２のドレインおよびゲートが共通接続され、同様に
して、ｐ段目のトランジスタＴ４１ｐまで直列に接続さ
れている。トランジスタＴ４１ｐのソースは、トランジ
スタＴ４３ のドレインおよびインバータＩＶの入力に
共通接続（ノードＮ４）されている。また、トランジス
タＴ４３ のゲートおよびソースは低電位電源Ｖｓｓに
接続されている。
【０００４】この図４に示す高電圧検出回路において、
各Ｎチャンネル型エンハンスメントＭＩＳトランジスタ
Ｔ４１１〜Ｔ４１ｐは、そのゲート（ドレイン）電圧が
ソース電圧よりも該トランジスタの閾値電圧Ｖｔｈ 以
上高い場合にオンとなるため、入力ＩＮに印加された電
圧が所定レベル以上の場合にのみ、すなわち、通常の高
電位電源電圧Ｖｃｃより高い特別モード用電圧ＶＨＨが
印加された場合にのみ、ノードＮ４（インバータＩＶの
入力） が高レベルとなり、該インバータＩＶの出力が
低レベルとなるようになっている。ここで、Ｎチャンネ
ル型デプレッションＭＩＳトランジスタＴ４３は、定電
流源として機能するものである。
各Ｎチャンネル型エンハンスメントＭＩＳトランジスタ
Ｔ４１１〜Ｔ４１ｐは、そのゲート（ドレイン）電圧が
ソース電圧よりも該トランジスタの閾値電圧Ｖｔｈ 以
上高い場合にオンとなるため、入力ＩＮに印加された電
圧が所定レベル以上の場合にのみ、すなわち、通常の高
電位電源電圧Ｖｃｃより高い特別モード用電圧ＶＨＨが
印加された場合にのみ、ノードＮ４（インバータＩＶの
入力） が高レベルとなり、該インバータＩＶの出力が
低レベルとなるようになっている。ここで、Ｎチャンネ
ル型デプレッションＭＩＳトランジスタＴ４３は、定電
流源として機能するものである。
【０００５】
【発明が解決しようとする課題】上述したように、図４
に示す従来の高電圧検出回路は、複数段のトランジスタ
Ｔ４１１〜Ｔ４１ｐの各閾値電圧Ｖｔｈ によって、入
力ＩＮに対して通常の高電位電源電圧Ｖｃｃより高い特
別モード用電圧ＶＨＨが印加されたかどうかを識別する
ようになっている。 すなわち、入力ＩＮに対して特別モード用電圧ＶＨＨが
印加された場合にノードＮ４ が高レベル“Ｈ”となる
かどうかは、トランジスタＴ４１１〜Ｔ４１ｐの閾値電
圧Ｖｔｈ によって決定されるようになっている。
に示す従来の高電圧検出回路は、複数段のトランジスタ
Ｔ４１１〜Ｔ４１ｐの各閾値電圧Ｖｔｈ によって、入
力ＩＮに対して通常の高電位電源電圧Ｖｃｃより高い特
別モード用電圧ＶＨＨが印加されたかどうかを識別する
ようになっている。 すなわち、入力ＩＮに対して特別モード用電圧ＶＨＨが
印加された場合にノードＮ４ が高レベル“Ｈ”となる
かどうかは、トランジスタＴ４１１〜Ｔ４１ｐの閾値電
圧Ｖｔｈ によって決定されるようになっている。
【０００６】従って、例えば、トランジスタＴ４１１〜
Ｔ４１ｍの閾値電圧Ｖｔｈ が低い値にずれると設定値
より低い値の特別モード電圧ＶＨＨにより、ノードＮ４
が高レベル“Ｈ”となってしまい、場合によっては、
入力ＩＮの電圧が通常の電源電圧Ｖｃｃよりも低い値、
すなわち、通常の使用条件で試験モード等の特別モード
に入ってしまう危険性があった。
Ｔ４１ｍの閾値電圧Ｖｔｈ が低い値にずれると設定値
より低い値の特別モード電圧ＶＨＨにより、ノードＮ４
が高レベル“Ｈ”となってしまい、場合によっては、
入力ＩＮの電圧が通常の電源電圧Ｖｃｃよりも低い値、
すなわち、通常の使用条件で試験モード等の特別モード
に入ってしまう危険性があった。
【０００７】本発明は、上述した従来の高電圧検出回路
が有する課題に鑑み、トランジスタの閾値電圧の変動に
対しても正確に特別モード用電圧を検出することのでき
る高電圧検出回路の提供を目的とする。
が有する課題に鑑み、トランジスタの閾値電圧の変動に
対しても正確に特別モード用電圧を検出することのでき
る高電圧検出回路の提供を目的とする。
【０００８】
【課題を解決するための手段】図１は本発明に係る高電
圧検出回路の原理を示すブロック図である。本発明によ
れば、半導体集積回路において特別モードを起動するた
めに通常の高電位電源電圧Ｖｃｃよりも高い特別モード
用電圧ＶＨＨを検出する高電圧検出回路であって、第１
の入力ｉｎに印加される前記通常の高電位電源電圧Ｖｃ
ｃを検出する通常電源電圧検出手段１と、第２の入力Ｉ
Ｎに印加される前記特別モード用電圧ＶＨＨを検出する
特別モード電圧検出手段２と、前記通常電源電圧検出手
段１および前記特別モード電圧検出手段２の出力を比較
する検出電圧比較手段３とを具備することを特徴とする
高電圧検出回路が提供される。
圧検出回路の原理を示すブロック図である。本発明によ
れば、半導体集積回路において特別モードを起動するた
めに通常の高電位電源電圧Ｖｃｃよりも高い特別モード
用電圧ＶＨＨを検出する高電圧検出回路であって、第１
の入力ｉｎに印加される前記通常の高電位電源電圧Ｖｃ
ｃを検出する通常電源電圧検出手段１と、第２の入力Ｉ
Ｎに印加される前記特別モード用電圧ＶＨＨを検出する
特別モード電圧検出手段２と、前記通常電源電圧検出手
段１および前記特別モード電圧検出手段２の出力を比較
する検出電圧比較手段３とを具備することを特徴とする
高電圧検出回路が提供される。
【０００９】
【作用】本発明の高電圧検出装置によれば、通常電源電
圧検出手段１により第１の入力ｉｎに印加される通常の
高電位電源電圧Ｖｃｃが検出され、また、特別モード電
圧検出手段２により第２の入力ＩＮに印加される特別モ
ード用電圧ＶＨＨが検出される。そして、通常電源電圧
検出手段１の出力および特別モード電圧検出手段２の出
力は、検出電圧比較手段３に供給されて比較され、この
検出電圧比較手段３の出力により最終的な特別モード用
電圧ＶＨＨの検出が行われることになる。
圧検出手段１により第１の入力ｉｎに印加される通常の
高電位電源電圧Ｖｃｃが検出され、また、特別モード電
圧検出手段２により第２の入力ＩＮに印加される特別モ
ード用電圧ＶＨＨが検出される。そして、通常電源電圧
検出手段１の出力および特別モード電圧検出手段２の出
力は、検出電圧比較手段３に供給されて比較され、この
検出電圧比較手段３の出力により最終的な特別モード用
電圧ＶＨＨの検出が行われることになる。
【００１０】これによって、トランジスタの閾値電圧が
変動したとしても、入力ＩＮに印加される電圧が必ず高
電位電源電圧Ｖｃｃよりも所定レベル以上高い時のみ特
別モード用電圧として識別することができるようになる
。
変動したとしても、入力ＩＮに印加される電圧が必ず高
電位電源電圧Ｖｃｃよりも所定レベル以上高い時のみ特
別モード用電圧として識別することができるようになる
。
【００１１】
【実施例】以下、図面を参照して本発明に係る高電圧検
出装置の実施例を説明する。図２は本発明の高電圧検出
回路の一実施例を示す回路図である。前述した図１およ
び図２に示されるように、本実施例の高電圧検出回路は
、通常電源電圧検出手段１， 特別モード電圧検出手段
２， および， 差動増幅回路で構成された検出電圧比
較手段３を具備している。
出装置の実施例を説明する。図２は本発明の高電圧検出
回路の一実施例を示す回路図である。前述した図１およ
び図２に示されるように、本実施例の高電圧検出回路は
、通常電源電圧検出手段１， 特別モード電圧検出手段
２， および， 差動増幅回路で構成された検出電圧比
較手段３を具備している。
【００１２】通常電源電圧検出手段１は、Ｎチャンネル
型エンハンスメントＭＩＳトランジスタＴ１１，Ｔ１２
，および， Ｎチャンネル型デプレッションＭＩＳトラ
ンジスタＴ１３ を備えている。すなわち、通常電源電
圧検出手段１の入力ｉｎにはトランジスタＴ１１のゲー
トおよびドレインが接続され、該トランジスタＴ１１
のソースにはトランジスタＴ１２ のドレインが接続さ
れている。トランジスタＴ１２ のゲートには通常の高
電位電源電圧Ｖｃｃが印加され、トランジスタＴ１２
のソース（ノードＮ１）にはトランジスタＴ１３ のド
レインが接続され、そして、トランジスタＴ１３ のゲ
ートおよびソースは低電位電源Ｖｓｓに接続されている
。ここで、差動増幅回路３へ供給される通常電源電圧検
出手段１の出力（Ｖ１）は、ノードＮ１ から得られる
ようになっている。
型エンハンスメントＭＩＳトランジスタＴ１１，Ｔ１２
，および， Ｎチャンネル型デプレッションＭＩＳトラ
ンジスタＴ１３ を備えている。すなわち、通常電源電
圧検出手段１の入力ｉｎにはトランジスタＴ１１のゲー
トおよびドレインが接続され、該トランジスタＴ１１
のソースにはトランジスタＴ１２ のドレインが接続さ
れている。トランジスタＴ１２ のゲートには通常の高
電位電源電圧Ｖｃｃが印加され、トランジスタＴ１２
のソース（ノードＮ１）にはトランジスタＴ１３ のド
レインが接続され、そして、トランジスタＴ１３ のゲ
ートおよびソースは低電位電源Ｖｓｓに接続されている
。ここで、差動増幅回路３へ供給される通常電源電圧検
出手段１の出力（Ｖ１）は、ノードＮ１ から得られる
ようになっている。
【００１３】特別モード電圧検出手段２は、Ｎチャンネ
ル型エンハンスメントＭＩＳトランジスタＴ２１，Ｔ２
２，および， Ｎチャンネル型デプレッションＭＩＳト
ランジスタＴ２３ を備えている。すなわち、特別モー
ド電圧検出手段２の入力ＩＮにはトランジスタＴ２１
のゲートおよびドレインが接続され、該トランジスタＴ
２１ のソースにはトランジスタＴ２２ のドレインが
接続されている。トランジスタＴ２２ のゲートには通
常の高電位電源電圧Ｖｃｃが印加され、トランジスタＴ
２２ のソース（ノードＮ２）にはトランジスタＴ２３
のドレインが接続され、そして、トランジスタＴ２３
のゲートおよびソースは低電位電源Ｖｓｓに接続され
ている。ここで、差動増幅回路３へ供給される特別モー
ド電圧検出手段２の出力（Ｖ２）は、ノードＮ２ から
得られるようになっている。
ル型エンハンスメントＭＩＳトランジスタＴ２１，Ｔ２
２，および， Ｎチャンネル型デプレッションＭＩＳト
ランジスタＴ２３ を備えている。すなわち、特別モー
ド電圧検出手段２の入力ＩＮにはトランジスタＴ２１
のゲートおよびドレインが接続され、該トランジスタＴ
２１ のソースにはトランジスタＴ２２ のドレインが
接続されている。トランジスタＴ２２ のゲートには通
常の高電位電源電圧Ｖｃｃが印加され、トランジスタＴ
２２ のソース（ノードＮ２）にはトランジスタＴ２３
のドレインが接続され、そして、トランジスタＴ２３
のゲートおよびソースは低電位電源Ｖｓｓに接続され
ている。ここで、差動増幅回路３へ供給される特別モー
ド電圧検出手段２の出力（Ｖ２）は、ノードＮ２ から
得られるようになっている。
【００１４】この図２に示す高電圧検出回路において、
特別モード電圧検出手段２に設けられたＮチャンネル型
エンハンスメントＭＩＳトランジスタＴ２１ の閾値電
圧Ｖｔｈ２は、通常電源電圧検出手段１に設けられたＮ
チャンネル型エンハンスメントＭＩＳトランジスタＴ１
１ の閾値電圧Ｖｔｈ１よりも大きくなるように設定さ
れている。そして、特別モード電圧検出手段２の入力Ｉ
Ｎに印加される電圧 （特別モード用電圧ＶＨＨ） が
通常電源電圧検出手段１の入力（ｉｎ）に印加される電
圧 （通常の高電位電源電圧Ｖｃｃ） よりも、トラン
ジスタＴ１１ およびＴ２１ における閾値電圧の差
（Ｖｔｈ２−Ｖｔｈ１） 以上高い場合に、特別モード
電圧検出手段２の出力電圧Ｖ２が通常電源電圧検出手段
１の出力電圧Ｖ１よりも高く（Ｖ１＜Ｖ２）なり、例え
ば、差動増幅回路３の出力が高レベル“Ｈ”となるよう
に構成されている。この高レベルの出力信号（ＯＵＴ）
により、例えば、試験モード用の回路が立ち上げられ
、所定の試験が実行されることになる。このように、本
実施例の高電圧検出回路は、Ｎチャンネル型ＭＩＳトラ
ンジスタにより、誤動作のない高電圧検出回路を構成す
ることができる。
特別モード電圧検出手段２に設けられたＮチャンネル型
エンハンスメントＭＩＳトランジスタＴ２１ の閾値電
圧Ｖｔｈ２は、通常電源電圧検出手段１に設けられたＮ
チャンネル型エンハンスメントＭＩＳトランジスタＴ１
１ の閾値電圧Ｖｔｈ１よりも大きくなるように設定さ
れている。そして、特別モード電圧検出手段２の入力Ｉ
Ｎに印加される電圧 （特別モード用電圧ＶＨＨ） が
通常電源電圧検出手段１の入力（ｉｎ）に印加される電
圧 （通常の高電位電源電圧Ｖｃｃ） よりも、トラン
ジスタＴ１１ およびＴ２１ における閾値電圧の差
（Ｖｔｈ２−Ｖｔｈ１） 以上高い場合に、特別モード
電圧検出手段２の出力電圧Ｖ２が通常電源電圧検出手段
１の出力電圧Ｖ１よりも高く（Ｖ１＜Ｖ２）なり、例え
ば、差動増幅回路３の出力が高レベル“Ｈ”となるよう
に構成されている。この高レベルの出力信号（ＯＵＴ）
により、例えば、試験モード用の回路が立ち上げられ
、所定の試験が実行されることになる。このように、本
実施例の高電圧検出回路は、Ｎチャンネル型ＭＩＳトラ
ンジスタにより、誤動作のない高電圧検出回路を構成す
ることができる。
【００１５】以上において、例えば、トランジスタの製
造時における閾値電圧の変動に対しては、トランジスタ
Ｔ１１ およびＴ２１ の閾値電圧Ｖｔｈ１およびＶｔ
ｈ２は、ほぼ同じようにばらつくと考えられるため、閾
値電圧の差 （Ｖｔｈ２−Ｖｔｈ１） は大きく変動す
ることがない。その結果、最悪の場合でも、特別モード
電圧検出手段２の出力電圧Ｖ２と通常電源電圧検出手段
１の出力電圧Ｖ１が反転するようなことはなく、差動増
幅回路３により出力電圧Ｖ１およびＶ２を差動増幅する
ことにより、正確に特別モード用電圧を検出することが
できる。さらに、本実施例の高電圧検出回路によれば、
例えば、通常の高電位電源電圧Ｖｃｃが高くなった場合
、通常電源電圧検出手段１の入力ｉｎおよびトランジス
タＴ１２ のゲートに印加されたＶｃｃが高くなるため
、トランジスタＴ１２ のドレイン電圧である通常電源
電圧検出手段１の出力電圧Ｖ１は高くなるが、特別モー
ド電圧検出手段２においても、トランジスタＴ２２ の
ゲートに印加されたＶｃｃも高くなるため、トランジス
タＴ２２ のドレイン電圧である特別モード電圧検出手
段２の出力電圧Ｖ２も高くなる。その結果、出力電圧Ｖ
１とＶ２とが反転するようなことはなく、差動増幅回路
３により出力電圧Ｖ１およびＶ２を差動増幅することに
より、正確に特別モード用電圧の検出を行うことができ
る。
造時における閾値電圧の変動に対しては、トランジスタ
Ｔ１１ およびＴ２１ の閾値電圧Ｖｔｈ１およびＶｔ
ｈ２は、ほぼ同じようにばらつくと考えられるため、閾
値電圧の差 （Ｖｔｈ２−Ｖｔｈ１） は大きく変動す
ることがない。その結果、最悪の場合でも、特別モード
電圧検出手段２の出力電圧Ｖ２と通常電源電圧検出手段
１の出力電圧Ｖ１が反転するようなことはなく、差動増
幅回路３により出力電圧Ｖ１およびＶ２を差動増幅する
ことにより、正確に特別モード用電圧を検出することが
できる。さらに、本実施例の高電圧検出回路によれば、
例えば、通常の高電位電源電圧Ｖｃｃが高くなった場合
、通常電源電圧検出手段１の入力ｉｎおよびトランジス
タＴ１２ のゲートに印加されたＶｃｃが高くなるため
、トランジスタＴ１２ のドレイン電圧である通常電源
電圧検出手段１の出力電圧Ｖ１は高くなるが、特別モー
ド電圧検出手段２においても、トランジスタＴ２２ の
ゲートに印加されたＶｃｃも高くなるため、トランジス
タＴ２２ のドレイン電圧である特別モード電圧検出手
段２の出力電圧Ｖ２も高くなる。その結果、出力電圧Ｖ
１とＶ２とが反転するようなことはなく、差動増幅回路
３により出力電圧Ｖ１およびＶ２を差動増幅することに
より、正確に特別モード用電圧の検出を行うことができ
る。
【００１６】図３は本発明の高電圧検出回路の他の実施
例を示す回路図である。図３に示す高電圧検出回路は、
図２に示す高電圧検出回路において、通常電源電圧検出
手段１に設けたＮチャンネル型エンハンスメントＭＩＳ
トランジスタＴ１１ をｎ個のＮチャンネル型エンハン
スメントＭＩＳトランジスタＴ１１１〜Ｔ１１ｎで構成
し、また、特別モード電圧検出手段２に設けたＮチャン
ネル型エンハンスメントＭＩＳトランジスタＴ２１ を
ｍ個のＮチャンネル型エンハンスメントＭＩＳトランジ
スタＴ２１１〜Ｔ２１ｍで構成するようにしたものであ
る。ここで、トランジスタＴ１１１〜Ｔ１１ｎおよびＴ
２１１〜Ｔ２１ｍは、全て同じトランジスタ（同じ閾値
電圧Ｖｔｈ を有するトランジスタ）として構成され、
各トランジスタの個数は、ｎ＜ｍとなるように決められ
ている。すなわち、特別モード電圧検出手段２に設けた
トランジスタの数（ｍ個）を通常電源電圧検出手段１に
設けたトランジスタの数（ｎ個）よりも多くすることに
よって、特別モード電圧検出手段２の入力ＩＮに印加さ
れる電圧 （特別モード用電圧ＶＨＨ） が通常電源電
圧検出手段１の入力（ｉｎ）に印加される電圧 （通常
の高電位電源電圧Ｖｃｃ） よりも、（ｍ−ｎ）個のト
ランジスタの閾値電圧の和 （ｍ−ｎ）Ｖｔｈ以上高い
場合に、特別モード電圧検出手段２の出力電圧Ｖ２が通
常電源電圧検出手段１の出力電圧Ｖ１よりも高く（Ｖ１
＜Ｖ２）なるようになっている。そして、差動増幅回路
３により出力電圧Ｖ１およびＶ２が差動増幅される。こ
の差動増幅回路３の出力は、例えば、インバータＩＶで
反転されて、図４で説明した従来の高電圧検出回路と同
じ低レベルの出力信号（ＯＵＴ） が得られるようにな
っている。この低レベルの出力信号（ＯＵＴ） により
、例えば、試験モード用の回路が立ち上げられ、所定の
試験が実行されることになる。
例を示す回路図である。図３に示す高電圧検出回路は、
図２に示す高電圧検出回路において、通常電源電圧検出
手段１に設けたＮチャンネル型エンハンスメントＭＩＳ
トランジスタＴ１１ をｎ個のＮチャンネル型エンハン
スメントＭＩＳトランジスタＴ１１１〜Ｔ１１ｎで構成
し、また、特別モード電圧検出手段２に設けたＮチャン
ネル型エンハンスメントＭＩＳトランジスタＴ２１ を
ｍ個のＮチャンネル型エンハンスメントＭＩＳトランジ
スタＴ２１１〜Ｔ２１ｍで構成するようにしたものであ
る。ここで、トランジスタＴ１１１〜Ｔ１１ｎおよびＴ
２１１〜Ｔ２１ｍは、全て同じトランジスタ（同じ閾値
電圧Ｖｔｈ を有するトランジスタ）として構成され、
各トランジスタの個数は、ｎ＜ｍとなるように決められ
ている。すなわち、特別モード電圧検出手段２に設けた
トランジスタの数（ｍ個）を通常電源電圧検出手段１に
設けたトランジスタの数（ｎ個）よりも多くすることに
よって、特別モード電圧検出手段２の入力ＩＮに印加さ
れる電圧 （特別モード用電圧ＶＨＨ） が通常電源電
圧検出手段１の入力（ｉｎ）に印加される電圧 （通常
の高電位電源電圧Ｖｃｃ） よりも、（ｍ−ｎ）個のト
ランジスタの閾値電圧の和 （ｍ−ｎ）Ｖｔｈ以上高い
場合に、特別モード電圧検出手段２の出力電圧Ｖ２が通
常電源電圧検出手段１の出力電圧Ｖ１よりも高く（Ｖ１
＜Ｖ２）なるようになっている。そして、差動増幅回路
３により出力電圧Ｖ１およびＶ２が差動増幅される。こ
の差動増幅回路３の出力は、例えば、インバータＩＶで
反転されて、図４で説明した従来の高電圧検出回路と同
じ低レベルの出力信号（ＯＵＴ） が得られるようにな
っている。この低レベルの出力信号（ＯＵＴ） により
、例えば、試験モード用の回路が立ち上げられ、所定の
試験が実行されることになる。
【００１７】以上において、図３に示す高電圧検出回路
の実施例においても、例えば、トランジスタの製造時に
おける閾値電圧の変動に対しては、トランジスタＴ１１
１〜Ｔ１１ｎおよびＴ２１１〜Ｔ２１ｍの閾値電圧がほ
ぼ同じようにばらつくと考えられるため、通常電源電圧
検出手段１のトランジスタＴ１１１〜Ｔ１１ｎの数ｎと
特別モード電圧検出手段２のトランジスタＴ２１１〜Ｔ
２１ｍの数ｍによる（ｍ−ｎ）個のトランジスタの閾値
電圧の和 （ｍ−ｎ）Ｖｔｈは大きく変動することはな
い。さらに、本実施例の高電圧検出回路においても、例
えば、通常の高電位電源電圧Ｖｃｃが高くなった場合で
も、出力電圧Ｖ１とＶ２とが反転するようなことがなく
、差動増幅回路３により出力電圧Ｖ１およびＶ２を差動
増幅することにより、正確に特別モード用電圧を検出す
ることができることになる。
の実施例においても、例えば、トランジスタの製造時に
おける閾値電圧の変動に対しては、トランジスタＴ１１
１〜Ｔ１１ｎおよびＴ２１１〜Ｔ２１ｍの閾値電圧がほ
ぼ同じようにばらつくと考えられるため、通常電源電圧
検出手段１のトランジスタＴ１１１〜Ｔ１１ｎの数ｎと
特別モード電圧検出手段２のトランジスタＴ２１１〜Ｔ
２１ｍの数ｍによる（ｍ−ｎ）個のトランジスタの閾値
電圧の和 （ｍ−ｎ）Ｖｔｈは大きく変動することはな
い。さらに、本実施例の高電圧検出回路においても、例
えば、通常の高電位電源電圧Ｖｃｃが高くなった場合で
も、出力電圧Ｖ１とＶ２とが反転するようなことがなく
、差動増幅回路３により出力電圧Ｖ１およびＶ２を差動
増幅することにより、正確に特別モード用電圧を検出す
ることができることになる。
【００１８】
【発明の効果】以上、詳述したように、本発明の高電圧
検出装置によれば、通常電源電圧検出手段で通常の高電
位電源電圧を検出し、特別モード電圧検出手段で特別モ
ード用電圧を検出し、通常電源電圧検出手段と特別モー
ド電圧検出手段の出力を検出電圧比較手段で比較して最
終的な特別モード用電圧の検出を行うことによって、ト
ランジスタの閾値電圧の変動に対しても正確に特別モー
ド用電圧を検出することができる。
検出装置によれば、通常電源電圧検出手段で通常の高電
位電源電圧を検出し、特別モード電圧検出手段で特別モ
ード用電圧を検出し、通常電源電圧検出手段と特別モー
ド電圧検出手段の出力を検出電圧比較手段で比較して最
終的な特別モード用電圧の検出を行うことによって、ト
ランジスタの閾値電圧の変動に対しても正確に特別モー
ド用電圧を検出することができる。
【図１】本発明に係る高電圧検出回路の原理を示すブロ
ック図である。
ック図である。
【図２】本発明の高電圧検出回路の一実施例を示す回路
図である。
図である。
【図３】本発明の高電圧検出回路の他の実施例を示す回
路図である。
路図である。
【図４】従来の高電圧検出回路の一例を示す回路図であ
る。
る。
１…通常電源電圧検出手段
２…特別モード電圧検出手段
３…検出電圧比較手段
ｉｎ…通常電源電圧検出手段の入力
ＩＮ…特別モード電圧検出手段の入力
Claims (6)
- 【請求項１】 半導体集積回路において特別モードを
起動するために通常の高電位電源電圧（Ｖｃｃ） より
も高い特別モード用電圧（ＶＨＨ）を検出する高電圧検
出回路であって、第１の入力（ｉｎ）に印加される前記
通常の高電位電源電圧を検出する通常電源電圧検出手段
（１） と、第２の入力（ＩＮ）に印加される前記特別
モード用電圧を検出する特別モード電圧検出手段（２）
と、前記通常電源電圧検出手段および前記特別モード
電圧検出手段の出力を比較する検出電圧比較手段（３）
とを具備することを特徴とする高電圧検出回路。 - 【請求項２】 前記通常電源電圧検出手段（１） は
、前記第１の入力（ｉｎ）にゲートおよびドレインが接
続された第１のＮチャンネル型エンハンスメントＭＩＳ
トランジスタ（Ｔ１１； Ｔ１１１〜Ｔ１１ｎ） と、
前記第１のＮチャンネル型エンハンスメントＭＩＳトラ
ンジスタのソースにドレインが接続され， 前記通常の
高電位電源電圧（Ｖｃｃ）がゲートに印加された第２の
Ｎチャンネル型エンハンスメントＭＩＳトランジスタ（
Ｔ１２） と、前記第２のＮチャンネル型ＭＩＳトラン
ジスタのソースにドレインが接続され， 低電位電源（
Ｖｓｓ） にゲートおよびソースが接続された第１のＮ
チャンネル型デプレッションＭＩＳトランジスタ（Ｔ１
３） とを具備し、前記特別モード電圧検出手段（２）
は、前記第２の入力（ＩＮ）にゲートおよびドレイン
が接続された第３のＮチャンネル型エンハンスメントＭ
ＩＳトランジスタ（Ｔ２１； Ｔ２１１〜Ｔ２１ｍ）
と、前記第３のＮチャンネル型エンハンスメントＭＩＳ
トランジスタのソースにドレインが接続され， 前記通
常の高電位電源電圧（Ｖｃｃ） がゲートに印加された
第４のＮチャンネル型エンハンスメントＭＩＳトランジ
スタ（Ｔ２２） と、前記第４のＮチャンネル型ＭＩＳ
トランジスタのソースにドレインが接続され， 低電位
電源（Ｖｓｓ） にゲートおよびソースが接続された第
２のＮチャンネル型デプレッションＭＩＳトランジスタ
（Ｔ２３） とを具備し、前記検出電圧比較手段（３）
には、前記第２のＮチャンネル型ＭＩＳトランジスタ
のソースの電位（Ｖ１）， および， 前記第４のＮチ
ャンネル型ＭＩＳトランジスタのソースの電位（Ｖ２）
が供給されるようになっていることを特徴とする請求項
１の高電圧検出回路。 - 【請求項３】 前記特別モード電圧検出手段（２）
に設けられた第３のＮチャンネル型エンハンスメントＭ
ＩＳトランジスタ（Ｔ２１） の閾値電圧（Ｖｔｈ２）
は、前記通常電源電圧検出手段（１） に設けられた第
１のＮチャンネル型エンハンスメントＭＩＳトランジス
タ（Ｔ１１） の閾値電圧（Ｖｔｈ１）よりも大きくな
るように設定されていることを特徴とする請求項２の高
電圧検出回路。 - 【請求項４】 前記特別モード電圧検出手段（２）
に設けられた第３のＮチャンネル型エンハンスメントＭ
ＩＳトランジスタ （Ｔ２１１〜Ｔ２１ｍ） の数は、
前記通常電源電圧検出手段（１） に設けられた第１の
Ｎチャンネル型エンハンスメントＭＩＳトランジスタ
（Ｔ１１１〜Ｔ１１ｎ） よりも多くなるように設定さ
れていることを特徴とする請求項２の高電圧検出回路。 - 【請求項５】 前記検出電圧比較手段（３） は差動
増幅回路を備え、前記通常電源電圧検出手段（１） と
前記特別モード電圧検出手段（２） との出力を差動増
幅するようになっていることを特徴とする請求項１の高
電圧検出回路。 - 【請求項６】 前記特別モード用電圧により起動され
る特別モードは、該半導体集積回路における試験モード
となっていることを特徴とする請求項１の高電圧検出回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3052315A JPH04289476A (ja) | 1991-03-18 | 1991-03-18 | 高電圧検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3052315A JPH04289476A (ja) | 1991-03-18 | 1991-03-18 | 高電圧検出回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04289476A true JPH04289476A (ja) | 1992-10-14 |
Family
ID=12911352
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3052315A Withdrawn JPH04289476A (ja) | 1991-03-18 | 1991-03-18 | 高電圧検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04289476A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6661218B2 (en) | 2000-12-30 | 2003-12-09 | Hynix Semiconductor Inc | High voltage detector |
-
1991
- 1991-03-18 JP JP3052315A patent/JPH04289476A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6661218B2 (en) | 2000-12-30 | 2003-12-09 | Hynix Semiconductor Inc | High voltage detector |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4728900A (en) | Balanced differential amplifier | |
| US6480037B1 (en) | Sense amplifier circuit of semiconductor memory device | |
| US6366113B1 (en) | Data receiver | |
| US6346834B1 (en) | Power on reset circuit | |
| US8210744B2 (en) | Apparatus for detecting temperature using transistors | |
| US5120993A (en) | Substrate bias voltage detection circuit | |
| US6744284B2 (en) | Receiver circuit of semiconductor integrated circuit | |
| JPH052037A (ja) | ゼロクロス検出回路 | |
| US7372307B1 (en) | Efficient current monitoring for DC-DC converters | |
| JP2812162B2 (ja) | 電流比較器 | |
| US6327190B1 (en) | Complementary differential input buffer for a semiconductor memory device | |
| US6414521B1 (en) | Sense amplifier systems and methods | |
| JPH04289476A (ja) | 高電圧検出回路 | |
| US4774692A (en) | Sense circuit of a semiconductor memory device | |
| US6975169B2 (en) | Low-voltage differential amplifier | |
| JPH0856142A (ja) | 高速コンパレータ回路 | |
| US5812027A (en) | Spike insensitive intermediate frequency amplifier | |
| US6605933B2 (en) | Power metal oxide semiconductor integrated circuit | |
| US7180325B2 (en) | Data input buffer in semiconductor device | |
| KR100974210B1 (ko) | 벌크 전압 디텍터 | |
| US11422582B2 (en) | Low power reference voltage generating circuit | |
| US5416369A (en) | High-sensitivity high-resolution comparator | |
| JP2000115259A (ja) | Ｃｍｏｓ回路用の入力補正回路 | |
| KR19990079808A (ko) | 저전압 검출 회로 | |
| JP2000206157A (ja) | 電圧検出装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19980514 |