JPH04282476A - プログラマブルロジックデバイス - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、論理動作をプログラム
可能な半導体デバイスであるプログラマブルロジックデ
バイス（ＰＬＤ）、特にその検査機構に関する。

【０００２】

【従来の技術】近年のデジタル処理技術、半導体技術の
飛躍的な進歩により、各種処理にデジタル処理が採用さ
れ、その論理回路が半導体デバイスによって構成される
ようになってきている。しかし、半導体デバイスを利用
する場合には、その生産効率を考慮すると、大量に生産
する必要があり、１つのデバイスを汎用性を高くするこ
とが重要となる。このため、ユーザの要求に合わせて、
その動作を設定できるプログラマブルロジックデバイス
（ＰＬＤ）が提案され、広く普及されるようになってき
ている。

【０００３】このＰＬＤにおいては、同一の中間的な製
品について初期設定（例えば、プログラムの焼き付け等
の処理）することにより、その製品における論理を設定
することができる。そして、このようなＰＬＤにおいて
は、その汎用性の向上や設計の効率化を図るために、同
一構造のユニットセルを多数設け、このユニットセル内
の論理を設定するとともに、各ユニットセルへの信号の
入出力経路に設けられているスイッチを所定のものに設
定して、ＰＬＤ全体の信号処理を所望のものとしている
。

【０００４】ここで、このようなＰＬＤにおいても、通
常の半導体デバイスと同様に、製品が正常に機能するか
否かをテストしなければならない。そして、通常の場合
、このテストは入力信号の状態と出力信号の状態が所定
の関係にあるか否かによって行っている。

【０００５】そこで、入力信号を所定の状態に設定した
後、出力信号線の状態を検査することとなるが、検査対
象は多数あるため、なるべく多くの検査対象を一度に検
査したいという要求がある。

【０００６】一方、各ユニットセルは、その内部にフリ
ップフロップを有している場合が多い。このため、検査
結果をこのフリップフロップにラッチしておき、ラッチ
されているデータを取り出して結果の判定を行うことが
行われている。すなわち、ＰＬＤにおいては、多数のコ
ンフィグレーションメンモリを有しており、電源立ち上
げ時には、上述のようにしてこのコンフィグレーション
メモリにシリアルデータを転送して、データをセットし
ている。そこで、各フリップフロップにコンフィグレー
ションメモリと同等のアドレスを付与し、コンフィグレ
ーションメモリへのデータ転送の経路を用いてフリップ
フロップに記憶されたデータを取り出していた。

【０００７】

【発明が解決しようとする課題】しかしながら、コンフ
ィグレーションメモリは、ユニットセルへ至る信号線の
伝達、非伝達設定のためのものの他、各ユニットセル内
の論理設定のためのものがあり、その数はフリップフロ
ップの数（ユニットセルの数に対応する）の１００倍以
上ある。そこで、コンフィグレーションメモリへのデー
タ転送経路を用いてフリップフロップに記憶されている
データをシリアル転送すると、その転送時間に数１０ｍ
ｓｅｃを要し、テストの時間が長くなってしまうという
問題点があった。

【０００８】本発明は、上記問題点を解決することを課
題としてなされたものであり、高速検査が可能なプログ
ラマブルロジックデバイスを提供することを目的とする
。

【０００９】

【課題を解決するための手段】本発明は、信号の入出力
を行う複数の入出力部と、それぞれが所定の論理演算を
行う論理回路を含む複数のユニットセルと、上記入出力
部とユニットセルを接続する配線部とを含むプログラマ
ブルロジックデバイスにおいて、ユニットセルにおける
演算結果である出力データを記憶保持するフリップフロ
ップと、前記論理回路と前記フリップフロップの間に配
置され、論理回路からの出力信号と他のフリップフロッ
プからの出力信号のいずれか一方を選択するセレクタと
、複数のセレクタに接続され、複数のセレクタにおける
選択を同時に切り替える信号線とを有し、セレクタを切
り替えることによって、複数のフリップフロップを直列
接続とし、この状態で各フリップフロップにシフトクロ
ックを供給するすることによって直列接続された複数の
フリップフロップに記憶されているデータを上記入出力
部からシリアル出力することを特徴とする。

【００１０】

【作用】このように、この発明に係るプログラマブルロ
ジックデバイスによれば、検査対象からの出力信号は、
それぞれ対応するフリップフロップにパラレル信号とし
て取り込まれる。従って、１つの取り込み命令によって
多数のフリップフロップに信号線の状態を示す信号を取
り入れることができ、その取り込みを高速に容易に行な
える。

【００１１】そして、セレクタを切り替えることによっ
て、複数のフリップフロップをシフトレジスタに構成で
きる。このため、このシフトレジスタにシフトクロック
を供給することにより、フリップフロップに取り込んだ
データをシリアル信号として取出すことができる。そし
て、この信号はフリップフロップからのデータだけであ
るため、データ取り込みのための時間は比較的少なくて
よい。このため、高速の検査を行なうことができる。

【００１２】更に、フロップフロップからの出力は、通
常のＩ／Ｏパッドに接続されているため、通常のＩ／Ｏ
パッドから検査結果の出力を得ることができる。特に、
Ｉ／Ｏパッドの数に合わせて、フリップフロップの直列
接続の組の数を設定すれば、複数のＩ／Ｏパッドからそ
れぞれシリアル信号を得ることができ、データの転送時
間を短縮することができる。

【００１３】

【実施例】以下、本発明に係るプログラマブルロジック
デバイスについて図面に基づいて説明する。

【００１４】図１は、全体構成を示すブロック図であり
、配線ブロック１０及び複数のユニットセル１２からな
っている。

【００１５】そして、配線ブロック１０は、信号線Ｘ及
び信号線Ｙを有しており、その中の所望の信号線のみを
選択して、各ユニットセル１２と接続する。

【００１６】この信号線の選択のために、配線ブロック
１０内には、各ユニットセル１２にそれぞれ対応したク
ロスバースイッチ手段としてスイッチ部２０が設けれら
れている。

【００１７】そして、本実施例においては、ユニットセ
ル１２は、図２に示すように、論理回路５２、信号セレ
クタ５４、フリップフロップ５６から構成されている。 ここで、論理回路５２はプログラマブルなゲートアレイ
であり、このゲートアレイの状態を決定するコンフィグ
レーションメモリの状態によってその論理を設定できる
ようになっている。

【００１８】論理回路５２は、４入力１出力となってお
り、論理回路５２の出力は信号セレクタ５４に入力され
る。信号セレクタ５４は他のもう１つの入力信号と論理
回路からの入力信号のいずれか一方を選択して出力する
。この信号セレクタ５４における選択は外部からの入力
信号Ｐ／Ｓによって切り替えられる。

【００１９】信号セレクタ５４からの出力はフリップフ
ロップ５６に入力され、このフリップフロップ５６はク
ロック信号ＣＬＫに応じ信号セレクタ５４からの信号を
受け入れ出力の状態を切り替える。そして、このフリッ
プフロップ５６の出力信号が外部に出力される。

【００２０】ここで、このフリップフロップ５６からの
出力は、隣接するユニットセル１２における信号セレク
タ５４に上述の他の入力信号として入力されるようにな
っている。そこで、信号セレクタ５４を論理回路５２か
らの出力信号を選択するようにすれば、フリップフロッ
プ５６は論理回路５２の出力信号をラッチする。一方、
信号セレクタ５４を隣接するユニットセル１２からの出
力信号を受け入れるようになっている。そこで、信号Ｐ
／Ｓによって、信号セレクタ５４において論理回路５２
からの信号を選択するように設定すれば、各フリップフ
ロップ５６はそれぞれパラレルに信号を受け入れ、これ
をパラレルに出力することになる。一方、信号Ｐ／Ｓに
よって、信号セレクタ５４において隣接するユニットセ
ル１２からの出力信号を選択するように設定すれば、各
ユニットセル１２におけるフリップフロップ５６がシリ
アルに接続されたシフトレジスタとなり、シリアル信号
が出力されることになる。

【００２１】そして、端部のフリップフロップ５６の出
力は、Ｉ／Ｏパッド５８に接続されている。従って、各
フリップフロップ５６からの出力信号は、Ｉ／Ｏパッド
５８からシリアル信号として出力される。ここで、フリ
ップフロップ５６は、通常動作時において処理結果を出
力するものである。このため、処理結果を出力する端部
のフリップフロップ５６は、もともとＩ／Ｏパッド５８
に接続されている。従って、このＩ／Ｏパッド５８にお
いて、検査結果のシリアルデータを得ることができる。

【００２２】また、Ｉ／Ｏパッド５８はＰＬＤの大きさ
に応じてその数が決定される。そこで、ユニットセル１
２の数が大きくなった場合には、Ｉ／Ｏパッド５８の数
の大きくなる。従って、検査対象が多くなった場合にも
Ｉ／Ｏパッド５８の数で除算したものが検査結果のシリ
アルデータの長さになり、検査の高速化を図ることがで
きる。

【００２３】

【発明の効果】以上説明したように、本発明に係るプロ
グラマブルロジックデバイスによれば、検査結果のデー
タを記憶するフリップフロップを直列接続として、通常
のＩ／Ｏパッドから取り出すことができるため、検査の
高速化および装置の簡易化を図ることができる。

【図面の簡単な説明】

【図１】本発明に係るプログラマブルロジックデバイス
の実施例の概略構成図である。

【図２】ユニットセルの構成図である。

【符号の説明】

３０　　コンフィグレーションメモリ ３２　　セレクタ ３４　　デコータ ５４　　信号セレクタ ５６　　フリップフロップ ５８　　Ｉ／Ｏパッド

Claims (1)

【特許請求の範囲】
1. 【請求項１】信号の入出力を行う複数の入出力部と、そ
   れぞれが所定の論理演算を行う論理回路を含む複数のユ
   ニットセルと、上記入出力部とユニットセルを接続する
   配線部と、を含むプログラマブルロジックデバイスにお
   いて、ユニットセルにおける演算結果である出力データ
   を記憶保持するフリップフロップと、前記論理回路と前
   記フリップフロップの間に配置され、論理回路からの出
   力信号と他のフリップフロップからの出力信号のいずれ
   か一方を選択するセレクタと、　　複数のセレクタに接
   続され、複数のセレクタにおける選択を同時に切り替え
   る信号線と、を有し、セレクタを切り替えることによっ
   て、複数のフリップフロップを直列接続とし、この状態
   で各フリップフロップにシフトクロックを供給するする
   ことによって直列接続された複数のフリップフロップに
   記憶されているデータを上記入出力部からシリアル出力
   することを特徴とするプログラマブルロジックデバイス
   。