JPH04277839A - Semiconductor integrated circuit device - Google Patents

Semiconductor integrated circuit device

Info

Publication number
JPH04277839A
JPH04277839A JP3038729A JP3872991A JPH04277839A JP H04277839 A JPH04277839 A JP H04277839A JP 3038729 A JP3038729 A JP 3038729A JP 3872991 A JP3872991 A JP 3872991A JP H04277839 A JPH04277839 A JP H04277839A
Authority
JP
Japan
Prior art keywords
gates
mode
module
internal bus
lsi
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP3038729A
Other languages
Japanese (ja)
Inventor
Katsumi Saegusa
三枝 克巳
Hiroyuki Shiraki
白木 広幸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Fujitsu Electronics Inc
Original Assignee
Fujitsu Ltd
Fujitsu Electronics Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd, Fujitsu Electronics Inc filed Critical Fujitsu Ltd
Priority to JP3038729A priority Critical patent/JPH04277839A/en
Publication of JPH04277839A publication Critical patent/JPH04277839A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Test And Diagnosis Of Digital Computers (AREA)
  • Microcomputers (AREA)

Abstract

PURPOSE:To shorten time required for executing simulation, to shorten time for developing a function module, to load the function module having the large number of gates and to develop the function module having the large number of gates as well. CONSTITUTION:This device is constituted with a built-in CPU module 12 to enable only a mode for directly performing access from an external terminal 2 to an internal bus 4. Namely, the CPU module 12 is constituted by providing only a mode select circuit 6, an ALU or a PLA is not provided, and a ROM or a RAM is not provided, either.

Description

【発明の詳細な説明】[Detailed description of the invention]

【0001】0001

【産業上の利用分野】本発明は機能モジュールの開発に
使用して好適な半導体集積回路装置(以下、LSIとい
う)に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor integrated circuit device (hereinafter referred to as LSI) suitable for use in developing functional modules.

【0002】0002

【従来の技術】従来、この種のLSIとして、図2にそ
の要部を示すようなものが提案されている。図中、1は
LSI本体、2は外部端子、3は入出力ポート、4は内
部バス、5はCPUモジュール、6はモード選択回路、
7はALU(arithmetic and logi
−cal unit)、8はPLA(programm
able logic array)、9はROM、1
0はRAM、11は開発中の機能モジュールであり、か
かるLSIにおいては、機能モジュール11の試験を行
う場合、CPUモジュール5によって外部端子2から直
接、内部バス4をアクセスできるモードに設定され、入
出力ポート3と機能モジュール11とが内部バス4を介
して接続される。
2. Description of the Related Art Conventionally, an LSI of this type, the main part of which is shown in FIG. 2, has been proposed. In the figure, 1 is the LSI main body, 2 is an external terminal, 3 is an input/output port, 4 is an internal bus, 5 is a CPU module, 6 is a mode selection circuit,
7 is ALU (arithmetic and logi
-cal unit), 8 is PLA (program
available logic array), 9 is ROM, 1
0 is a RAM, and 11 is a functional module under development. In such an LSI, when testing the functional module 11, the CPU module 5 sets the mode in which the internal bus 4 can be accessed directly from the external terminal 2. Output port 3 and functional module 11 are connected via internal bus 4 .

【0003】0003

【発明が解決しようとする課題】このように、機能モジ
ュール11の試験を行う場合、外部端子2から直接、内
部バス4をアクセスできるモードのみがあれば足り、そ
れ以外のモードを必要としない。それにも関わらず、図
2に示す従来のLSIにおいては、ROM9、RAM1
0を設けるほか、CPUモジュール5内にALU7、P
LA8を設け、一般の製品に要求される通常のモード、
即ち、ROM9に格納された命令の実行を行うことがで
きるように構成されている。換言すれば、機能モジュー
ル開発用のLSIとしては、本来、必要でない回路を設
けている。この結果、LSI全体のゲート数が増大し、
シミュレーションを実行するに必要な時間が増大してし
まうという問題点があった。また、開発できる機能モジ
ュールのゲート数が制限されてしまい、ゲート数の大き
い機能モジュールを開発することができないという問題
点もあった。
As described above, when testing the functional module 11, it is sufficient to have only the mode in which the internal bus 4 can be directly accessed from the external terminal 2, and no other modes are required. Nevertheless, in the conventional LSI shown in FIG.
In addition to providing ALU 7 and P in the CPU module 5,
LA8 is provided for the normal mode required for general products,
That is, it is configured to be able to execute instructions stored in the ROM 9. In other words, circuits that are not originally necessary are provided as an LSI for functional module development. As a result, the number of gates in the entire LSI increases,
There is a problem in that the time required to execute the simulation increases. There is also the problem that the number of gates of a functional module that can be developed is limited, making it impossible to develop a functional module with a large number of gates.

【0004】本発明は、かかる点に鑑み、シミュレーシ
ョンを実行するに必要な時間を短縮し、機能モジュール
の開発時間の短縮化を図ることができるようにすると共
に、ゲート数の大きい機能モジュールを搭載できるよう
にし、ゲート数の大きい機能モジュールの開発をも行う
ことができるようにしたLSIを提供することを目的と
する。
[0004] In view of these points, the present invention makes it possible to shorten the time required to execute a simulation and shorten the development time of a functional module, and also to make it possible to reduce the time required to execute a simulation, and also to reduce the time required to develop a functional module. It is an object of the present invention to provide an LSI that enables the development of functional modules with a large number of gates.

【0005】[0005]

【課題を解決するための手段】本発明によるLSIは、
外部端子から直接、内部バスをアクセスできるモードの
みを可能とするCPUモジュールを内蔵して構成される
[Means for Solving the Problems] The LSI according to the present invention has the following features:
It is configured with a built-in CPU module that enables only a mode in which the internal bus can be accessed directly from external terminals.

【0006】[0006]

【作用】本発明においては、外部端子から直接、内部バ
スをアクセスできるモードのみを可能とするCPUモジ
ュールを内蔵するとしているので、回路の簡易化を図り
、機能モジュール以外の部分のゲート数を減らすことが
できる。
[Operation] The present invention has a built-in CPU module that enables only a mode in which the internal bus can be accessed directly from external terminals, which simplifies the circuit and reduces the number of gates in parts other than functional modules. be able to.

【0007】[0007]

【実施例】以下、図1を参照して本発明の一実施例につ
いて説明する。なお、この図1において図2に対応する
部分には同一符号を付し、その重複説明は省略する。図
1は本発明の一実施例の要部を示すブロック図であり、
本実施例では、CPUモジュール12は、モード選択回
路6のみを設けて構成されており、ALU7やPLA8
を設けていない。また、ROM9やRAM10も設けて
いない。その他については、図2のLSIと同様に構成
されている。
[Embodiment] An embodiment of the present invention will be described below with reference to FIG. Note that in FIG. 1, parts corresponding to those in FIG. 2 are designated by the same reference numerals, and redundant explanation thereof will be omitted. FIG. 1 is a block diagram showing the main parts of an embodiment of the present invention,
In this embodiment, the CPU module 12 is configured with only a mode selection circuit 6, and includes an ALU 7 and a PLA 8.
has not been established. Further, ROM 9 and RAM 10 are not provided. The rest of the structure is similar to the LSI shown in FIG. 2.

【0008】かかる本実施例によれば、外部端子2から
直接、内部バス4にアクセスできるモードのみを実行し
、機能モジュール11の試験を行うことができる。
According to this embodiment, the functional module 11 can be tested by executing only the mode in which the internal bus 4 can be accessed directly from the external terminal 2.

【0009】[0009]

【発明の効果】以上のように、本発明によれば、外部端
子から直接、内部バスをアクセスできるモードのみを可
能とするCPUモジュールを内蔵して構成するとしたこ
とにより、回路の簡易化を図り、機能モジュール以外の
部分のゲート数を減らすことができるので、シミュレー
ションを実行するに必要な時間を短縮し、機能モジュー
ルの開発時間の短縮化を図ることができると共に、また
、ゲート数の大きい機能モジュールを搭載することが可
能となるので、ゲート数の大きい機能モジュールの開発
を行うことも可能となる。
[Effects of the Invention] As described above, according to the present invention, the circuit is simplified by incorporating a CPU module that enables only the mode in which the internal bus can be directly accessed from external terminals. Since it is possible to reduce the number of gates in parts other than functional modules, it is possible to shorten the time required to run simulations and shorten the development time of functional modules. Since modules can be installed, it is also possible to develop functional modules with a large number of gates.

【図面の簡単な説明】[Brief explanation of the drawing]

【図1】本発明の一実施例の要部を示すブロック図であ
る。
FIG. 1 is a block diagram showing main parts of an embodiment of the present invention.

【図2】従来のLSIの一例の要部を示すブロック図で
ある。
FIG. 2 is a block diagram showing main parts of an example of a conventional LSI.

【符号の説明】[Explanation of symbols]

1  LSI本体 2  外部端子 3  入出力ポート 4  内部バス 6  モード選択回路 11  機能モジュール 12  CPUモジュール 1 LSI main body 2 External terminal 3 Input/output port 4 Internal bus 6 Mode selection circuit 11 Functional module 12 CPU module

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】外部端子から直接、内部バスをアクセスで
きるモードのみを可能とするCPUモジュールを内蔵し
て構成されていることを特徴とする半導体集積回路装置
1. A semiconductor integrated circuit device comprising a built-in CPU module that enables only a mode in which an internal bus can be accessed directly from an external terminal.
JP3038729A 1991-03-05 1991-03-05 Semiconductor integrated circuit device Withdrawn JPH04277839A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3038729A JPH04277839A (en) 1991-03-05 1991-03-05 Semiconductor integrated circuit device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3038729A JPH04277839A (en) 1991-03-05 1991-03-05 Semiconductor integrated circuit device

Publications (1)

Publication Number Publication Date
JPH04277839A true JPH04277839A (en) 1992-10-02

Family

ID=12533422

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3038729A Withdrawn JPH04277839A (en) 1991-03-05 1991-03-05 Semiconductor integrated circuit device

Country Status (1)

Country Link
JP (1) JPH04277839A (en)

Similar Documents

Publication Publication Date Title
US4527234A (en) Emulator device including a semiconductor substrate having the emulated device embodied in the same semiconductor substrate
US4621318A (en) Multiprocessor system having mutual exclusion control function
US6334198B1 (en) Method and arrangement for controlling multiply-activated test access port control modules
EP0633529B1 (en) Emulation system for microcomputer
JPH04277839A (en) Semiconductor integrated circuit device
US5412313A (en) Method to reduce test vectors/test time in devices using equivalent blocks
US6480997B1 (en) Automatic placement and routing device and method of automatic placement and routing
US7478184B2 (en) Integrated circuit device including processor selection in a multiprocessor system
JP2924392B2 (en) Microcomputer system
JPS61112248A (en) Logical large-scale integrated circuit with easy test
JPH01109600A (en) Checking circuit
JPH0358141A (en) Integrated circuit with logic for user
JPS6223896B2 (en)
JPS62219300A (en) Semiconductor integrated circuit
JPH0627204A (en) Test mode setting system for integrated circuit
JPS62279657A (en) Large-scale gate array
JPH09311162A (en) Circuit monitoring method
JPH0512458A (en) One-chip microcomputer
Couleur et al. Applying testability to an ASIC architectural core
JPH0728006B2 (en) Semiconductor integrated circuit
JPS6095370A (en) Integrated circuit device
JPS6011941A (en) Data processor
JPS60174963A (en) Electronic package testing circuit
JPH05218305A (en) Wiring method of adjusting delay time of clock signal in semiconductor integrated circuit
JPS6093362A (en) Testing system of unit with integrated circuit element mounted

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19980514