JPH04273707A - Level shift circuit - Google Patents
Level shift circuitInfo
- Publication number
- JPH04273707A JPH04273707A JP3034781A JP3478191A JPH04273707A JP H04273707 A JPH04273707 A JP H04273707A JP 3034781 A JP3034781 A JP 3034781A JP 3478191 A JP3478191 A JP 3478191A JP H04273707 A JPH04273707 A JP H04273707A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- emitter
- base
- voltage
- emitter follower
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000008878 coupling Effects 0.000 claims abstract description 6
- 238000010168 coupling process Methods 0.000 claims abstract description 6
- 238000005859 coupling reaction Methods 0.000 claims abstract description 6
- 239000003990 capacitor Substances 0.000 abstract description 8
- 238000010586 diagram Methods 0.000 description 3
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
Landscapes
- Processing Of Color Television Signals (AREA)
- Amplifiers (AREA)
Abstract
Description
【0001】[発明の目的][Object of the invention]
【0002】0002
【産業上の利用分野】この発明は、TV受像機のクロマ
信号処理部等に用いて好適なレベルシフト回路に関する
。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a level shift circuit suitable for use in a chroma signal processing section of a TV receiver.
【0003】0003
【従来の技術】図3は従来のレベルシフト交流結合回路
を示すものである。トランジスタQ1 のエミッタをト
ランジスタQ2 のベースおよび抵抗R1 の一端に接
続し、トランジスタQ2 のエミッタを抵抗R1 の他
端とコンデンサC1 の一端それにトランジスタQ3
のコレクタにそれぞれ接続する。トランジスタQ3 の
ベースはコンデンサC1 の他端および抵抗R2 に接
続し、トランジスタQ3 のエミッタは電流源IO を
介してGNDに接続する。
抵抗R2 のもう一方は定電圧源Vref に接続する
。トランジスタQ1 のベースを入力端子とし、トラン
ジスタQ3 のエミッタを出力端子とする。2. Description of the Related Art FIG. 3 shows a conventional level shift AC coupling circuit. The emitter of transistor Q1 is connected to the base of transistor Q2 and one end of resistor R1, and the emitter of transistor Q2 is connected to the other end of resistor R1, one end of capacitor C1, and transistor Q3.
Connect to each collector. The base of transistor Q3 is connected to the other end of capacitor C1 and resistor R2, and the emitter of transistor Q3 is connected to GND via current source IO. The other end of resistor R2 is connected to constant voltage source Vref. The base of transistor Q1 is used as an input terminal, and the emitter of transistor Q3 is used as an output terminal.
【0004】この回路ではトランジスタQ1 とQ2
がダーリントン構成のバッファであり、コンデンサC1
と抵抗R2 がハイパスフィルタ(HPF)となる。
HPF出力である抵抗R2 とコンデンサC1 接続点
の電圧信号をトランジスタQ3 のエミッタフォロワで
出力する。トランジスタQ3 のバイアス電流であるI
O をトランジスタQ3 のコレクタからトランジスタ
Q2 のエミッタに流し、トランジスタQ2 のバイア
ス電流を兼用する。In this circuit, transistors Q1 and Q2
is the Darlington configuration buffer, and the capacitor C1
and resistor R2 become a high pass filter (HPF). The HPF output voltage signal at the connection point between resistor R2 and capacitor C1 is outputted by the emitter follower of transistor Q3. I is the bias current of transistor Q3
0 flows from the collector of transistor Q3 to the emitter of transistor Q2, and also serves as a bias current for transistor Q2.
【0005】このようにすれば、交流信号のみをトラン
ジスタQ3 のエミッタから取り出すことができ、かつ
バイアス電流を共用するので消費電力も低減できる。[0005] With this arrangement, only the alternating current signal can be taken out from the emitter of the transistor Q3, and since the bias current is shared, power consumption can also be reduced.
【0006】近年、液晶TV等、電源が低い電圧であっ
ても動作する回路に対する需要が高まってきた。たとえ
ば、 5V電源であると最低動作電圧を 3V付近に設
定し、電池で駆動した場合でも60%まで動作を保証す
る。
3Vで動作させるにはVccとGNDの間に入るトラ
ンジスタの数が 3個でなくてはならない。順方向バイ
アス時の標準的なベース・エミッタ間電圧(VF)を0
.75Vとすると、 3個の場合には電源が 2.3V
でも動作するが、 4個になると電源が 3Vでは信号
のダイナミックレンジがとれない。[0006] In recent years, there has been an increasing demand for circuits such as liquid crystal TVs that operate even when the power source is at a low voltage. For example, when using a 5V power supply, the minimum operating voltage is set to around 3V, and operation is guaranteed up to 60% even when powered by batteries. To operate at 3V, the number of transistors between Vcc and GND must be three. The standard base-emitter voltage (VF) during forward bias is 0.
.. If it is 75V, the power supply will be 2.3V in the case of 3 pieces.
It works, but when there are 4 of them, the dynamic range of the signal cannot be achieved with a 3V power supply.
【0007】図3の回路ではVccとGND間に 3個
のトランジスタが入っているので、 3Vの電源でも一
応動作はするが、次段にNPNトランジスタの差動アン
プを接続することができない。次段にNPNトランジス
タを接続すると、そのエミッタまでを含めて 4個とな
り、前述のように信号のダイナミックレンジがとれなく
なる。したがって、図3の回路は現実的には 3V電源
を使うことができず、液晶TV等の低電圧回路には不向
きであるという欠点がある。Since the circuit shown in FIG. 3 includes three transistors between Vcc and GND, it can operate even with a 3V power supply, but it is not possible to connect an NPN transistor differential amplifier to the next stage. If an NPN transistor is connected to the next stage, there will be four transistors including the emitter, and the dynamic range of the signal will not be maintained as described above. Therefore, the circuit of FIG. 3 cannot actually use a 3V power supply, and has the disadvantage that it is unsuitable for low voltage circuits such as liquid crystal TVs.
【0008】[0008]
【発明が解決しようとする課題】上記したように従来の
回路では、低電源電圧で一応駆動するものの、次段にN
PNトランジスタの差動アンプを接続すると、このトラ
ンジスタのVF分によりダイナミックレンジがとれなく
なり、低電源電圧には不向きであった。[Problems to be Solved by the Invention] As mentioned above, in the conventional circuit, although it is driven at a low power supply voltage, the
When a differential amplifier of PN transistors is connected, a dynamic range cannot be obtained due to the VF component of this transistor, making it unsuitable for low power supply voltages.
【0009】この発明は、低電源電圧で動作するレベル
シフト交流結合を提供することにある。SUMMARY OF THE INVENTION The present invention provides a level-shifting AC coupling that operates at low supply voltages.
【0010】[発明の構成][Configuration of the invention]
【0011】[0011]
【課題を解決するための手段】この発明は、従来の高い
電圧から低い電圧への交流結合を止め、逆に低い電圧か
ら高い電圧に交流結合するものである。SUMMARY OF THE INVENTION The present invention eliminates the conventional AC coupling from high voltage to low voltage, and conversely couples AC from low voltage to high voltage.
【0012】0012
【作用】このようにすると、ダーリントンバッファのベ
ース・エミッタ電圧と、後段のバッファのベース・エミ
ッタ電圧をオーバーラップさせることができるので、電
源が低い場合でも使用できる。また、高い電圧ヘレベル
シフトするので、次段にNPNトランジスタの差動アン
プを用いても、低電源電圧で使用できる。[Operation] By doing this, the base-emitter voltage of the Darlington buffer can be overlapped with the base-emitter voltage of the subsequent buffer, so it can be used even when the power supply is low. Furthermore, since the level is shifted to a higher voltage, even if an NPN transistor differential amplifier is used in the next stage, it can be used at a low power supply voltage.
【0013】[0013]
【実施例】以下、この発明の実施例につき図面を参照し
て詳細に説明する。Embodiments Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
【0014】図1はこの発明の一実施例を示すものであ
る。図1においてトランジスタQ4 のエミッタとQ5
のベースを接続し、トランジスタQ5 のベース・エ
ミッタ間に抵抗R3 を接続する。トランジスタQ5
のエミッタは電流源I1 を介してGNDに接続し、コ
レクタはQ6 のエミッタに接続する。トランジスタQ
6 のコレクタは電源Vccに接続する。トランジスタ
Q6 のベース・コレクタ間に抵抗R4 を接続し、ト
ランジスタQ5 のエミッタとQ6 のベースにコンデ
ンサC2 を接続する。トランジスタQ4 のベースを
電圧入力端子とし、Q6 のエミッタを信号電圧出力端
子とする。FIG. 1 shows an embodiment of the present invention. In Figure 1, the emitter of transistor Q4 and Q5
A resistor R3 is connected between the base and emitter of the transistor Q5. Transistor Q5
The emitter of Q6 is connected to GND via current source I1, and the collector is connected to the emitter of Q6. transistor Q
The collector of 6 is connected to the power supply Vcc. A resistor R4 is connected between the base and collector of the transistor Q6, and a capacitor C2 is connected to the emitter of the transistor Q5 and the base of Q6. The base of transistor Q4 is used as a voltage input terminal, and the emitter of transistor Q6 is used as a signal voltage output terminal.
【0015】トランジスタQ4 およびQ5 はダーリ
ントン構成のエミッタフォロワであり、抵抗R3 はト
ランジスタQ4 のバイアス電流供給用である。トラン
ジスタQ5 のエミッタに現れた信号の、交流成分のみ
コンデンサC2 および抵抗R4 のHPFでトランジ
スタQ6 ベースに伝送する。トランジスタQ6 ベー
スの信号をトランジスタQ6 のバッファで出力する。Transistors Q4 and Q5 are emitter followers in a Darlington configuration, and resistor R3 provides bias current for transistor Q4. Only the alternating current component of the signal appearing at the emitter of transistor Q5 is transmitted to the base of transistor Q6 through the HPF of capacitor C2 and resistor R4. The signal based on the transistor Q6 is output by the buffer of the transistor Q6.
【0016】このようにすると、トランジスタQ5 エ
ミッタの信号を電源Vccの電位まで振り上げることが
できるので、高い電圧にレベルシフトすることができる
。出力電位はVcc−VFであり、次段にNPNの差動
アンプを接続しても、VFは 2個であり 3V以下で
充分動作する( 1.8Vまで動作可能)。[0016] In this way, the signal at the emitter of transistor Q5 can be raised to the potential of power supply Vcc, so that the level can be shifted to a higher voltage. The output potential is Vcc-VF, and even if an NPN differential amplifier is connected to the next stage, there are only two VFs, and it can operate satisfactorily below 3V (can operate up to 1.8V).
【0017】また、従来同様、バイアス電流I1 をト
ランジスタQ5 とQ6 で兼用しているので、消費電
流は増加しない。Furthermore, as in the prior art, since the bias current I1 is shared by the transistors Q5 and Q6, current consumption does not increase.
【0018】図1の回路では抵抗R4 を接続する電源
をVccにとったが、図2はVcc−VFにしたこの発
明の他の実施例を示すものである。トランジスタQ7
がVcc−VFのバイアスを供給する。この場合にはト
ランジスタQ5 が飽和しないよう、入力電圧Vinも
Vcc−VFである必要がある。出力電圧Vout の
DC電位はVcc− 2VFとなるので、次段にNPN
トランジスタの差動アンプを設けた場合、差動アンプ・
コレクタのダイナミックレンジが第2図の回路と比べ広
くとれる。In the circuit of FIG. 1, the power supply to which the resistor R4 is connected is set to Vcc, but FIG. 2 shows another embodiment of the present invention in which the power supply is set to Vcc-VF. transistor Q7
supplies the bias of Vcc-VF. In this case, the input voltage Vin must also be Vcc-VF so that the transistor Q5 is not saturated. Since the DC potential of the output voltage Vout is Vcc-2VF, the next stage is an NPN
When a transistor differential amplifier is installed, the differential amplifier
The dynamic range of the collector is wider than that of the circuit shown in FIG.
【0019】さらに、最近ではICに回路を内蔵する場
合、電源VccをAC用とDC用と2つ設け、交流信号
の漏れを軽減している。図2のようにトランジスタQ7
のベースをDC用Vccに、トランジスタQ7 およ
びQ4 コレクタをAC用Vccに接続すれば、トラン
ジスタQ7 エミッタのバイアス電圧に交流信号が乗る
ことがなく、良好に動作する。Furthermore, recently, when a circuit is built into an IC, two power supplies Vcc are provided, one for AC and one for DC, to reduce leakage of AC signals. Transistor Q7 as shown in Figure 2
If the base of the transistor Q7 and Q4 is connected to the DC Vcc and the collectors of the transistors Q7 and Q4 are connected to the AC Vcc, an AC signal will not be applied to the bias voltage of the emitter of the transistor Q7, and the transistor will operate well.
【0020】R4 のバイアス電圧の与え方にはこの他
にも種々の方法があるが、説明を省略する。There are various other methods of applying the bias voltage to R4, but their explanation will be omitted.
【0021】[0021]
【発明の効果】以上説明したようにこの発明によれば、
従来と同様、バイアス電流を共用しつつ、 3V以下の
電源でも動作するレベルシフト交流結合回路を実現する
ことができる。[Effects of the Invention] As explained above, according to the present invention,
It is possible to realize a level shift AC coupling circuit that can operate on a power supply of 3V or less while sharing a bias current as in the conventional case.
【図1】この発明の一実施例を示す回路図である。FIG. 1 is a circuit diagram showing an embodiment of the present invention.
【図2】この発明の他の実施例を示す回路図である。FIG. 2 is a circuit diagram showing another embodiment of the invention.
【図3】従来の回路図である。FIG. 3 is a conventional circuit diagram.
Q5 、Q6 ………トランジスタ R3 、R4 ………抵抗 I1 ………電源 C2 ………コンデンサ Q5, Q6......transistor R3, R4……Resistance I1......Power supply C2……Capacitor
Claims (3)
ミッタフォロワのエミッタから前記第2のエミッタフォ
ロワと、前記第1のエミッタフォロワのエミッタから前
記第2のエミッタフォロワのベースに信号を供給する交
流結合回路と、バイアス電流源とを備え、前記第1のエ
ミッタフォロワのコレクタと、前記第2のエミッタフォ
ロワのエミッタを接続し、前記バイアス電流を1部ある
いは全部共用し、前記第1のエミッタフォロワのベース
を入力端、前記第2のエミッタフォロワのエミッタを出
力端としたことを特徴とするレベルシフト回路。1. A first emitter follower, providing a signal from the emitter of the first emitter follower to the second emitter follower, and from the emitter of the first emitter follower to the base of the second emitter follower. an AC coupling circuit and a bias current source, connecting the collector of the first emitter follower and the emitter of the second emitter follower, sharing part or all of the bias current; A level shift circuit characterized in that the base of the follower is used as an input terminal, and the emitter of the second emitter follower is used as an output terminal.
エミッタフォロワの少なくとも一方にはダーリントン接
続したトランジスタを有してなることを特徴とする請求
項1記載のレベルシフト回路。2. The level shift circuit according to claim 1, wherein at least one of the first emitter follower and the second emitter follower includes a Darlington-connected transistor.
り下げたバイアスを供給してなることを特徴とする請求
項1記載のレベルシフト回路。3. The level shift circuit according to claim 1, wherein the second emitter follower is supplied with a bias lower than the power supply voltage.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3034781A JPH04273707A (en) | 1991-02-28 | 1991-02-28 | Level shift circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3034781A JPH04273707A (en) | 1991-02-28 | 1991-02-28 | Level shift circuit |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH04273707A true JPH04273707A (en) | 1992-09-29 |
Family
ID=12423828
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3034781A Pending JPH04273707A (en) | 1991-02-28 | 1991-02-28 | Level shift circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH04273707A (en) |
-
1991
- 1991-02-28 JP JP3034781A patent/JPH04273707A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0229169A (en) | Wide band ab class crt cathode drive circuit | |
US5467043A (en) | Signal level converting circuit for liquid crystal display device receiving analog color signal | |
JPH04273707A (en) | Level shift circuit | |
KR20010074941A (en) | Electronic circuit | |
US4535256A (en) | Integrated video amp with common base lateral PNP transistor | |
KR940000928B1 (en) | Voltage follower circuit | |
CN220894789U (en) | Low-dropout linear voltage regulator | |
JP2558878B2 (en) | Capacitive coupling circuit | |
JP2505236B2 (en) | Amplifier circuit | |
JPH03283741A (en) | Signal transfer circuit | |
JP3713916B2 (en) | Level shift circuit | |
JP2577212B2 (en) | Color noise reduction circuit | |
JP2001244758A (en) | Buffer circuit and hold circuit | |
JP3221058B2 (en) | Rectifier circuit | |
JPH08186738A (en) | Level conversion circuit | |
JPH09148848A (en) | Broadband signal transmission circuit and amplifier | |
JP2517667B2 (en) | Rectifier circuit | |
JP2581388B2 (en) | Data inversion circuit | |
JPH0457243B2 (en) | ||
JPH0540456Y2 (en) | ||
JPH0834415B2 (en) | Comparator circuit | |
JPH09260956A (en) | Multiplication processing circuit | |
JPH0511470B2 (en) | ||
JPH0435318A (en) | Logic signal level conversion circuit | |
JPS62101108A (en) | Voltage follower |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20000523 |