JPH04273559A - Time division interruption controller - Google Patents
Time division interruption controllerInfo
- Publication number
- JPH04273559A JPH04273559A JP3033854A JP3385491A JPH04273559A JP H04273559 A JPH04273559 A JP H04273559A JP 3033854 A JP3033854 A JP 3033854A JP 3385491 A JP3385491 A JP 3385491A JP H04273559 A JPH04273559 A JP H04273559A
- Authority
- JP
- Japan
- Prior art keywords
- input
- interrupt
- output
- time
- central processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012545 processing Methods 0.000 claims abstract description 75
- 230000005540 biological transmission Effects 0.000 abstract 1
- 238000001514 detection method Methods 0.000 description 9
- 238000000034 method Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 2
- 230000004913 activation Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000012805 post-processing Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Abstract
Description
【０００１】0001
【産業上の利用分野】本発明は、時分割割込制御装置に
関し、特に電子計算機システムにおいて入出力装置を複
数使用する際、および複数の中央処理装置で同一の入出
力装置を使用する際の割込制御に関する。[Field of Industrial Application] The present invention relates to a time-sharing interrupt control device, and particularly to a time-sharing interrupt control device that is suitable for use when a plurality of input/output devices are used in a computer system, and when the same input/output device is used by a plurality of central processing units. Regarding interrupt control.
【０００２】0002
【従来の技術】従来、電子計算機システムにおける入出
力装置の割込制御は、図２に示す様に、各入出力装置毎
に入出力バス上の独立した割込信号線を使用し、入出力
装置からの割込発生時に割込制御装置から割込を発生し
た割込信号線の情報を引き取る事により、各入出力装置
からの割込を独立した割込として識別し、該当入出力装
置制御手段の割込制御を起動するという方式と成ってい
た。Conventionally, interrupt control of input/output devices in a computer system uses an independent interrupt signal line on an input/output bus for each input/output device, as shown in FIG. By receiving information on the interrupt signal line that generated the interrupt from the interrupt control device when an interrupt occurs from the device, the interrupt from each input/output device can be identified as an independent interrupt, and the corresponding input/output device can be controlled. The method was to activate the interrupt control of the means.
【０００３】複数の中央処理装置を持つ電子計算機シス
テムでも同様の方式を使用し、ある中央処理装置が特定
の入出力装置を使用する場合には、その入出力装置を使
用する中央処理装置の割込制御装置では該当する入出力
装置からの割込信号の受付を可能と設定し、他の中央処
理装置の割込制御装置では該当する入出力装置からの割
込信号を受付けない様に設定し、入出力装置毎に制御を
行う中央処理装置を固定的に設定するという方式と成っ
ていた。A similar method is used in computer systems having multiple central processing units, and when a certain central processing unit uses a specific input/output device, the allocation of the central processing units that use that input/output device is The interrupt control device is set to be able to accept interrupt signals from the corresponding input/output device, and the interrupt control devices of other central processing units are set to not accept interrupt signals from the corresponding input/output device. , the central processing unit that controlled each input/output device was fixedly set.
【０００４】0004
【発明が解決しようとする課題】上述した従来の割込制
御方式では、入出力装置毎に異なる割込信号線を使用す
るために、中央処理装置に接続可能な入出力装置の数が
電子計算機システム中の割込信号線の数までに制限され
てしまう、という問題がある。また、複数の中央処理装
置を有する電子計算機システムでは、入出力装置の発生
する割込信号がどの中央処理装置の入出力制御により発
生したのかを特定できない事から、入出力装置毎にその
入出力装置の制御を行う中央処理装置を予め決定してお
く方式と成っていたため、複数の中央処理装置から同一
の入出力装置を使用する事ができないという問題が有っ
た。この対策として、入出力装置の発生する割込信号が
どの中央処理装置の入出力制御により発生したのかを特
定するために１つの入出力装置に対し複数に割込信号線
を割り当て、入出力制御を行っている中央処理装置が受
付可能な割込信号線にのみ割込信号を発生させるという
方式もあるが、前述の電子計算機システム中の割込信号
線の数の制限により、電子計算機システムで使用可能と
なる入出力装置の数が減少するという問題がある。[Problems to be Solved by the Invention] In the conventional interrupt control method described above, since a different interrupt signal line is used for each input/output device, the number of input/output devices that can be connected to the central processing unit is limited to the same number as the computer. There is a problem in that the number of interrupt signal lines in the system is limited. In addition, in computer systems that have multiple central processing units, it is not possible to specify which central processing unit's input/output control caused an interrupt signal generated by an input/output device. Since the central processing unit that controls the device is determined in advance, there is a problem in that the same input/output device cannot be used by multiple central processing units. As a countermeasure for this, in order to identify which central processing unit's input/output control caused the interrupt signal generated by the input/output device, multiple interrupt signal lines are assigned to one input/output device, and the input/output control There is also a method in which interrupt signals are generated only on interrupt signal lines that can be accepted by the central processing unit that is performing the processing, but due to the aforementioned limit on the number of interrupt signal lines in the computer system, The problem is that the number of available input/output devices is reduced.
【０００５】[0005]
【課題を解決するための手段】本発明の時分割割込制御
装置は、中央処理装置と、割込発生機能を持つ入出力装
置と、前記中央処理装置と前記入出力装置とを結ぶ入出
力バスとにより構成される電子計算機システムにおいて
、前記中央処理装置内に時間経過により割込を発生した
入出力装置を特定する機能を持つ割込制御装置と、前記
入出力装置内に前記入出力バスへの割込信号の送出を時
間経過により制御する装置と、前記中央処理装置内の割
込制御装置に対し割込の受付を行う時刻情報を設定する
手段と、前記入出力装置の起動の際に前記入出力装置の
割込信号の送出を行う時刻情報を設定する手段とを有し
ている。[Means for Solving the Problems] A time-sharing interrupt control device of the present invention includes a central processing unit, an input/output device having an interrupt generation function, and an input/output device that connects the central processing unit and the input/output device. an interrupt control device having a function of specifying an input/output device that has generated an interrupt over time in the central processing unit; a device for controlling the sending of an interrupt signal to a computer according to the passage of time; a means for setting time information for accepting an interrupt to an interrupt control device in the central processing unit; and means for setting time information for sending an interrupt signal from the input/output device.
【０００６】[0006]
【実施例】次に本発明の一実施例について図面を参照し
て詳細に説明する。DESCRIPTION OF THE PREFERRED EMBODIMENTS Next, an embodiment of the present invention will be described in detail with reference to the drawings.
【０００７】図１は本発明の一実施例を示し、図３は本
発明の割込み制御方式を示す。図１および図３を参照す
ると、本発明の一実施例は、中央処理装置１と、入出力
バス２と、入出力バス２中の割込信号線２１、入出力バ
ス中の割込制御情報線２２、入出力装置３ａ、３ｂ、…
…３ｎとを有している。中央処理装置１内に割込制御情
報線２２に対して時分割の割込制御情報を送出する機能
と入出力装置３ａ〜３ｎより時分割で送出される割込信
号情報を保持する機能を持つ中央処理装置時分割割込制
御装置４を有し、入出力装置３ａ〜３ｎ内には各入出力
装置３ａ〜３ｎ内で発生する割込要求を割込制御情報線
２２の情報により時分割で割込信号線２１に送出する機
能を持つ入出力装置時分割割込制御装置５ａ〜５ｎを有
している。FIG. 1 shows an embodiment of the present invention, and FIG. 3 shows an interrupt control method of the present invention. Referring to FIGS. 1 and 3, one embodiment of the present invention includes a central processing unit 1, an input/output bus 2, an interrupt signal line 21 in the input/output bus 2, and interrupt control information in the input/output bus. line 22, input/output devices 3a, 3b,...
...3n. The central processing unit 1 has a function of sending out time-sharing interrupt control information to the interrupt control information line 22 and a function of holding interrupt signal information sent out in a time-sharing manner from the input/output devices 3a to 3n. The central processing unit has a time-sharing interrupt control device 4, and the input/output devices 3a to 3n time-divide interrupt requests generated in each of the input/output devices 3a to 3n based on information on the interrupt control information line 22. It has input/output device time division interrupt control devices 5a to 5n having a function of sending out signals to the interrupt signal line 21.
【０００８】中央処理装置１は、入出力装置３ａ〜３ｎ
より時分割で送出される割込信号の内中央処理装置１が
受付可能な割込制御時刻に関する情報を中央処理装置時
分割割込制御装置４に対して設定する中央処理装置割込
制御手段６と、入出力装置３ａ〜３ｎに対する入出力制
御を起動する入出力装置起動手段７ａ〜７ｎと、割込信
号線２１に割込信号を送出可能な割込制御時刻および使
用する割込信号線２１に関する入出力割込発生情報を入
出力制御起動の際に入出力装置時分割割込制御装置５ａ
〜５ｎに対して設定する入出力装置時分割割込制御装置
設定手段８ａ〜８ｎと、入出力装置３ａ〜３ｎからの割
込により起動され入出力装置３ａ〜３ｎの入出力制御の
後処理を行う入出力装置割込制御手段９ａ〜９ｎを有し
ている。[0008] The central processing unit 1 includes input/output devices 3a to 3n.
a central processing unit interrupt control means 6 for setting information regarding interrupt control times that can be accepted by the central processing unit 1 among interrupt signals transmitted in a time-division manner to the central processing unit time-division interrupt control device 4; , input/output device activation means 7a to 7n that activate input/output control for the input/output devices 3a to 3n, an interrupt control time at which an interrupt signal can be sent to the interrupt signal line 21, and the interrupt signal line 21 to be used. The input/output interrupt occurrence information related to the input/output device time-sharing interrupt control device 5a at the time of input/output control startup
Input/output device time division interrupt control device setting means 8a to 8n set for input/output devices 3a to 5n, and post-processing of input/output control of input/output devices 3a to 3n activated by interrupts from input/output devices 3a to 3n. It has input/output device interrupt control means 9a to 9n.
【０００９】中央処理装置時分割割込制御装置設定手段
６は、電子計算機システムの初期化を行う際に中央処理
装置時分割割込制御装置４に対してその中央処理装置１
が受付可能な割込制御時刻に関する情報の設定を行う。
中央処理装置時分割割込制御装置４の設定が終了し、ア
プリケーションプログラムより入出力装置３ａ〜３ｎへ
の入出力要求が生じた際に、該当電子計算機システムの
オペレーティングシステムが入出力装置３ａ〜３ｎに対
応する入出力装置起動手段７ａ〜７ｎを起動し、入出力
装置起動手段７ａ〜７ｎが入出力装置３ａ〜３ｎに対し
て入出力のための制御を行う。このとき、入出力装置起
動手段７ａ〜７ｎ内の入出力装置時分割割込制御装置設
定手段８ａ〜８ｎにて、入出力装置３ａ〜３ｎ内の入出
力装置時分割割込制御装置５ａ〜５ｎに対して、該当入
出力装置３ａ〜３ｎの制御を行っている中央処理装置１
の受付可能な割込制御時刻に関する情報と、該当入出力
装置３ａ〜３ｎが割込発生の際に使用可能と割り当てら
れている割込信号線に関する情報を設定する。The central processing unit time division interrupt control device setting means 6 sets the central processing unit 1 to the central processing unit time division interrupt control device 4 when initializing the computer system.
Sets information regarding interrupt control times that can be accepted. When the setting of the central processing unit time-sharing interrupt control device 4 is completed and an input/output request to the input/output devices 3a to 3n is made from the application program, the operating system of the corresponding computer system The input/output device starting means 7a to 7n corresponding to the input/output device starting means 7a to 7n are started, and the input/output device starting means 7a to 7n control input/output to the input/output devices 3a to 3n. At this time, the input/output device time-sharing interrupt control device setting means 8a-8n in the input/output device starting means 7a-7n sets the input/output device time-sharing interrupt control device 5a-5n in the input/output device 3a-3n. , the central processing unit 1 that controls the corresponding input/output devices 3a to 3n
Information regarding interrupt control times that can be accepted and information regarding interrupt signal lines that are assigned to be usable by the corresponding input/output devices 3a to 3n when an interrupt occurs are set.
【００１０】入出力装置３ａ〜３ｎ内で入出力動作が終
了し入出力装置内の割込要求が発生した際には、入出力
装置時分割割込制御装置５ａ〜５ｎは割込制御情報線２
２上の情報の割込制御時刻と入出力装置時分割割込制御
装置設定手段７ａ〜７ｎにて設定された割込制御時刻が
一致したときに、入出力装置時分割割込制御装置設定手
段８ａ〜８ｎにて設定された割込信号線に関する情報に
より割り当てられている割込信号線２１上に割込信号を
送出する。When an input/output operation is completed in the input/output devices 3a to 3n and an interrupt request is generated in the input/output device, the input/output device time-sharing interrupt control devices 5a to 5n 2
When the interrupt control time of the information above 2 and the interrupt control time set by the input/output device time-sharing interrupt controller setting means 7a to 7n match, the input/output device time-sharing interrupt controller setting means An interrupt signal is sent onto the interrupt signal line 21 assigned according to the information regarding the interrupt signal line set in 8a to 8n.
【００１１】中央処理装置時分割割込制御装置４は、中
央処理装置時分割割込制御装置設定手段６にて設定され
た割込制御時刻に割込信号線２１上の情報を引取り、割
込制御時刻と割込信号線２１上の情報により入出力装置
３ａ〜３ｎからの割込を特定し、割込を発生した入出力
装置３ａ〜３ｎに対応する入出力装置割込制御手段９ａ
〜９ｎを起動する。The central processing unit time division interrupt control device 4 receives the information on the interrupt signal line 21 at the interrupt control time set by the central processing unit time division interrupt control device setting means 6, and performs an interrupt. The input/output device interrupt control means 9a specifies the interrupt from the input/output device 3a to 3n based on the interrupt control time and the information on the interrupt signal line 21, and corresponds to the input/output device 3a to 3n that generated the interrupt.
~Start up 9n.
【００１２】中央処理装置時分割割込制御装置４と入出
力装置時分割割込制御装置５ａ〜５ｎの動作に関して図
４および図５を用いて詳細に説明する。The operations of the central processing unit time division interrupt control device 4 and the input/output device time division interrupt control devices 5a to 5n will be explained in detail with reference to FIGS. 4 and 5.
【００１３】図４は中央処理装置時分割割込制御装置４
の一例であり、入出力バス２中の割込に関係する制御線
は割込信号線２１が４本、割込制御情報線２２が４本あ
り、割込制御線４本の内１本を割込制御の各信号の動機
を取るための時分割割込制御クロックとして使用し他の
３本を割込制御のための時分割割込制御時刻に使用する
場合で、電子計算機システム中の入出力バス２に入出力
装置３ａ〜３ｎを最大３２台接続可能な場合を想定して
いる。FIG. 4 shows the central processing unit time division interrupt control device 4.
As an example, the control lines related to interrupts in the input/output bus 2 include four interrupt signal lines 21 and four interrupt control information lines 22, and one of the four interrupt control lines is This is used as a time-division interrupt control clock to motivate each signal for interrupt control, and the other three clocks are used as time-division interrupt control clocks for interrupt control. It is assumed that a maximum of 32 input/output devices 3a to 3n can be connected to the output bus 2.
【００１４】図４の中央処理装置時分割割込制御装置４
は、割込信号線を時分割で使用するための基準クロック
となる時分割割込制御クロック信号を計時し時分割割込
制御時刻として出力するための時分割割込制御クロック
計時装置４−１と、中央処理装置時分割割込制御装置設
定手段６において設定された割込受付可能時刻情報４−
２．１および４−２．２を記憶しておく割込受付可能時
刻記憶装置４−２と割込受付可能時刻記憶装置４−２に
保持されている割込受付可能時刻情報４−２．１の情報
と時分割割込制御時刻の比較および割込受付可能時刻情
報４−２．２の情報と時分割割込制御時刻の比較を行い
一致を検出する状態一致検出装置４−３と、それぞれの
状態の一致情報と時分割割込制御クロックの同期をとる
ための信号同期装置４−４と、信号同期装置４−４から
出力されるそれぞれの一致情報により割込信号線２１の
情報を有効とする信号有効判定装置４−５と、割込受付
可能時刻４−２．１に対応して信号同期装置４−４より
出力される一致情報により割込信号線２１の情報を保持
する信号状態保持装置４−６と、割込受付可能時刻４−
２．２に対応して信号同期装置４−４より出力される一
致情報により割込信号線２１の情報を保持する信号状態
保持装置４−７と、信号状態保持装置４−６および４−
７から出力される割込信号を判定し各入出力装置３ａ〜
３ｎに対応する入出力装置割込制御手段９ａ〜９ｂを起
動する割込制御装置５−８とを有する。ただし、割込制
御情報線２２に対して時分割割込制御クロックおよび時
分割割込制御時刻情報を送出する中央処理装置は電子計
算機システムに１台だけとし、複数の中央処理装置を有
する電子計算機システムにおいては特定の１台の中央処
理装置以外は時分割割込制御クロック計時装置を持たず
に、割込制御情報線上の信号を状態一致検出装置４−３
および信号同期装置４−４の入力信号として使用する。Central processing unit time division interrupt control device 4 in FIG.
4-1 is a time-division interrupt control clock clock device 4-1 for timing a time-division interrupt control clock signal, which is a reference clock for using interrupt signal lines in a time-division manner, and outputting it as a time-division interrupt control time. and interrupt acceptance time information 4- set in the central processing unit time division interrupt control device setting means 6.
2.1 and 4-2.2, and the interrupt-acceptable time information 4-2 held in the interrupt-acceptable time storage device 4-2. a state coincidence detection device 4-3 that compares the information in 1 and the time-division interrupt control time and compares the information in 4-2.2 and the time-division interrupt control time to detect a coincidence; A signal synchronizer 4-4 for synchronizing the coincidence information of each state and the time-division interrupt control clock, and information on the interrupt signal line 21 based on the coincidence information output from the signal synchronizer 4-4. A signal that maintains the information on the interrupt signal line 21 based on the signal validity determination device 4-5 and matching information output from the signal synchronization device 4-4 corresponding to the interrupt acceptance time 4-2.1. Status holding device 4-6 and interrupt acceptance time 4-
2.2, a signal state holding device 4-7 that holds information on the interrupt signal line 21 based on matching information output from the signal synchronization device 4-4, and signal state holding devices 4-6 and 4-
7 and determines the interrupt signal output from each input/output device 3a~
3n, and an interrupt control device 5-8 for starting the input/output device interrupt control means 9a to 9b corresponding to the input/output device interrupt control means 9a to 9b. However, the computer system has only one central processing unit that sends the time-division interrupt control clock and time-division interrupt control time information to the interrupt control information line 22; In the system, except for one specific central processing unit, there is no time-division interrupt control clock timing device, and the signal on the interrupt control information line is detected by the state coincidence detection device 4-3.
and used as an input signal for the signal synchronizer 4-4.
【００１５】図５の入出力装置時分割割込制御装置５ｎ
は、入出力装置時分割割込制御装置設定手段８ｎにおい
て設定された該当入出力装置３ｎでの割込発生可能な時
分割割込制御時刻を示す割込発生可能時刻情報５ｎ−１
．１と割込を発生する際に使用する割込信号線２１の情
報を示す割込発生信号線情報５ｎ−１．２を含む入出力
装置割込発生情報を保持する入出力装置割込発生情報記
憶装置５ｎ−１と、入出力装置内からの割込要求信号と
時分割割込制御クロック信号との同期をとる信号同期装
置５ｎ−２と、入出力装置割込発生情報記憶装置５ｎ−
１に保持されている割込発生可能時刻情報５ｎ−１．１
と時分割割込制御時刻の比較を行い一致を検出する状態
一致検出装置５ｎ−３と、状態一致検出装置５ｎ−３か
ら出力される一致情報と信号同期装置５ｎ−２から出力
される割込要求信号との同期をとる状態一致検出装置５
ｎ−４と、入出力装置割込発生情報記憶装置５ｎ−１内
に保持されている割込発生信号線情報５ｎ−１．２の情
報を状態一致検出装置５ｎ−４から出力される一致情報
により割込信号線２２に出力する信号発生制御装置５ｎ
−５とを有する。Input/output device time division interrupt control device 5n in FIG.
is interrupt occurrence time information 5n-1 indicating the time division interrupt control time at which an interrupt can be generated in the corresponding input/output device 3n, which is set in the input/output device time division interrupt control device setting means 8n.
．． 1 and the input/output device interrupt generation information that holds the input/output device interrupt generation information including the interrupt generation signal line information 5n-1.2 indicating the information of the interrupt signal line 21 used when generating an interrupt. A storage device 5n-1, a signal synchronizer 5n-2 that synchronizes an interrupt request signal from within the input/output device and a time-division interrupt control clock signal, and an input/output device interrupt occurrence information storage device 5n-
Interrupt occurrence time information held in 1 5n-1.1
and a state coincidence detection device 5n-3 that compares the time-division interrupt control time and detects a coincidence, and the coincidence information output from the state coincidence detection device 5n-3 and the interrupt output from the signal synchronization device 5n-2. State coincidence detection device 5 that synchronizes with the request signal
n-4 and the information of the interrupt generation signal line information 5n-1.2 held in the input/output device interrupt generation information storage device 5n-1 as matching information output from the state matching detection device 5n-4. The signal generation control device 5n outputs to the interrupt signal line 22 by
-5.
【００１６】図４および図５の例では、割込制御情報２
２の時分割割込制御クロック信号を計時した時分割割込
制御時刻情報の３ビットの組み合わせを割込信号線の時
分割使用のための時分割多重化制御情報として使用し、
時分割割込制御クロックを割込信号線の時分割使用のた
めの時分割多重化制御基準クロックとして信号の同期生
成などに使用する、中央処理装置時分割割込制御装置４
の割込受付可能時刻情報４−２にこの時分割割込制御時
刻情報の各ビットの組み合わせのときに割込を受け付け
る様に設定し、入出力装置３ｎの入出力装置時分割割込
制御装置５ｎの入出力装置割込発生情報記憶装置５ｎ−
１にこの時分割割込制御時刻情報の各ビットの組み合わ
せが割込受付可能時刻情報記憶装置４−２に設定した組
み合わせと同じ場合に特定の割込信号線に割込信号を発
生させる様に設定することにより、中央処理装置１の中
央処理装置時分割割込制御装置４において入出力装置３
ｎの発生する割込信号を特定可能となる。他の入出力装
置に関しても同様であるが、図４の中央処理装置時分割
割込制御装置４では割込受付可能時刻情報記憶装置４−
２から信号状態記憶装置４−７までの各装置を２通りの
時分割割込制御時刻に対応する分しか持たず、また割込
制御装置４−８も８台分の割込信号にしか対応していな
い例となっているため、この中央処理装置１で受付可能
な入出力装置３ａ〜３ｎからの割込は最大で８台となっ
ているため、この中央処理装置１で受付可能な入出力装
置３ａ〜３ｎから割込は最大で８台分までとなる、この
例での入出力バスに接続可能な３２台の入出力装置３ａ
〜３ｎ割込信号を１台の中央処理装置１で受付可能とす
るためには、中央処理装置割込制御装置４内の割込制御
装置４−８として３２台分の割込信号を受け付け可能な
ものを使用し、割込受付可能時刻情報記憶装置４−２か
ら信号状態記憶装置４−７までの各装置を２の３乗通り
の組み合わせ分準備することにより対応可能となる。In the examples of FIGS. 4 and 5, interrupt control information 2
A combination of 3 bits of time-division interrupt control time information obtained by measuring the time-division interrupt control clock signal of 2 is used as time-division multiplexing control information for time-division use of the interrupt signal line,
A central processing unit time-division interrupt control device 4 that uses the time-division interrupt control clock as a time-division multiplexing control reference clock for time-division use of interrupt signal lines for synchronous generation of signals, etc.
The interrupt acceptable time information 4-2 of the input/output device 3n is set to accept an interrupt when each bit of this time-sharing interrupt control time information is combined, and the input/output device time-sharing interrupt control device of the input/output device 3n is set. 5n input/output device interrupt occurrence information storage device 5n-
1, so that an interrupt signal is generated on a specific interrupt signal line when the combination of each bit of this time-sharing interrupt control time information is the same as the combination set in the interrupt-acceptable time information storage device 4-2. By setting, the input/output device 3 in the central processing unit time-sharing interrupt control device 4 of the central processing unit 1
It becomes possible to specify the interrupt signal generated by n. The same applies to other input/output devices, but in the central processing unit time division interrupt control device 4 of FIG.
Each device from 2 to the signal state storage device 4-7 is provided only for two time-division interrupt control times, and the interrupt control device 4-8 only supports interrupt signals for 8 units. This example shows that the central processing unit 1 is not able to accept interrupts from input/output devices 3a to 3n, and the maximum number of interrupts is 8. In this example, there are 32 input/output devices 3a that can be connected to the input/output bus, with a maximum of 8 interrupts from the output devices 3a to 3n.
In order to enable one central processing unit 1 to accept ~3n interrupt signals, the interrupt control device 4-8 in the central processing unit interrupt control device 4 can accept interrupt signals for 32 units. This can be achieved by preparing 2^3 combinations of each device from the interrupt-acceptable time information storage device 4-2 to the signal state storage device 4-7.
【００１７】以上示したように、割込信号線を時分割に
より多重に使用することにより電子計算機システムにお
いて割込信号線２１および割込制御情報線２２の本数以
上の入出力装置３ａ〜３ｎからの割込信号を扱うことが
可能となり、割込信号線２１および割込制御情報線２２
の本数以上の入出力装置３ａ〜３ｎの接続が可能となる
。As shown above, by using the interrupt signal lines multiplexed in a time-division manner, the number of input/output devices 3a to 3n exceeding the number of interrupt signal lines 21 and interrupt control information lines 22 in a computer system can be increased. interrupt signal line 21 and interrupt control information line 22.
It becomes possible to connect more than the number of input/output devices 3a to 3n.
【００１８】具体的には、（割込信号線２１の本数）×
２の（割込制御情報線２２の本数−１）乗分までの入出
力装置の接続が可能となる。Specifically, (number of interrupt signal lines 21)×
It is possible to connect input/output devices up to the product of 2 (number of interrupt control information lines 22 - 1).
【００１９】同様に、中央処理装置が複数存在する電子
計算機システムで同一の入出力装置３ｎを複数の中央処
理装置にて制御する場合には、割込受付可能時刻情報の
組み合わせを中央処理装置毎に重複しないように割り当
て、各中央処理装置１の中央処理装置時分割割込制御装
置設定手段６において割込受付可能時刻情報記憶装置４
−２に割込受付可能時刻情報４−２．１または４−２．
２としてその中央処理装置１に割り当てられた割込受付
可能時刻情報を設定し、入出力装置３ｎの起動の際に入
出力装置時分割割込制御装置設定手段８ｎにおいて入出
力装置３ｎの起動を行う中央処理装置１に割り当てられ
た割込受付可能時刻情報を入出力装置３ｎの割込発生可
能時刻情報５−１．１として設定することにより、入出
力装置３ｎの起動を行った中央処理装置１で入出力装置
３ｎからの割込を受付可能となる。入出力装置３ｎの起
動を行った中央処理装置１以外の中央処理装置では、入
出力装置３ｎが割込信号を割込信号線２１に発生した時
点ではその中央処理装置の割込受付可能時刻情報と割込
制御信号線２２上の時分割割込制御時刻の情報が一致し
ないため、入出力装置３ｎからの割込を受け付けること
は出来ない。このため、割込を発生した入出力装置３ｎ
は特定の中央処理装置１に対して選択的に割込を発生し
たこととなる。他の中央処理装置から入出力装置３ｎに
対して制御を行う場合および他の入出力装置３ａ〜３ｎ
に対して入出力制御を行う場合も同様の方式で行うこと
により、複数の中央処理装置から同一の入出力装置３ａ
〜３ｎを共有使用することが可能となる。Similarly, when the same input/output device 3n is controlled by multiple central processing units in a computer system with multiple central processing units, the combination of interrupt acceptance time information is determined for each central processing unit. The CPU time-sharing interrupt control device setting means 6 of each central processing unit 1 assigns the interrupt-acceptable time information storage device 4 so as not to overlap.
-2, interrupt acceptance time information 4-2.1 or 4-2.
2, the interrupt acceptance time information assigned to the central processing unit 1 is set, and when the input/output device 3n is activated, the input/output device time-sharing interrupt control device setting means 8n activates the input/output device 3n. The central processing unit that started up the input/output device 3n by setting the interrupt acceptance time information 5-1.1 assigned to the central processing unit 1 that performs the interrupt When set to 1, interrupts from the input/output device 3n can be accepted. In a central processing unit other than the central processing unit 1 that activated the input/output device 3n, when the input/output device 3n generates an interrupt signal on the interrupt signal line 21, the interrupt acceptance time information of that central processing unit is displayed. Since the information on the time-division interrupt control time on the interrupt control signal line 22 does not match, it is not possible to accept an interrupt from the input/output device 3n. Therefore, the input/output device 3n that generated the interrupt
This means that an interrupt is selectively generated for a specific central processing unit 1. When controlling the input/output device 3n from another central processing unit and other input/output devices 3a to 3n
The same input/output device 3a can be controlled from multiple central processing units by performing input/output control using the same method.
~3n can be shared.
【００２０】図６の（Ａ）は、３２台の入出力装置から
の割込信号を受付可能とした中央処理装置１題で３２台
の入出力装置の制御を行う場合の割込受付可能時刻情報
および入出力装置割込発生情報設定値の一例であり、図
６の（Ｂ）は２台の中央処理装置で８台の入出力装置を
共有使用する場合の割込受付可能時刻情報および入出力
装置割込発生情報設定値の一例である。FIG. 6A shows the interrupt acceptance time when 32 input/output devices are controlled by one central processing unit that can accept interrupt signals from 32 input/output devices. This is an example of information and input/output device interrupt occurrence information setting values, and (B) in FIG. This is an example of output device interrupt occurrence information setting values.
【００２１】[0021]
【発明の効果】以上説明したように本発明は、一信号線
による複数の入出力割込の制御を可能とすることにより
同一入出力バスに接続可能な入出力装置の数が入出力バ
ス中の割込信号線の数までという制限を受けなくなく、
また、同一入出力装置の割込を複数の中央処理装置に対
して選択的に発生可能とすることにより、複数の中央処
理装置を有する電子計算機システムにおいて複数の中央
処理装置から同一の入出力装置を使用することが可能と
なる。Effects of the Invention As explained above, the present invention enables control of multiple input/output interrupts using one signal line, thereby increasing the number of input/output devices that can be connected to the same input/output bus. without being limited to the number of interrupt signal lines.
In addition, by making it possible to selectively generate interrupts from the same input/output device to multiple central processing units, the same input/output device can It becomes possible to use.
【図１】本発明の一実施例を示す模式図である。FIG. 1 is a schematic diagram showing an embodiment of the present invention.
【図２】従来の技術での割込制御方式を示す概略図であ
る。FIG. 2 is a schematic diagram showing a conventional interrupt control method.
【図３】本発明での割込制御方式を示す概略図である。FIG. 3 is a schematic diagram showing an interrupt control method according to the present invention.
【図４】本発明の一実施例での中央処理装置時分割割込
制御装置を示すブロック図である。FIG. 4 is a block diagram showing a central processing unit time-sharing interrupt control device in an embodiment of the present invention.
【図５】本発明の一実施例での入出力装置時分割割込制
御装置を示すブロック図である。FIG. 5 is a block diagram showing an input/output device time-sharing interrupt control device in an embodiment of the present invention.
【図６】（Ａ）１台の中央処理装置で３２台の入出力装
置を制御を行う場合の設定情報の例を示す図である。
（Ｂ）２台の中央処理装置で８台の入出力装置を共有使
用する場合の設定情報の例を示す図である。FIG. 6 (A) is a diagram showing an example of setting information when 32 input/output devices are controlled by one central processing unit. (B) A diagram showing an example of setting information when eight input/output devices are shared by two central processing units.
【符号の説明】
１ 中央処理装置
２ 入出力バス
２１ 割込信号線
２２ 割込制御情報線
３ａ〜３ｎ、３ａ′〜３ｎ′ 入出力装置４
中央処理装置時分割割込制御装置４′ 割込
制御装置
５ａ〜５ｎ 入出力装置時分割割込制御装置６
中央処理装置時分割割込制御装置設定手段７ａ〜
７ｎ 入出力装置起動手段８ａ〜８ｎ 入
出力装置時分割割込制御装置設定手段９ａ〜９ｎ
入出力装置割込制御手段４−１ 時分割割込制
御クロック計時装置４−２ 割込受付可能時刻情
報記憶装置４−３ 状態一致検出装置
４−４ 信号同期装置
４−５ 信号有効判定装置
４−６、４−７ 信号状態保持装置４−８
割込制御装置
４−２．１、４−２．２ 割込受付可能時刻情報
５ｎ−１ 入出力装置割込発生情報記憶装置５ｎ
−２ 信号同期装置
５ｎ−３ 状態一致検出装置
５ｎ−４ 状態一致検出装置
５ｎ−５ 信号発生制御装置[Explanation of symbols] 1 Central processing unit 2 Input/output bus 21 Interrupt signal line 22 Interrupt control information lines 3a to 3n, 3a' to 3n' Input/output device 4
Central processing unit time-sharing interrupt control device 4' Interrupt control devices 5a to 5n Input/output device time-sharing interrupt control device 6
Central processing unit time division interrupt control device setting means 7a~
7n Input/output device starting means 8a to 8n Input/output device time division interrupt control device setting means 9a to 9n
Input/output device interrupt control means 4-1 Time division interrupt control clock clock device 4-2 Interrupt acceptance time information storage device 4-3 State coincidence detection device 4-4 Signal synchronization device 4-5 Signal validity determination device 4 -6, 4-7 Signal status holding device 4-8
Interrupt control device 4-2.1, 4-2.2 Interrupt acceptance time information 5n-1 Input/output device interrupt occurrence information storage device 5n
-2 Signal synchronization device 5n-3 State coincidence detection device 5n-4 State coincidence detection device 5n-5 Signal generation control device
Claims (1)
入出力装置と前記中央処理装置と前記入出力装置とを結
ぶ入出力バスとにより構成される電子計算機システムに
おいて、前記中央処理装置内に時間経過により割込を発
生した入出力装置を特定する機能を持つ割込制御装置と
、前記入出力装置内に前記入出力バスへの割込信号の送
出を時間経過により制御する装置と、前記中央処理装置
内の割込制御装置に対し割込の受付を行う時刻情報を設
定する手段と、前記入出力装置の起動の際に前記入出力
装置の割込信号の送出を行う時刻情報を設定する手段を
有することを特徴とする電子計算機システムにおける入
出力装置の時分割割込制御装置。1. An electronic computer system comprising a central processing unit, an input/output device having an interrupt generation function, and an input/output bus connecting the central processing unit and the input/output device, wherein an interrupt control device having a function of identifying an input/output device that has generated an interrupt over time, and a device within the input/output device that controls sending of an interrupt signal to the input/output bus over time; means for setting time information for accepting an interrupt for an interrupt control device in the central processing unit; and means for setting time information for sending an interrupt signal from the input/output device when the input/output device is activated. 1. A time-sharing interrupt control device for an input/output device in an electronic computer system, characterized by having a setting means.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3033854A JPH04273559A (en) | 1991-02-28 | 1991-02-28 | Time division interruption controller |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3033854A JPH04273559A (en) | 1991-02-28 | 1991-02-28 | Time division interruption controller |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04273559A true JPH04273559A (en) | 1992-09-29 |
Family
ID=12398097
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3033854A Pending JPH04273559A (en) | 1991-02-28 | 1991-02-28 | Time division interruption controller |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04273559A (en) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62259157A (en) * | 1986-05-06 | 1987-11-11 | Hitachi Ltd | Interruption system |
-
1991
- 1991-02-28 JP JP3033854A patent/JPH04273559A/en active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62259157A (en) * | 1986-05-06 | 1987-11-11 | Hitachi Ltd | Interruption system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04273559A (en) | Time division interruption controller | |
| JPS6217779B2 (en) | ||
| JP2578773B2 (en) | Serial data transfer device | |
| EP0286235A2 (en) | Automatic determination of the number of processor modules for multiprocessor systems | |
| JPS62259157A (en) | Interruption system | |
| KR950002422B1 (en) | Synchronous controlling method and apparatus for a multiprocessing system | |
| JPS59176863A (en) | Timer synchronizing system | |
| JP3399776B2 (en) | Computer and method for transferring peripheral device control data in computer | |
| JPS5866136A (en) | Interruption detection | |
| JPH0395660A (en) | System time setting method for plural central processing unit method | |
| JPH09305535A (en) | Asynchronous multiplexing system for control system serial bus | |
| KR20210079733A (en) | Touch driving device, relay device and method for implementing touch of multi-vision | |
| JPH02270010A (en) | Time synchronizing method for multiple computer system | |
| KR920001815B1 (en) | Synchronizing method of interrupt bus | |
| JPH0330044A (en) | Interruption control method | |
| JP2806854B2 (en) | Bus synchronization check device | |
| JPS60237741A (en) | Control system for information transmission contention | |
| JPS6337420B2 (en) | ||
| JP2000194570A (en) | Circuit and method for deciding interruption request of bus relay | |
| JPH08191320A (en) | Data communication system | |
| JPS59188257A (en) | Signal transmission system | |
| JPH04934A (en) | Multiple address communication system | |
| JPS6074848A (en) | Serial data transfer system | |
| JPH043239A (en) | Bus controller | |
| JPS5930283B2 (en) | process control equipment |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19970513 |