JPH04270512A - Switch circuit - Google Patents

Switch circuit

Info

Publication number
JPH04270512A
JPH04270512A JP3097591A JP3097591A JPH04270512A JP H04270512 A JPH04270512 A JP H04270512A JP 3097591 A JP3097591 A JP 3097591A JP 3097591 A JP3097591 A JP 3097591A JP H04270512 A JPH04270512 A JP H04270512A
Authority
JP
Japan
Prior art keywords
transistor
base
transistors
terminal
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3097591A
Other languages
Japanese (ja)
Inventor
Hidehiko Aoki
英彦 青木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP3097591A priority Critical patent/JPH04270512A/en
Publication of JPH04270512A publication Critical patent/JPH04270512A/en
Pending legal-status Critical Current

Links

Landscapes

  • Electronic Switches (AREA)
  • Amplifiers (AREA)

Abstract

PURPOSE:To realize the switch circuit in which one input terminal is employed for logic signal input, one switching transistor(TR) is used so as to reduce number of circuit components and which is turned on/off with a sufficiently small base current. CONSTITUTION:The switch circuit is provided with a 1st differential amplifier circuit comprising a 1st TRQ2 and a 2nd TRQ3, a 2nd differential amplifier circuit comprising a 3rd TRQ21 and a 4th TRQ22, a 1st level shift circuit whose one terminal connects to a base of the 1st TRQ2 and whose other terminal connects to a base of the said 3rd TRQ21, a 2nd level shift circuit whose one terminal connects to a base of the 2nd TRQ3 and whose other terminal connects to a base of the said 4th TRQ22 and a circuit varying the base potential of the said 1st TRQ2 and the 3rd TRQ21.

Description

【発明の詳細な説明】[Detailed description of the invention]

【0001】0001

【産業上の利用分野】本発明は、ロジック信号により2
つの出力端子のいずれか一方にのみ選択的に信号を出力
するスイッチ機能を有する増幅回路に関するもので、特
に集積化された回路に使用するものである。
[Industrial Application Field] The present invention provides two
The present invention relates to an amplifier circuit having a switch function of selectively outputting a signal to only one of two output terminals, and is particularly used in an integrated circuit.

【0002】0002

【従来の技術】以下、図4を参照して従来例を説明する
2. Description of the Related Art A conventional example will be described below with reference to FIG.

【0003】図4において、トランジスタQ2及びQ3
はロジック信号によりいずれか片方のみがONとなるス
イッチ回路である。トランジスタQ1のコレクタ電流変
化は、そのままトランジスタQ2またはトランジスタQ
3のいずれかONしている方のトランジスタのコレクタ
電流変化となる。
In FIG. 4, transistors Q2 and Q3
is a switch circuit in which only one of them is turned on by a logic signal. Changes in the collector current of transistor Q1 are directly applied to transistor Q2 or transistor Q.
This is a change in the collector current of one of the transistors 3 that is ON.

【0004】図4においてA端子がハイレベル,A´端
子がロウレベルの場合には、トランジスタQ10及びQ
11はオン,Q8及びQ9はオフする。トランジスタQ
11がオンすることにより、抵抗R9の電圧降下が大き
くなり、トランジスタQ5はオフし、これによりトラン
ジスタQ7もオフとなる。また、トランジスタQ10が
オンすることにより、トランジスタQ3のベース電位が
下がり、Q3はオフする。すなわちA端子がハイレベル
,A´端子がロウレベルの時は、入力信号は増幅され、
出力負荷抵抗RL1のみに現れる。
In FIG. 4, when the A terminal is at high level and the A' terminal is at low level, transistors Q10 and Q
11 is on, and Q8 and Q9 are off. transistor Q
11 turns on, the voltage drop across resistor R9 increases, transistor Q5 turns off, and transistor Q7 also turns off. Further, by turning on the transistor Q10, the base potential of the transistor Q3 decreases, and Q3 turns off. In other words, when the A terminal is at high level and the A' terminal is at low level, the input signal is amplified,
Appears only at the output load resistance RL1.

【0005】反対にA端子がロウレベル,A´端子がハ
イレベルの場合には、トランジスタQ10及びQ11は
オフ,トランジスタQ8及びQ9はオンする。トランジ
スタQ8がオンすることにより、抵抗R8の電圧降下が
大きくなりトランジスタQ4はオフし、トランジスタQ
6もオフする。またトランジスタQ9がオンすることに
より、トランジスタQ2のベース電位が下がりQ2はオ
フする。すなわちA端子がロウレベル,A´端子がハイ
レベルの場合には、入力信号は増幅されて出力負荷RL
2のみに現れる。
On the other hand, when the A terminal is at a low level and the A' terminal is at a high level, transistors Q10 and Q11 are turned off and transistors Q8 and Q9 are turned on. When transistor Q8 turns on, the voltage drop across resistor R8 increases, transistor Q4 turns off, and transistor Q
6 is also off. Further, by turning on transistor Q9, the base potential of transistor Q2 decreases and Q2 turns off. In other words, when the A terminal is at low level and the A' terminal is at high level, the input signal is amplified and the output load RL
Appears only in 2.

【0006】尚、トランジスタQ2及びQ3がオフしな
くても、トランジスタQ4及びQ5がオフすることによ
り、トランジスタQ6及びQ7はオフする。しかしなが
ら、トランジスタQ2及びQ3がオンしたままでは、ト
ランジスタQ4及びQ5がオフした時に、Q2及びQ3
は飽和に入り、他に悪影響を与えるので、トランジスタ
Q2及びQ3はオフさせているものである。
Note that even if transistors Q2 and Q3 are not turned off, transistors Q4 and Q5 are turned off, thereby turning off transistors Q6 and Q7. However, if transistors Q2 and Q3 remain on, when transistors Q4 and Q5 turn off, Q2 and Q3
The transistors Q2 and Q3 are turned off because they reach saturation and have an adverse effect on other components.

【0007】抵抗RL1または抵抗RL2に現れる信号
Voutは、全体の開ループ利得が閉ループ利得に比べ
て十分大きいとすると、Vout=(R2/R1)(R
L/R3)Vin(ただし、RL=RL1=RL2とし
ている)と表される。
The signal Vout appearing at resistor RL1 or resistor RL2 is expressed as Vout=(R2/R1)(R
L/R3) Vin (however, RL=RL1=RL2).

【0008】[0008]

【発明が解決しようとする課題】従来のスイッチ回路で
は、A端子及び、A端子に入力される信号と相補である
信号を入力する為のA´端子の二つのロジック制御端子
が必要である。さらにスイッチ用のトランジスタは、4
個のトランジスタ(図4ではトランジスタQ8乃至Q1
1)を必要とする。また、トランジスタQ4及びQ5を
オフさせるトランジスタQ8及びQ11の電流は、エミ
ッタ側でオフさせるために比較的大きい必要がある。こ
の結果、無駄電流が増えてしまうという問題があった。
A conventional switch circuit requires two logic control terminals: an A terminal and an A' terminal for inputting a signal complementary to the signal input to the A terminal. Furthermore, the number of transistors for the switch is 4.
transistors (transistors Q8 to Q1 in FIG. 4)
1) is required. Furthermore, the currents of transistors Q8 and Q11 that turn off transistors Q4 and Q5 must be relatively large in order to turn off transistors Q4 and Q5 on the emitter side. As a result, there is a problem in that wasteful current increases.

【0009】本発明は、上記実情に鑑みてなされたもの
で、一つのロジック制御端子と一つのスイッチ用トラン
ジスタで従来の回路と同じ機能を持ち、さらに十分に小
さい電流でオン/オフを行うことができるスイッチ回路
を提供することを目的とする。
The present invention has been made in view of the above-mentioned circumstances, and has the same function as a conventional circuit with one logic control terminal and one switching transistor, and further performs on/off with a sufficiently small current. The purpose is to provide a switch circuit that can.

【0010】0010

【課題を解決するための手段】本発明の第1の観点に係
るスイッチ回路は、エミッタが互いに接続された第1及
び第2のトランジスタから成る第1の差動回路と、前記
第1及び第2のトランジスタとは逆極性で、エミッタが
互いに接続され、コレクタが前記第2のトランジスタの
コレクタに接続された第3のトランジスタと、コレクタ
が前記第1のトランジスタのコレクタに接続された第4
のトランジスタから成る第2の差動回路と、一方の端子
が前記第1のトランジスタのベースに接続され、もう一
方の端子が前記第3のトランジスタのベースに接続され
る第1のレベルシフト回路と、一方の端子が前記第2の
トランジスタのベースに接続され、もう一方の端子が前
記第4のトランジスタのベースに接続される第2のレベ
ルシフト回路と、前記第1及び第3のトランジスタのベ
ース電位を連動して変化させる回路を具備する。
Means for Solving the Problems A switch circuit according to a first aspect of the present invention includes a first differential circuit comprising first and second transistors whose emitters are connected to each other; a third transistor having a polarity opposite to that of the second transistor, whose emitters are connected to each other and whose collector is connected to the collector of the second transistor; and a fourth transistor whose collector is connected to the collector of the first transistor.
a second differential circuit consisting of a transistor; and a first level shift circuit having one terminal connected to the base of the first transistor and the other terminal connected to the base of the third transistor. , a second level shift circuit having one terminal connected to the base of the second transistor and the other terminal connected to the base of the fourth transistor, and the bases of the first and third transistors. It is equipped with a circuit that changes the potential in conjunction with each other.

【0011】また、本発明の第2の観点に係るスイッチ
回路は、エミッタが互いに接続された第1及び第2のト
ランジスタから成る第1の差動回路と、前記第1及び第
2のトランジスタとは逆極性で、エミッタが互いに接続
され、コレクタが前記第1のトランジスタのコレクタに
接続された第3のトランジスタと、コレクタが前記第2
のトランジスタのコレクタに接続された第4のトランジ
スタから成る第2の差動回路と、一方の端子が前記第1
のトランジスタのベースに接続され、もう一方の端子が
前記第3のトランジスタのベースに接続される第1のレ
ベルシフト回路と、一方の端子が前記第2のトランジス
タのベースに接続され、もう一方の端子が前記第4のト
ランジスタのベースに接続される第2のレベルシフト回
路と、前記第1のレベルシフト回路のレベルシフト量を
変化させる回路を具備する。
Further, a switch circuit according to a second aspect of the present invention includes a first differential circuit including first and second transistors whose emitters are connected to each other, and the first and second transistors. are of opposite polarity and have emitters connected to each other and a collector connected to the collector of the first transistor, and a third transistor whose collector is connected to the collector of the second transistor.
a second differential circuit consisting of a fourth transistor connected to the collector of the first transistor;
a first level shift circuit having one terminal connected to the base of the second transistor and having another terminal connected to the base of the third transistor; The device includes a second level shift circuit whose terminal is connected to the base of the fourth transistor, and a circuit that changes the amount of level shift of the first level shift circuit.

【0012】0012

【作用】本発明の第1の観点に係るスイッチ回路におい
て第2及び第4のトランジスタのベース電位は一定にな
る。一方、第1及び第3のトランジスタのベース電位を
連動して変化させる回路によって第1及び第3のトラン
ジスタのベース電位が変化する。これにより、第1と第
3のトランジスタ、又は第2と第4のトランジスタの一
方のみがオンする。
[Operation] In the switch circuit according to the first aspect of the present invention, the base potentials of the second and fourth transistors are constant. On the other hand, the base potentials of the first and third transistors are changed by a circuit that changes the base potentials of the first and third transistors in conjunction with each other. As a result, only one of the first and third transistors or the second and fourth transistors is turned on.

【0013】また、本発明の第2の観点に係るスイッチ
回路において第2のレベルシフト回路のレベルシフト量
は一定になる。一方、第1のレベルシフト回路のレベル
シフト量を変化させる回路によって第1のレベルシフト
回路のレベルシフト量が変化する。これにより、第1と
第3のトランジスタ、又は第2と第4のトランジスタの
一方のみがオンする。
Furthermore, in the switch circuit according to the second aspect of the present invention, the level shift amount of the second level shift circuit is constant. On the other hand, the level shift amount of the first level shift circuit is changed by a circuit that changes the level shift amount of the first level shift circuit. As a result, only one of the first and third transistors or the second and fourth transistors is turned on.

【0014】[0014]

【実施例】以下、図面を参照して本発明の第1実施例に
係る増幅回路について説明する。図1に示すようにトラ
ンジスタQ1のエミッタ電極は、接地されている。トラ
ンジスタQ1のベース電極は、抵抗R1の一端と抵抗R
2の一端に接続されている。抵抗R1の他端はコンデン
サC1の一端に接続されている。コンデンサC1の他端
には、入力信号Vinが供給されている。トランジスタ
Q1のコレクタ電極はトランジスタQ2及びQ3のエミ
ッタ電極に接続されている。
DESCRIPTION OF THE PREFERRED EMBODIMENTS An amplifier circuit according to a first embodiment of the present invention will be described below with reference to the drawings. As shown in FIG. 1, the emitter electrode of transistor Q1 is grounded. The base electrode of the transistor Q1 is connected to one end of the resistor R1 and the resistor R
Connected to one end of 2. The other end of resistor R1 is connected to one end of capacitor C1. An input signal Vin is supplied to the other end of the capacitor C1. The collector electrode of transistor Q1 is connected to the emitter electrodes of transistors Q2 and Q3.

【0015】トランジスタQ2のベース電極は、ダイオ
ードD3のアノード及びダイオードD2のカソードに接
続されている。ダイオードD3のカソードはダイオード
D4のアノード及びトランジスタQ20のコレクタ電極
に接続されている。ダイオードD4はダイオードD5に
カスケード接続されている。ダイオードD5のカソード
は接地されている。トランジスタQ20のベース電極は
抵抗を介してA端子に接続されており、エミッタ電極は
接地されている。
The base electrode of transistor Q2 is connected to the anode of diode D3 and the cathode of diode D2. The cathode of diode D3 is connected to the anode of diode D4 and the collector electrode of transistor Q20. Diode D4 is cascaded to diode D5. The cathode of diode D5 is grounded. The base electrode of transistor Q20 is connected to the A terminal via a resistor, and the emitter electrode is grounded.

【0016】ダイオードD2はダイオードD1にカスケ
ード接続されている。ダイオードD1のアノードは電流
源I2及びトランジスタQ21のベース電極に接続され
ている。
Diode D2 is cascaded to diode D1. The anode of diode D1 is connected to current source I2 and the base electrode of transistor Q21.

【0017】トランジスタQ2のコレクタ電極は、トラ
ンジスタQ22のコレクタ電極及びトランジスタQ7の
ベース電極に接続されている。トランジスタQ22のベ
ース電極は電流源I3及びダイオードD6のアノードに
接続されている。ダイオードD6は、ダイオードD7と
カスケード接続されている。
The collector electrode of transistor Q2 is connected to the collector electrode of transistor Q22 and the base electrode of transistor Q7. The base electrode of transistor Q22 is connected to current source I3 and the anode of diode D6. Diode D6 is connected in cascade with diode D7.

【0018】トランジスタQ3のベース電極はダイオー
ドD7のカソード及びダイオードD8のアノードに接続
されている。ダイオードD8は、ダイオードD9にカス
ケード接続されている。ダイオードD9のカソードは接
地されている。トランジスタQ3のコレクタ電極は、ト
ランジスタQ21のコレクタ電極及びトランジスタQ6
のベース電極に接続されている。
The base electrode of transistor Q3 is connected to the cathode of diode D7 and the anode of diode D8. Diode D8 is cascaded to diode D9. The cathode of diode D9 is grounded. The collector electrode of transistor Q3 is the collector electrode of transistor Q21 and the collector electrode of transistor Q6.
connected to the base electrode of.

【0019】トランジスタQ6のエミッタ電極はトラン
ジスタQ7のエミッタ電極に接続されると共に、R2の
他端及びR3の一端に接続されており、R3の他端は接
地されている。トランジスタQ6のコレクタ電極は抵抗
RL1の電流路の一端に接続されている。抵抗RL1の
他端には電源電圧Vccが供給されている。トランジス
タQ7のコレクタ電極は抵抗RL2の一端に接続されて
いる。抵抗RL2の他端には電源電圧Vccが供給され
ている。尚、上記構成において、スイッチ回路1以外の
構成は第4図に示される従来回路と同様である。
The emitter electrode of transistor Q6 is connected to the emitter electrode of transistor Q7, and also to the other end of R2 and one end of R3, and the other end of R3 is grounded. The collector electrode of transistor Q6 is connected to one end of the current path of resistor RL1. A power supply voltage Vcc is supplied to the other end of the resistor RL1. A collector electrode of transistor Q7 is connected to one end of resistor RL2. A power supply voltage Vcc is supplied to the other end of the resistor RL2. In the above configuration, the configuration other than the switch circuit 1 is the same as the conventional circuit shown in FIG.

【0020】尚、図1に示すダイオードD1及びダイオ
ードD2は第1のレベルシフト回路を構成している。ダ
イオードD6及びD7は、第2のレベルシフト回路を構
成している。トランジスタQ2,Q3及びトランジスタ
Q22,Q21はコンプリメンタリ差動スイッチ回路を
構成している。次に、第1実施例に係る増幅回路の動作
について説明する。
Note that the diode D1 and diode D2 shown in FIG. 1 constitute a first level shift circuit. Diodes D6 and D7 constitute a second level shift circuit. Transistors Q2 and Q3 and transistors Q22 and Q21 constitute a complementary differential switch circuit. Next, the operation of the amplifier circuit according to the first embodiment will be explained.

【0021】図1に示すように、トランジスタQ1のベ
ース電極に、コンデンサC1と抵抗R1を介して増幅さ
れるべき入力信号が印加される。トランジスタQ2及び
Q22、または、トランジスタQ3及びQ21のいずれ
かのトランジスタがオンする。オンしたトランジスタは
ベース接地回路として働く。オンしているトランジスタ
から出力される出力信号は、出力トランジスタQ6また
はQ7のベース電極に入力され、出力負荷に出力される
。抵抗RL1または抵抗RL2に現れる信号Voutが
、図4に示す従来回路と同様に全体の開ループ利得が閉
ループ利得に比べて十分大きいとすると、Vout=(
R2/R1)(RL/R3)Vin(ただし、RL=R
L1=RL2としている)と表される。
As shown in FIG. 1, an input signal to be amplified is applied to the base electrode of transistor Q1 via capacitor C1 and resistor R1. Either transistors Q2 and Q22 or transistors Q3 and Q21 are turned on. The turned-on transistor acts as a common-base circuit. The output signal output from the transistor that is turned on is input to the base electrode of the output transistor Q6 or Q7, and output to the output load. Assuming that the signal Vout appearing at the resistor RL1 or the resistor RL2 has an overall open-loop gain that is sufficiently larger than the closed-loop gain as in the conventional circuit shown in FIG. 4, then Vout=(
R2/R1) (RL/R3) Vin (RL=R
(L1=RL2).

【0022】A端子にハイレベルの信号が入力された場
合、トランジスタQ20はオンする。この結果、ダイオ
ードD3のカソードは接地され、トランジスタQ2のベ
ース電位はダイオードD3の順方向電圧VFになる(た
だし、トランジスタQ20のVCE(sat)=0とし
ている)。トランジスタQ21のベース電位はそれより
も、ダイオードD1及びD2の順方向電圧2VFだけ高
く3VFになる。一方、トランジスタQ3のベースの電
位は、A端子の信号状態によらず常にダイオードD8及
びD9の順方向電圧2VFであり、トランジスタQ22
のベース電位は、それよりもダイオードD6及びD7の
順方向電圧2VFだけ高く、4VFになる。
When a high level signal is input to the A terminal, transistor Q20 is turned on. As a result, the cathode of the diode D3 is grounded, and the base potential of the transistor Q2 becomes the forward voltage VF of the diode D3 (however, VCE(sat) of the transistor Q20 is set to 0). The base potential of the transistor Q21 becomes 3VF, which is higher by the forward voltage of 2VF of the diodes D1 and D2. On the other hand, the base potential of the transistor Q3 is always the forward voltage 2VF of the diodes D8 and D9 regardless of the signal state of the A terminal, and the potential of the base of the transistor Q22 is always the forward voltage 2VF of the diodes D8 and D9.
The base potential of is higher than that by the forward voltage of 2VF of diodes D6 and D7, and becomes 4VF.

【0023】従って、トランジスタQ2のベース電位よ
りもトランジスタQ3のベース電位の方が高い。一方、
トランジスタQ22のベース電位よりもトランジスタQ
21の電位の方が低い。よって、トランジスタQ2及び
Q22はオフし、トランジスタQ3及びQ21はオンと
なる。これより、トランジスタQ6はオンし、トランジ
スタQ7はオフとなる。入力された信号Voutは増幅
され、出力負荷RL1に現れる。
Therefore, the base potential of transistor Q3 is higher than the base potential of transistor Q2. on the other hand,
transistor Q than the base potential of transistor Q22.
The potential of No. 21 is lower. Therefore, transistors Q2 and Q22 are turned off, and transistors Q3 and Q21 are turned on. As a result, transistor Q6 is turned on and transistor Q7 is turned off. The input signal Vout is amplified and appears at the output load RL1.

【0024】反対にA端子にロウレベルの信号が入力さ
れた場合、トランジスタQ20はオフなのでトランジス
タQ2のベース電位はダイオードD3からD5までの順
方向電圧3VFになり、トランジスタQ21のベース電
位は5VFになる。一方、トランジスタQ3のベース電
位とトランジスタQ22のベース電位は、前記と同様に
2VFと4VFなので、トランジスタQ2及びQ3のベ
ース電位を比較するとトランジスタQ2の方が高い。ト
ランジスタQ22及びQ21のベース電位を比較すると
、トランジスタQ22の方が低い。よって、トランジス
タQ2及びQ22はオンし、トランジスタQ3及びQ2
1はオフする。これにより、トランジスタQ6はオフし
、トランジスタQ7はオンし、増幅された信号は出力負
荷RL2に現れる。すなわち、A端子がハイレベルの時
には出力信号は出力負荷RL1にのみ現れ、A端子がロ
ウレベルの時には出力信号は出力負荷RL2にのみ現れ
る。
On the other hand, when a low level signal is input to the A terminal, the transistor Q20 is off, so the base potential of the transistor Q2 becomes the forward voltage of 3VF from the diodes D3 to D5, and the base potential of the transistor Q21 becomes 5VF. . On the other hand, the base potentials of the transistor Q3 and the base potential of the transistor Q22 are 2VF and 4VF as described above, so when the base potentials of the transistors Q2 and Q3 are compared, the base potential of the transistor Q2 is higher. Comparing the base potentials of transistors Q22 and Q21, transistor Q22 has a lower base potential. Therefore, transistors Q2 and Q22 are turned on, and transistors Q3 and Q2 are turned on.
1 is off. As a result, transistor Q6 is turned off, transistor Q7 is turned on, and the amplified signal appears at output load RL2. That is, when the A terminal is at a high level, the output signal appears only at the output load RL1, and when the A terminal is at a low level, the output signal appears only at the output load RL2.

【0025】そして、図1に示されるように、ロジック
制御端子は1つしかなく、またスイッチ用トランジスタ
はQ20の1つだけである。また、スイッチ動作に必要
な電流はトランジスタQ20を駆動するためのわずかな
ベース電流だけでよく、ほとんど無視できる大きさであ
る。次に、第2実施例を図2に示す。
As shown in FIG. 1, there is only one logic control terminal and only one switching transistor, Q20. Further, the current required for the switch operation is only a small base current for driving the transistor Q20, and the current is almost negligible. Next, a second embodiment is shown in FIG.

【0026】図2に示される第2実施例の回路は、図1
の電流源I2及びI3とダイオードD1乃至D9を抵抗
R10乃至R15に置き換えたものである。抵抗R10
乃至R16の抵抗値を、トランジスタQ20がオフの状
態でトランジスタQ21及びQ2のベース電位がトラン
ジスタQ22及びQ3のベース電位よりも高くなるよう
にトランジスタQ20がオンの状態でトランジスタQ2
1及びQ2のベース電位がトランジスタQ22及びQ3
のベース電位よりも低くなるように設定する。尚、図2
に示されるようにスイッチ回路1以外の構成は、図1に
示したものと同様であるので、同一部分は同一符号を付
してその説明を省略する。次に、第2実施例に係る回路
の動作について説明する。
The circuit of the second embodiment shown in FIG.
The current sources I2 and I3 and the diodes D1 to D9 are replaced with resistors R10 to R15. Resistance R10
The resistance value of R16 is set such that when transistor Q20 is on, the base potential of transistors Q21 and Q2 is higher than the base potential of transistors Q22 and Q3, and when transistor Q20 is on, transistor Q2 is set.
The base potential of transistors Q22 and Q3 is
Set it so that it is lower than the base potential of. Furthermore, Figure 2
As shown in FIG. 1, the configuration other than the switch circuit 1 is the same as that shown in FIG. Next, the operation of the circuit according to the second embodiment will be explained.

【0027】図2において、入力信号Vinがコンデン
サC1及び抵抗R1を介してトランジスタQ1のベース
電極に印加される。A端子にハイレベルの信号が入力さ
れるとトランジスタQ20はオンし、抵抗R12と抵抗
R16が並列接続される。上記のように抵抗R10乃至
R16の抵抗値が設定されているので、トランジスタQ
22及びQ3のベース電位は、トランジスタQ21及び
Q2のベース電位よりも高くなる。この結果、トランジ
スタQ6がオンし、すると出力負荷RL1に電圧信号が
現れる。
In FIG. 2, input signal Vin is applied to the base electrode of transistor Q1 via capacitor C1 and resistor R1. When a high level signal is input to the A terminal, the transistor Q20 is turned on, and the resistors R12 and R16 are connected in parallel. Since the resistance values of the resistors R10 to R16 are set as described above, the transistor Q
The base potentials of transistors Q22 and Q3 are higher than those of transistors Q21 and Q2. As a result, transistor Q6 turns on, and a voltage signal appears at output load RL1.

【0028】一方、A端子にロウレベルの信号が入力さ
れるとトランジスタQ20はオフし、上記のように抵抗
R10乃至R15が設定されているので、トランジスタ
Q21及びQ2のベース電位が、トランジスタQ22及
びQ3のベース電位よりも高くなる。この結果、トラン
ジスタQ7がオンし、出力負荷RL2に電圧信号が出力
される。つまり、A端子に入力される信号がハイレベル
かロウレベルかによって、トランジスタQ6及びQ7は
選択的にオン/オフされる。
On the other hand, when a low level signal is input to the A terminal, the transistor Q20 is turned off, and since the resistors R10 to R15 are set as described above, the base potential of the transistors Q21 and Q2 is changed to the base potential of the transistors Q22 and Q3. becomes higher than the base potential of As a result, transistor Q7 is turned on and a voltage signal is output to output load RL2. In other words, transistors Q6 and Q7 are selectively turned on/off depending on whether the signal input to the A terminal is at high level or low level.

【0029】そして、図2に示されるようにロジック制
御端子は1つであり、またスイッチ用トランジスタはト
ランジスタQ20の1つだけである。また、スイッチ動
作に必要な電流はトランジスタQ20を駆動するための
わずかなベース電流だけでよく、ほとんど無視できる大
きさである。さらに、第3実施例を図3に示す。
As shown in FIG. 2, there is one logic control terminal, and there is only one switching transistor, transistor Q20. Further, the current required for the switch operation is only a small base current for driving the transistor Q20, and the current is almost negligible. Further, a third embodiment is shown in FIG.

【0030】図3に示すように、トランジスタQ1のエ
ミッタ電極は接地され、ベース電極にはコンデンサC1
と抵抗R1を介して入力信号が印加される。トランジス
タQ2,Q3及びトランジスタQ22,Q21はコンプ
リメンタリ差動スイッチ回路を構成している。尚、図3
に示すようにスイッチ回路1以外の構成は、図1に示し
たものと同様であるので、同一部分は同一符号を付して
、その説明は省略する。次に、第3実施例に係る回路の
動作について説明する。
As shown in FIG. 3, the emitter electrode of the transistor Q1 is grounded, and the base electrode is connected to the capacitor C1.
An input signal is applied via the resistor R1. Transistors Q2 and Q3 and transistors Q22 and Q21 constitute a complementary differential switch circuit. Furthermore, Figure 3
As shown in FIG. 1, the configuration other than the switch circuit 1 is the same as that shown in FIG. Next, the operation of the circuit according to the third embodiment will be explained.

【0031】図3に示されるように、トランジスタQ2
及びQ21,またはトランジスタQ3及びQ22のいず
れかがオンして、オンしているトランジスタはベース接
地回路として働く。スイッチ回路1の出力信号は、出力
トランジスタQ6及びQ7のベース電極に出力され、オ
ンしている方のトランジスタQ6又はQ7の出力負荷R
L1又はRL2に電圧信号が現れる。抵抗RL1または
抵抗RL2に現れる信号Voutは従来例と同様に、全
体の開ループ利得が閉ループ利得に比べて十分大きいと
すると、 Vout=(R2/R1)(RL/R3)Vin(ただ
しRL=RL1=RL2としている)と表される。
As shown in FIG. 3, transistor Q2
and Q21, or transistors Q3 and Q22 are turned on, and the turned-on transistor functions as a common base circuit. The output signal of the switch circuit 1 is output to the base electrodes of the output transistors Q6 and Q7, and the output load R of the transistor Q6 or Q7 that is turned on is output to the base electrodes of the output transistors Q6 and Q7.
A voltage signal appears on L1 or RL2. Similar to the conventional example, the signal Vout appearing on the resistor RL1 or the resistor RL2 is as follows: Vout=(R2/R1)(RL/R3)Vin (where RL=RL1 =RL2).

【0032】A端子にハイレベルの信号が入力されると
、トランジスタQ20はオンする。この結果、ダイオー
ドD3のカソードがトランジスタQ2のベース電極に接
続され、レベルシフト量が変化し、トランジスタQ2の
ベース電極とトランジスタQ21のベース電極間にはダ
イオードD1からダイオードD3までの順方向電圧3V
Fが発生する。(ただし、トランジスタQ20のVCE
(sat)=0としている)。
When a high level signal is input to the A terminal, transistor Q20 is turned on. As a result, the cathode of diode D3 is connected to the base electrode of transistor Q2, the amount of level shift changes, and a forward voltage of 3V from diode D1 to diode D3 is generated between the base electrode of transistor Q2 and the base electrode of transistor Q21.
F occurs. (However, VCE of transistor Q20
(sat)=0).

【0033】一方、トランジスタQ3のベースとトラン
ジスタQ22のベース間はA端子の状態によらず常にダ
イオードD6からダイオードD9までの順方向電圧4V
Fが発生している。ここで、抵抗R10から抵抗R13
までの抵抗値がR10/R12=R11/R13という
関係を満たすように設定されているとすると、トランジ
スタQ2及びQ21はオンし、Q3及びQ22はオフと
なることがわかる(ただし、トランジスタQ20のベー
ス電流はダイオードD1からダイオードD3に流れる順
電流よりも十分小さいこと)。そうすると、トランジス
タQ6はオンし、トランジスタQ7はオフとなり、増幅
された信号は出力負荷RL1に現れることになる。
On the other hand, a forward voltage of 4 V is always applied between the base of the transistor Q3 and the base of the transistor Q22 from the diode D6 to the diode D9, regardless of the state of the A terminal.
F is occurring. Here, from resistor R10 to resistor R13
If the resistance values up to (The current must be sufficiently smaller than the forward current flowing from diode D1 to diode D3). Then, transistor Q6 turns on, transistor Q7 turns off, and the amplified signal appears at output load RL1.

【0034】反対にA端子にロウレベルの信号が入力さ
れると、トランジスタQ20はオフする。この結果、ト
ランジスタQ2のベース電極とトランジスタQ21のベ
ース電極間にはダイオードD1からダイオードD5まで
の順方向電圧5VFが発生する。一方トランジスタQ3
のベース電極とトランジスタQ22のベース電極間は前
記と同様に4VFなので、今度はトランジスタQ2及び
Q21はオフし、トランジスタQ3及びQ22はオンす
ることがわかる。そうすると、トランジスタQ6はオフ
し、トランジスタQ7はオンし増幅された信号は出力負
荷RL2に出力される。
On the other hand, when a low level signal is input to the A terminal, the transistor Q20 is turned off. As a result, a forward voltage of 5VF from the diode D1 to the diode D5 is generated between the base electrode of the transistor Q2 and the base electrode of the transistor Q21. On the other hand, transistor Q3
Since the voltage between the base electrode of the transistor Q22 and the base electrode of the transistor Q22 is 4VF as before, it can be seen that the transistors Q2 and Q21 are turned off and the transistors Q3 and Q22 are turned on. Then, transistor Q6 is turned off, transistor Q7 is turned on, and the amplified signal is output to output load RL2.

【0035】すなわち、A端子にハイレベルの信号が入
力された場合には、電圧信号は出力負荷RL1にのみ出
力され、A端子にロウレベルの信号が入力された場合に
は、電圧信号は出力負荷RL2にのみ出力される。
That is, when a high level signal is input to the A terminal, the voltage signal is output only to the output load RL1, and when a low level signal is input to the A terminal, the voltage signal is output to the output load RL1. Outputted only to RL2.

【0036】上記第3実施例の回路に示されるように、
ロジック制御信号の入力端子は1つであり、またスイッ
チ用トランジスタも、トランジスタQ20の1つだけで
ある。また、スイッチ動作に必要な電流はトランジスタ
Q20を駆動するためのわずかなベース電流だけでよく
、ほとんど無視できる大きさである。尚、本発明は上記
実施例に限定されず、種々の変更が可能である。例えば
、図3ではレベルシフト量を変化させる素子としてダイ
オードを用いているが、代わりに抵抗を用いても良い。
As shown in the circuit of the third embodiment,
There is only one input terminal for the logic control signal, and there is only one switching transistor, transistor Q20. Further, the current required for the switch operation is only a small base current for driving the transistor Q20, and the current is almost negligible. Note that the present invention is not limited to the above embodiments, and various modifications are possible. For example, although a diode is used as an element for changing the level shift amount in FIG. 3, a resistor may be used instead.

【0037】[0037]

【発明の効果】上記構成によれば、ロジック制御信号が
入力される端子は1つだけでよく、またスイッチ用トラ
ンジスタも1つだけでよいので、少数の素子からなる簡
単な回路構成でスイッチ回路を実現できる。またスイッ
チ動作に必要な電流はわずかなベース電流でよく、ほと
んど無視できる大きさで済む。
Effects of the Invention According to the above configuration, only one terminal to which a logic control signal is input is required, and only one switching transistor is required. can be realized. In addition, the current required for switch operation is only a small base current, which can be ignored.

【図面の簡単な説明】[Brief explanation of the drawing]

【図1】本発明の第1実施例に係るスイッチ回路の回路
図である。
FIG. 1 is a circuit diagram of a switch circuit according to a first embodiment of the present invention.

【図2】本発明の第2実施例に係るスイッチ回路の回路
図である。
FIG. 2 is a circuit diagram of a switch circuit according to a second embodiment of the present invention.

【図3】本発明の第3実施例に係るスイッチ回路の回路
図である。
FIG. 3 is a circuit diagram of a switch circuit according to a third embodiment of the present invention.

【図4】従来のスイッチ回路の回路図である。FIG. 4 is a circuit diagram of a conventional switch circuit.

【符号の説明】[Explanation of symbols]

1…スイッチ回路、Q1,Q2,Q3,Q6,Q7,Q
20,Q21,Q22…トランジスタ、R1,R2,R
3,R10乃至R16…抵抗、RL1,RL2…負荷抵
抗、D1乃至D9…ダイオード、C1…コンデンサ。
1...Switch circuit, Q1, Q2, Q3, Q6, Q7, Q
20, Q21, Q22...Transistor, R1, R2, R
3, R10 to R16...Resistor, RL1, RL2...Load resistance, D1 to D9...Diode, C1...Capacitor.

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】  エミッタが互いに接続された第1及び
第2のトランジスタから成る第1の差動回路と、前記第
1及び第2のトランジスタとは逆極性で、エミッタが互
いに接続され、コレクタが前記第2のトランジスタのコ
レクタに接続された第3のトランジスタと、コレクタが
前記第1のトランジスタのコレクタに接続された第4の
トランジスタから成る第2の差動回路と、一方の端子が
前記第1のトランジスタのベースに接続され、もう一方
の端子が前記第3のトランジスタのベースに接続される
第1のレベルシフト手段と、一方の端子が前記第2のト
ランジスタのベースに接続され、もう一方の端子が前記
第4のトランジスタのベースに接続される第2のレベル
シフト手段と、前記第1及び第3のトランジスタのベー
ス電位を連動して変化させる手段を具備することを特徴
としたスイッチ回路。
1. A first differential circuit comprising first and second transistors whose emitters are connected to each other; and the first and second transistors have opposite polarities, whose emitters are connected to each other, and whose collectors are opposite to each other. a second differential circuit including a third transistor connected to the collector of the second transistor, a fourth transistor whose collector is connected to the collector of the first transistor, and one terminal of which is connected to the collector of the first transistor; a first level shifting means connected to the base of the first transistor and having another terminal connected to the base of the third transistor; one terminal connected to the base of the second transistor; a switch circuit comprising: second level shift means having a terminal connected to the base of the fourth transistor; and means for changing base potentials of the first and third transistors in conjunction with each other. .
【請求項2】  エミッタが互いに接続された第1及び
第2のトランジスタから成る第1の差動回路と、前記第
1及び第2のトランジスタとは逆極性で、エミッタが互
いに接続され、コレクタが前記第1のトランジスタのコ
レクタに接続された第3のトランジスタと、コレクタが
前記第2のトランジスタのコレクタに接続された第4の
トランジスタから成る第2の差動回路と、一方の端子が
前記第1のトランジスタのベースに接続され、もう一方
の端子が前記第3のトランジスタのベースに接続される
第1のレベルシフト手段と、一方の端子が前記第2のト
ランジスタのベースに接続され、もう一方の端子が前記
第4のトランジスタのベースに接続される第2のレベル
シフト手段と、前記第1のレベルシフト手段のレベルシ
フト量を変化させる手段を具備することを特徴としたス
イッチ回路。
2. A first differential circuit including first and second transistors whose emitters are connected to each other; and the first and second transistors have opposite polarities, whose emitters are connected to each other, and whose collectors are opposite to each other. a second differential circuit including a third transistor connected to the collector of the first transistor, a fourth transistor whose collector is connected to the collector of the second transistor, and one terminal of which is connected to the collector of the second transistor; a first level shifting means connected to the base of the first transistor and having another terminal connected to the base of the third transistor; one terminal connected to the base of the second transistor; A switch circuit comprising: second level shift means whose terminal is connected to the base of the fourth transistor; and means for changing the amount of level shift of the first level shift means.
JP3097591A 1991-02-26 1991-02-26 Switch circuit Pending JPH04270512A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3097591A JPH04270512A (en) 1991-02-26 1991-02-26 Switch circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3097591A JPH04270512A (en) 1991-02-26 1991-02-26 Switch circuit

Publications (1)

Publication Number Publication Date
JPH04270512A true JPH04270512A (en) 1992-09-25

Family

ID=12318667

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3097591A Pending JPH04270512A (en) 1991-02-26 1991-02-26 Switch circuit

Country Status (1)

Country Link
JP (1) JPH04270512A (en)

Similar Documents

Publication Publication Date Title
US4779059A (en) Current mirror circuit
JPH04315207A (en) Power supply circuit
GB2295288A (en) Wideband constant impedance amplifiers
JPH0770935B2 (en) Differential current amplifier circuit
JPH03788B2 (en)
US5099139A (en) Voltage-current converting circuit having an output switching function
US5394080A (en) Universal signal converter using multiple current mirrors
JPH04270512A (en) Switch circuit
JPH09306193A (en) Sample-and-hold circuit
JPH03227119A (en) Ecl logic circuit
JPH0230902Y2 (en)
JPH0633713Y2 (en) Analog switch circuit
KR930007795B1 (en) Amp circuit operable at low power amplification
JP2789746B2 (en) Ternary logic circuit
JP2592990B2 (en) Voltage control circuit
JP2710487B2 (en) Semiconductor light emitting element drive circuit
JPH11177353A (en) Voltage current conversion circuit
JPS6211528B2 (en)
JPH0583049A (en) Differential amplifier circuit
JPH0323711A (en) High speed driving circuit for transistor
JPH029729B2 (en)
JPH0522275B2 (en)
JPH0347775B2 (en)
JPH0451094B2 (en)
JPH06164351A (en) Current switch circuit