JPH0426490B2 - - Google Patents

Info

Publication number
JPH0426490B2
JPH0426490B2 JP60228855A JP22885585A JPH0426490B2 JP H0426490 B2 JPH0426490 B2 JP H0426490B2 JP 60228855 A JP60228855 A JP 60228855A JP 22885585 A JP22885585 A JP 22885585A JP H0426490 B2 JPH0426490 B2 JP H0426490B2
Authority
JP
Japan
Prior art keywords
screen
data
display
memory
crt
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP60228855A
Other languages
Japanese (ja)
Other versions
JPS6290725A (en
Inventor
Akyoshi Iwamoto
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Fuji Facom Corp
Original Assignee
Fuji Electric Co Ltd
Fuji Facom Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd, Fuji Facom Corp filed Critical Fuji Electric Co Ltd
Priority to JP60228855A priority Critical patent/JPS6290725A/en
Publication of JPS6290725A publication Critical patent/JPS6290725A/en
Publication of JPH0426490B2 publication Critical patent/JPH0426490B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Controls And Circuits For Display Device (AREA)
  • Digital Computer Display Output (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、上位プロセツサ(ホストCPU)
からの指示にもとづきCRT上に所定の画面を表
示するCRT表示方式に関する。
[Detailed Description of the Invention] [Field of Industrial Application] This invention is directed to a high-level processor (host CPU).
This invention relates to a CRT display method that displays a predetermined screen on a CRT based on instructions from the CRT.

〔従来の技術〕[Conventional technology]

第5図は従来のCRT表示方式を示す構成図、
第6図はその動作を説明するためののフローチヤ
ートである。第5図において、1はホストCPU、
2はプロセツサ21,ビデオメモリ2、CRTコ
ントローラ23およびCRT24等からなるデイ
スプレイ装置、3は伝送路である。
Figure 5 is a configuration diagram showing the conventional CRT display method.
FIG. 6 is a flowchart for explaining the operation. In Figure 5, 1 is the host CPU,
2 is a display device consisting of a processor 21, a video memory 2, a CRT controller 23, a CRT 24, etc., and 3 is a transmission line.

すなわち、ホストCPU1は、デイスプレイ装
置2への表示データの収集(第6図参照)およ
び画面表示用オーダ列の生成(第6図の参照)
等を行ない、伝送路3を経由してデイスプレイ装
置2内のプロセツサ21にそのオーダ列を渡す
(第6図参照)。プロセツサ21は、ホスト
CPU1からのオーダ列の解釈,実行を行ない
(第6図参照)、ビデオメモリ22に表示画面を
展開し(第6図参照)、CRTコントローラ23
を介してCRT24上にビデオメモリ22にて展
開された画面が表示される。しかし、このような
従来方式では、ホストCPU1においてデータ収
集処処理A,画面オーダ列作成処理B,画面オー
ダ列の送出処理C等を行なわなければならないた
め、ホストCPU1に多大の負荷がかかると共に、
デイスプレイ装置に転送するデータ量が多いた
め、CRTの表示に時間がかかつてしまうという
欠点があつた。
That is, the host CPU 1 collects display data to the display device 2 (see Figure 6) and generates an order sequence for screen display (see Figure 6).
etc., and passes the order sequence to the processor 21 in the display device 2 via the transmission path 3 (see FIG. 6). Processor 21 is a host
Interprets and executes the order sequence from the CPU 1 (see Figure 6), develops the display screen in the video memory 22 (see Figure 6), and CRT controller 23
The screen developed in the video memory 22 is displayed on the CRT 24 via the CRT 24. However, in such a conventional method, the host CPU 1 must perform data collection processing A, screen order string creation processing B, screen order string sending processing C, etc., which places a large load on the host CPU 1, and
Since the amount of data transferred to the display device was large, the disadvantage was that it took a long time to display on the CRT.

一方、第6図の画面オーダ列の生成および転送
(処理B,C)を行なうホストCPU1の負荷を軽
減し、表示スピードの高速化を計るために、画面
オーダ列をあらかじめデイスプレイ装置側へ格納
しておくようにするタイプのものも知られてい
る。
On the other hand, in order to reduce the load on the host CPU 1 that generates and transfers the screen order sequence (processing B and C) shown in Figure 6, and to increase the display speed, the screen order sequence is stored in the display device in advance. There are also known types that allow you to keep them in place.

第7図はこのようなCRT表示方式を示す構成
図、第8図はその動作を説明するためのフローチ
ヤートである。第7図において、ホストCPU1
はデイスプレイ装置2へのスタテイツクな画面の
表示指令(第8図参照)、デイスプレイ装置2
へ送るためのダイナミツクな表示データの収集
(第8図参照)、そのダイナミツク表示部の画面
オーダの生成(第8図参照)および伝送路3を
経由した画面オーダのデイスプレイ装置2への転
送(第8図参照)等を行ない、プロセツサ21
はホストCPU1からの指令によりスタテイツク
は画面部分の表示を画面記述メモリ25より読み
出して解釈,展開しビデオメモリ22に描画し
(第8図参照)、その後にホストCPU1よりの
ダイナミツク表示部の画面オーダを受け取ると、
それを同様にビデオメモリ22に描画する(第8
図参照)。なお、第8図における処理E,Fは
共に第6図における処理D,Eと同じである。
FIG. 7 is a block diagram showing such a CRT display method, and FIG. 8 is a flowchart for explaining its operation. In Figure 7, host CPU1
is a static screen display command to the display device 2 (see Fig. 8), and the display device 2
collection of dynamic display data to be sent to the display device (see Figure 8), generation of a screen order for the dynamic display section (see Figure 8), and transfer of the screen order to the display device 2 via the transmission line 3 (see Figure 8). (see Figure 8), etc., and the processor 21
In response to a command from the host CPU 1, the static reads the display of the screen portion from the screen description memory 25, interprets it, expands it, and draws it in the video memory 22 (see Figure 8), and then reads the screen order of the dynamic display section from the host CPU 1. When you receive the
Similarly, it is drawn in the video memory 22 (8th
(see figure). Note that processes E and F in FIG. 8 are both the same as processes D and E in FIG. 6.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

この第2の方式においては、スタテイツクな画
面に関してはあらかじめデイスプレイ装置側に格
納しておき、ダイナミツクに表示する部分に関し
てホストCPU1にて処理を行なうことにより、
ホストCPU1の負荷の減少および転送データの
減少によるスピードアツプを図ることができる
が、この方式においてもダイナミツク表示部が増
加するにつれてその負荷も増大するという問題点
が依然として残ることになる。
In this second method, the static screen is stored in advance in the display device, and the part to be displayed dynamically is processed by the host CPU 1.
Although it is possible to increase the speed by reducing the load on the host CPU 1 and the amount of transferred data, this method still has the problem that the load increases as the number of dynamic display sections increases.

したがつて、この発明は前述のような欠点を除
去し、表示に際してはそのダイナミツクな生デー
タのみをホストCPU1から送信することにより、
円滑かつ高速な表示可能なCRT表示方式を提供
することを目的とする。
Therefore, the present invention eliminates the above-mentioned drawbacks and transmits only the dynamic raw data from the host CPU 1 for display.
The purpose is to provide a CRT display method that allows smooth and high-speed display.

〔問題点を解決するための手段および作用〕[Means and actions for solving problems]

画面記述におけるデータ記述と画面記述機能コ
ード部(例えば、文字表示,直線表示等々)とを
分離して独立に記述可能とし、かつデイスプレイ
装置側に画面記述機能コード列を格納する領域
(画面メモリ)および画面記述を定義するデータ
記述と前述の画面メモリとを対応付けるためのデ
ータ管理用領域(データ管理メモリ)とを設けて
こゝにあらかじめ各データ列を格納しておき、ホ
ストCPUから表示したい画面の可変データ(生
データ)のみを送出することにより、デイスプレ
イ装置だけで単独に表示することが可能なCRT
表示方式を提供するものである。
An area (screen memory) in which the data description and screen description function code part (for example, character display, linear display, etc.) in screen description can be separated and described independently, and where the screen description function code string is stored on the display device side. A data management area (data management memory) is provided for associating the data description that defines the screen description with the screen memory described above.Each data string is stored in this area in advance, and the screen to be displayed from the host CPU is stored. A CRT that can be displayed independently on a display device by sending only variable data (raw data)
It provides a display method.

〔実施例〕〔Example〕

第1図はこの発明の実施例を示す構成図、第2
図は画面記述オーダを説明するための参照図、第
3図は画面記述オーダと画面記述メモリおよびデ
ータ管理メモリとの関係を説明するための参照
図、第4図はホストCPUとデイスプレイ装置内
プロセツサにおける処理動作を説明するためのフ
ローチヤートである。
Fig. 1 is a configuration diagram showing an embodiment of this invention;
The figure is a reference diagram for explaining the screen description order, Figure 3 is a reference diagram for explaining the relationship between the screen description order, screen description memory, and data management memory, and Figure 4 is a reference diagram for explaining the relationship between the screen description order, screen description memory, and data management memory. 3 is a flowchart for explaining processing operations in FIG.

第1図からも明らかなように、この実施例はデ
ータ管理メモリ26を設けた点が特徴である。こ
のデータ管理メモリ26は画面記述用機能コード
部と表示の際に必要となるデータ(画面記述定義
用データにより示される)との相関をとるための
制御情報(データ記述により定義されたデータの
性質(データ数等)や、そのデータ記述を用いて
いる機能コード部の格納アドレスを示すデータ)
を格納するためのものである。また、画面の記述
方法について、従来は第2図Aのように文字を表
示するという機能コードFMCと表示すべきデー
タ列(第2図においては文字列′ABCDEF′)を
1つの記述で行なつていたのに対し、この発明で
は画面記述機能部と表示用データ部、つまり第2
図Bのように〔文字を表示するという機能コード
FMC+その表示すべきデータの指定CHRと表示
すべきデータの定義(変数の場合はデータの数)〕
に分割することにより、画面の記述と実際に表示
するデータとを区別し、相互の関連を減少させる
ようにしている。第3図は第2図Bで示された画
面記述オーダ(画面表示用オーダ)の画面メモリ
25およびデータ管理メモリ26への格納態様を
示したものである。画面記述データ列は各々画面
No.(表示する画面を管理するために付けられる画
面毎の通番)単位で画面メモリおよびデータ管理
メモリ26に格納され、画面メモリ25には記述
された順序で機能コード15および表示用データ
変数のiD16(種別)が格納され、データ管理
メモリ26には定義された変数の属性17(文字
数)と定義された変数が用いられている機能コー
ドを格納した画面メモリ25内のアドレス18
(n)が格納される。
As is clear from FIG. 1, this embodiment is characterized in that a data management memory 26 is provided. This data management memory 26 contains control information (characteristics of the data defined by the data description) for correlating the screen description function code section with the data required for display (indicated by the screen description definition data). (data indicating the number of data, etc.) and the storage address of the function code section that uses that data description)
It is for storing. In addition, regarding the screen description method, conventionally the function code FMC for displaying characters and the data string to be displayed (character string 'ABCDEF' in Figure 2) were written in one description as shown in Figure 2A. However, in this invention, the screen description function section and the display data section, that is, the second
As shown in Figure B, [Function code for displaying characters]
FMC + specification of data to be displayed CHR and definition of data to be displayed (number of data in the case of variables)]
By dividing the screen into two, the screen description and the data to be actually displayed are distinguished, and their relationship with each other is reduced. FIG. 3 shows how the screen description order (screen display order) shown in FIG. 2B is stored in the screen memory 25 and data management memory 26. Each screen description data string is
The function codes 15 and display data variables are stored in the screen memory and data management memory 26 in units of numbers (serial numbers assigned to each screen to manage the screen to be displayed), and the function codes 15 and display data variables are stored in the screen memory 25 in the order in which they are written. iD16 (type) is stored in the data management memory 26, and the address 18 in the screen memory 25 stores the attribute 17 (number of characters) of the defined variable and the function code in which the defined variable is used.
(n) is stored.

実施例における処理の流れを第4図に示す。同
図において、ホストCPU1はデイスプレイ装置
2に対して表示画面の起動処理(第4図参照)
(画面No.を指定する表示コマンドの発信)を行な
う。デイスプレイ装置2内のプロセツサ21で
は、本指令によりデータ管理メモリ26から画面
対応の固定的データを読み出すとともに、該当画
面No.の画面記述メモリ25のうちで変数データを
含まない機能コード列のみを検索し、ビデオメモ
リ22に展開する(スタテイツク画面表示;第4
図参照)。その間ホストCPU1はデイスプレイ
に表示したい変数データ(例えば、文字列や数値
データ)を収集し(ダイナミツクデータ収集;第
4図参照)デイスプレイ装置2に〔変数iD+
変数データ〕という形で転送する。(ダイナミツ
クデータ転送;第4図参照)デイスプレイ装置
2内のプロセツサ21は本データ列を受け取る
と、その変数iDを基にデータ管理メモリ26内
を参照し、該当変数を用いた機能コードが格納さ
れている画面メモリ25のアドレスを求め(記述
データ検索;第4図参照)、このメモリから読
み出される機能コードと実際に受け取つたデータ
とを基に、ビデオメモリ22に描画を行う(ダイ
ナミツクデータ表示;第4図参照)。以後、ホ
ストCPU1から表示データの更新を行なう際は、
更新したいデータのみを送信することにより(処
理B,処理Cの実行)、デイスプレイ装置2側で
自動的に表示が行なわれる(プロセツサ21が処
理E,処理Fを行なう。)。
FIG. 4 shows the flow of processing in the embodiment. In the figure, the host CPU 1 performs display screen startup processing for the display device 2 (see Figure 4).
(Issuing a display command that specifies the screen number). Based on this command, the processor 21 in the display device 2 reads fixed data corresponding to the screen from the data management memory 26, and searches only the function code string that does not include variable data in the screen description memory 25 of the corresponding screen number. and expands it to the video memory 22 (status screen display; 4th
(see figure). During this time, the host CPU 1 collects variable data (for example, character strings and numerical data) to be displayed on the display (dynamic data collection; see Figure 4), and sends it to the display device 2 [Variable iD +
It is transferred in the form of "variable data". (Dynamic data transfer; see Figure 4) When the processor 21 in the display device 2 receives this data string, it refers to the data management memory 26 based on the variable iD, and stores the function code using the relevant variable. The address of the screen memory 25 where the data is being displayed is determined (descriptive data search; see Figure 4), and drawing is performed in the video memory 22 based on the function code read from this memory and the data actually received (dynamic data search). Display; see Figure 4). From now on, when updating display data from host CPU1,
By transmitting only the data to be updated (execution of processing B and processing C), display is automatically performed on the display device 2 side (processor 21 performs processing E and processing F).

〔発明の効果〕〔Effect of the invention〕

この発明によれば、画面の記述を機能ブロツク
と変数ブロツクに分割し、かつCRTデイスプレ
イ装置側にその記述を機能コード+使用変数iD
列として格納する領域、および機能コードと使用
変数の相関を取るための制御データ列を格納する
領域を設けてこゝにあらかじめ格納しておき、ホ
ストからのコマンドによりデイスプレイ装置側で
両領域を検索しながら自動的に表示を行なうよう
にしたことにより、ホストCPUでの画面表示の
処理を減らし、かつ表示したいデータのみをデイ
スプレイ装置に送るだけで、そのデータに対応す
る表示を円滑かつ高速に行ない得るという効果が
得られる。
According to this invention, the screen description is divided into a function block and a variable block, and the description is sent to the CRT display device as a function code + used variable iD.
An area for storing data as columns and an area for storing control data sequences for correlating function codes and used variables are prepared and stored in advance, and both areas can be searched on the display device side by a command from the host. By automatically displaying the data while displaying the data, the screen display processing on the host CPU is reduced, and by simply sending only the data to be displayed to the display device, the corresponding data can be displayed smoothly and quickly. This effect can be obtained.

【図面の簡単な説明】[Brief explanation of drawings]

第1図はこの発明の実施例を示す構成図、第2
図は画面記述オーダを説明するための参照図、第
3図は画面記述オーダと画面記述メモリおよびデ
ータ管理メモリとの関係を説明するための参照
図、第4図はホストCPUとデイスプレイ装置内
プロセツサにおける処理動作を説明するためのフ
ローチヤート、第5図はCRT表示方式の従来例
を示す構成図、第6図はその動作を説明するため
のフローチヤート、第7図はCRT表示方式の別
の従来例を示す構成図、第8図はその動作を説明
するためのフローチヤートである。 符号説明、1……ホストCPU、2……デイス
プレイ装置、21……プロセツサ、22……ビデ
オメモリ、23……CRTコントローラ、24…
…CRT、25……画面記述メモリ、26……デ
ータ管理メモリ、3……伝送路、15……表示機
能コード、16……表示用データ変数のiD(デー
タ表示用オーダ)。
Fig. 1 is a configuration diagram showing an embodiment of this invention;
The figure is a reference diagram for explaining the screen description order, Figure 3 is a reference diagram for explaining the relationship between the screen description order, screen description memory, and data management memory, and Figure 4 is a reference diagram for explaining the relationship between the screen description order, screen description memory, and data management memory. 5 is a block diagram showing a conventional example of a CRT display method, FIG. 6 is a flow chart for explaining the operation, and FIG. 7 is a flowchart showing a conventional example of a CRT display method. A configuration diagram showing a conventional example, and FIG. 8 is a flowchart for explaining its operation. Description of symbols, 1...Host CPU, 2...Display device, 21...Processor, 22...Video memory, 23...CRT controller, 24...
...CRT, 25... Screen description memory, 26... Data management memory, 3... Transmission line, 15... Display function code, 16... ID of display data variable (order for data display).

Claims (1)

【特許請求の範囲】 1 上位プロセツサからの指示にもとづいて
CRT上に所定の表示を行なうCRT表示方式であ
つて、 表示すべき各画面を形成するための複数の画面
表示用オーダを記憶する第1のメモリと、 各画面対応の固定データおよび各画面対応の可
変データに関するデータ表示用オーダを記憶する
第2メモリとを備え、 上位プロセツサから画面の種別指定を受けたと
きは前記第1メモリからは対応する画面表示用オ
ーダを、また前記第2メモリからは固定データを
それぞれ取り出して表示を行ない、 上位プロセツサから可変データを受けたときは
そのデータ表示用オーダに対応する画面表示用オ
ーダを読出し、所定の画面上に可変データを表示
することを特徴とするCRT表示方式。
[Claims] 1. Based on instructions from a higher-level processor
A CRT display system that displays a predetermined display on a CRT, which includes a first memory that stores multiple screen display orders for forming each screen to be displayed, fixed data corresponding to each screen, and fixed data corresponding to each screen. and a second memory for storing a data display order regarding variable data, and when a screen type designation is received from the upper processor, the corresponding screen display order is stored from the first memory, and the corresponding screen display order is stored from the second memory. is characterized in that it retrieves and displays fixed data respectively, and when variable data is received from the upper processor, it reads out the screen display order corresponding to the data display order and displays the variable data on a predetermined screen. CRT display method.
JP60228855A 1985-10-16 1985-10-16 Crt display system Granted JPS6290725A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60228855A JPS6290725A (en) 1985-10-16 1985-10-16 Crt display system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60228855A JPS6290725A (en) 1985-10-16 1985-10-16 Crt display system

Publications (2)

Publication Number Publication Date
JPS6290725A JPS6290725A (en) 1987-04-25
JPH0426490B2 true JPH0426490B2 (en) 1992-05-07

Family

ID=16882932

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60228855A Granted JPS6290725A (en) 1985-10-16 1985-10-16 Crt display system

Country Status (1)

Country Link
JP (1) JPS6290725A (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2781411B2 (en) * 1989-06-19 1998-07-30 株式会社日立製作所 Graphic display control method and computer display device

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58137048A (en) * 1982-02-08 1983-08-15 Nec Corp Branch instruction control system

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58137048A (en) * 1982-02-08 1983-08-15 Nec Corp Branch instruction control system

Also Published As

Publication number Publication date
JPS6290725A (en) 1987-04-25

Similar Documents

Publication Publication Date Title
US4683549A (en) Sequence control method and apparatus
JPH0642137B2 (en) Display information processing device
EP0423723A2 (en) Data retrieval system for relational database
US4924434A (en) Sharing word-processing functions among multiple processors
JPH0426490B2 (en)
JP3381903B2 (en) Map display system and image scroll processing method therefor
JP2908425B1 (en) Marking / redisplay method for homepages using frames
JPH0457089A (en) Multi-window display device
JPH02208693A (en) Multiwindow screen display device
JPS63261418A (en) Window display control system
JP2609680B2 (en) Data registration device
JP2546828B2 (en) Information processing device
JPS5991484A (en) Display unit for industrial computer system
JPS63172300A (en) Display control system
JPH03109617A (en) Data processor
JPS61296446A (en) Group information processor
JPH05282121A (en) Image display control system
JPH0466994A (en) Multiwindow display device
JPH03214322A (en) Computer system
JPS63138420A (en) Control device for multi-window control information
JPS62128371A (en) Multi-window controller
JPS6383837A (en) Predicate control system
JPH04336366A (en) Menu system using control file
JPS60204026A (en) Chinese character data displaying system
JPS59184915A (en) Plant control monitor device