JPH04258994A - Image display controller - Google Patents

Image display controller

Info

Publication number
JPH04258994A
JPH04258994A JP3020668A JP2066891A JPH04258994A JP H04258994 A JPH04258994 A JP H04258994A JP 3020668 A JP3020668 A JP 3020668A JP 2066891 A JP2066891 A JP 2066891A JP H04258994 A JPH04258994 A JP H04258994A
Authority
JP
Japan
Prior art keywords
image
memory
display
information
address
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP3020668A
Other languages
Japanese (ja)
Other versions
JP3264941B2 (en
Inventor
Mitsuru Yamamoto
満 山本
Takayuki Kikuchi
孝之 菊池
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP02066891A priority Critical patent/JP3264941B2/en
Priority to US07/834,651 priority patent/US5745101A/en
Priority to DE69229139T priority patent/DE69229139T2/en
Priority to EP92301176A priority patent/EP0499462B1/en
Publication of JPH04258994A publication Critical patent/JPH04258994A/en
Priority to US08/725,513 priority patent/US5818434A/en
Application granted granted Critical
Publication of JP3264941B2 publication Critical patent/JP3264941B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Digital Computer Display Output (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Image Processing (AREA)

Abstract

PURPOSE:To offer the image display controller which can synthesize and display plural image informations at a high speed in an arbitrary position on a display screen by only changing the respective read-out addresses of the image informa tion stored in plural storage means. CONSTITUTION:Based on a display address on a display part 106 on which each of each image information stored in an image memory 104 and a plotting memory 107 is displayed, an address value of the image information of each of these image memory 104 and plotting memory 107 is stored. In accordance with these stored address values, the corresponding image information is read out of each of the image memory 104 and the plotting memory 107, and by an arithmetic part 105, each of these image information is synthesized and can be displayed on the display part 106.

Description

【発明の詳細な説明】[Detailed description of the invention]

【0001】0001

【産業上の利用分野】本発明は画像表示制御装置に関し
、特に複数の文字、図形、画像情報等を合成して表示す
る画像表示制御装置に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an image display control device, and more particularly to an image display control device that synthesizes and displays a plurality of characters, figures, image information, etc.

【0002】0002

【従来の技術】従来の画像表示装置の構成を図3に示す
。図3において、301はビデオカメラ、VTR等から
出力される映像信号を示し、この映像信号301は同期
分離部302によつてクロック信号16、水平同期信号
、画像信号、垂直同期信号に分離される。303は水平
書き込みカウンタで、画像データを画像メモリ305に
書き込むための水平方向のアドレスを発生している。 この水平書き込みカウンタ302は水平同期信号によっ
て所望の値にプリセットされ、クロック信号をカウント
してアドレス信号を発生している。304は垂直書き込
みカウンタで、垂直同期信号により所望の値にプリセッ
トされ、水平同期信号をカウントして、画像信号を画像
メモリ305に書き込むために、画像メモリ305の垂
直方向のアドレスを出力している。一方、画像信号はA
/D変換器306によりデジタル信号に変換された後、
クロック信号によって水平書き込みカウンタ303及び
垂直書き込みカウンタ304によって指示された画像メ
モリ305のアドレスに書き込まれる。
2. Description of the Related Art FIG. 3 shows the configuration of a conventional image display device. In FIG. 3, 301 indicates a video signal output from a video camera, VTR, etc., and this video signal 301 is separated into a clock signal 16, a horizontal synchronization signal, an image signal, and a vertical synchronization signal by a synchronization separation section 302. . A horizontal write counter 303 generates a horizontal address for writing image data into the image memory 305. This horizontal write counter 302 is preset to a desired value by a horizontal synchronizing signal, counts clock signals, and generates address signals. A vertical write counter 304 is preset to a desired value by a vertical synchronization signal, counts horizontal synchronization signals, and outputs a vertical address of the image memory 305 in order to write an image signal to the image memory 305. . On the other hand, the image signal is A
After being converted into a digital signal by the /D converter 306,
The data is written to the address of the image memory 305 indicated by the horizontal write counter 303 and the vertical write counter 304 according to the clock signal.

【0003】308は表示部313に表示される文字、
図形等の描画情報が書き込まれている表示メモリを示し
、これらの描画情報はCPU307の指示に従って表示
メモリ308に書き込まれる。310は表示制御メモリ
で、CPU307の制御により、画像メモリ305に書
き込まれた画像信号と、表示メモリ308に書き込まれ
た描画情報との間の演算種類を示す情報が書き込まれる
。この演算種類を示す情報としては、画像情報の優先順
位を示す情報、描画情報の優先順位を示す情報さらには
描画情報の平均を取るための情報等がある。
[0003] 308 is a character displayed on the display section 313;
It shows a display memory in which drawing information such as figures is written, and this drawing information is written into the display memory 308 according to instructions from the CPU 307. Reference numeral 310 denotes a display control memory in which information indicating the type of calculation between the image signal written in the image memory 305 and the drawing information written in the display memory 308 is written under the control of the CPU 307 . The information indicating the type of calculation includes information indicating the priority order of image information, information indicating the priority order of drawing information, and information for taking the average of drawing information.

【0004】こうして表示制御メモリ308に書き込ま
れた演算種類を示す情報が、垂直読み出しカウンタ30
9と水平読み出しカウンタ311より出力されるアドレ
ス値に従って読出されると演算部312に入力される。 この演算部312は、表示制御メモリ310から出力さ
れる情報に従って画像メモリ305の画像情報と表示メ
モリ308の描画情報とを演算し、表示部313の表示
画面上に表示する。
The information indicating the type of operation written in the display control memory 308 in this way is stored in the vertical read counter 30.
9 and the address value output from the horizontal read counter 311 and input to the arithmetic unit 312. The calculation unit 312 calculates the image information in the image memory 305 and the drawing information in the display memory 308 according to the information output from the display control memory 310, and displays the information on the display screen of the display unit 313.

【0005】[0005]

【発明が解決しようとする課題】図4は表示部に表示さ
れた画像情報の表示位置を変更する例を示す図で、ここ
ではスクリーン上に表示された2つの画像402,40
3の表示位置を変更している。400は表位置を変更す
る前の表示状態を示し、401はそれら画像の表示位置
を変更した後の状態を示している。また、410,41
2は表示メモリ308に記憶された描画情報(文字)を
示し、411は画像メモリ305に記憶された画像情報
を示している。このような画像情報と描画情報の合成画
像402と、描画情報のみの画像403の表示位置の変
更は、図3に示す従来の装置では、以下のようにして実
行される。■垂直書き込みカウンタ304と水平書き込
みカウンタ303にプリセットする値を所望の値に変更
することによって表示部313上での各画像の表示位置
を変更する。■表示メモリ308に書き込まれた描画情
報410及び描画情報412が、表示部313の所望の
位置に表示されるように再度表示メモリ308に描画す
る。■画像情報411と、描画情報410とを合成する
演算情報は、表示部313の表示画面上の表示位置に対
応づけられた表示制御メモリ310のアドレス中に記憶
されているため、例えば図4に示すような画像情報41
1と描画情報410との移動に伴って、この演算情報を
所定のアドレスに書き込み直す必要がある。
[Problems to be Solved by the Invention] FIG. 4 is a diagram showing an example of changing the display position of image information displayed on the display unit.
The display position of 3 has been changed. 400 shows the display state before changing the front position, and 401 shows the state after changing the display position of these images. Also, 410, 41
2 indicates drawing information (characters) stored in the display memory 308, and 411 indicates image information stored in the image memory 305. Changing the display positions of such a composite image 402 of image information and drawing information and an image 403 of only drawing information is executed in the conventional apparatus shown in FIG. 3 as follows. (2) The display position of each image on the display section 313 is changed by changing the values preset in the vertical write counter 304 and the horizontal write counter 303 to desired values. (2) The drawing information 410 and the drawing information 412 written in the display memory 308 are drawn on the display memory 308 again so that they are displayed at a desired position on the display section 313. ■ Calculation information for combining image information 411 and drawing information 410 is stored in addresses of display control memory 310 that are associated with display positions on the display screen of display unit 313. For example, as shown in FIG. Image information 41 as shown
1 and the drawing information 410, it is necessary to rewrite this calculation information to a predetermined address.

【0006】このように上述従来例においては、図4に
示すような合成画像の移動を行うためには、上述した3
つの動作が実行されるために、次のような問題点があつ
た。即ち、 (1)描画情報の表示メモリ308への再書き込みと、
演算情報の表示制御メモリ310への再書き込みが必要
なため、合成画像の移動が遅い。 (2)画像情報411の移動、描画情報410,412
の移動、及び表示制御メモリ310における演算情報の
移動の3つの動作が逐次行われるため、これら各移動動
作の途中で表示部313の表示画面上に移動の途中結果
が逐次表示される。特に、表示制御メモリ310におけ
る演算情報の移動時においては、描画情報410,41
2の優先表示処理の指定によって、本来隠されていた画
像情報が表示されるなどの予期せぬ画像表示が行われる
虞がある。
As described above, in the conventional example described above, in order to move the composite image as shown in FIG.
Because two operations are performed, the following problems arose. That is, (1) rewriting the drawing information to the display memory 308;
Since it is necessary to rewrite the calculation information to the display control memory 310, the movement of the composite image is slow. (2) Movement of image information 411, drawing information 410, 412
Since the three operations of moving , and moving the calculation information in the display control memory 310 are performed sequentially, the intermediate results of the movement are sequentially displayed on the display screen of the display unit 313 during each of these moving operations. In particular, when moving the calculation information in the display control memory 310, the drawing information 410, 41
There is a possibility that unexpected image display, such as displaying image information that was originally hidden, may occur due to the specification of priority display processing in step 2.

【0007】本発明は上記従来例に鑑みてなされたもの
で、複数の記憶手段に記憶された画像情報のそれぞれの
読出しアドレスを変更するだけで、表示画面上の任意の
位置に、高速に複数の画像情報を合成して表示すること
ができる画像表示制御装置を提供することを目的とする
The present invention has been made in view of the above-mentioned conventional example, and it is possible to quickly display a plurality of pieces of image information at any position on a display screen by simply changing the readout address of each piece of image information stored in a plurality of storage means. An object of the present invention is to provide an image display control device that can synthesize and display image information of .

【0008】[0008]

【課題を解決するための手段】上記目的を達成するため
に本発明の画像表示制御装置は以下のような構成からな
る。即ち、複数の異なる画像情報を同じ画面上に同時に
表示する画像表示制御装置であって、それぞれが異なる
画像情報を記憶できる複数の記憶手段と、前記画像情報
のそれぞれの前記表示画面上における表示座標に基づい
て、前記複数の記憶手段のそれぞれの画像情報のアドレ
ス値を記憶するためのアドレス記憶手段と、前記アドレ
ス記憶手段に記憶されたアドレス値に応じて前記複数の
記憶手段のそれぞれより対応する画像情報を読出すため
の読出し手段と、前記読出し手段により読出された画像
情報同士を合成して表示画面に表示する表示手段とを有
する。
Means for Solving the Problems In order to achieve the above object, an image display control device of the present invention has the following configuration. That is, the image display control device displays a plurality of different image information simultaneously on the same screen, and includes a plurality of storage means each capable of storing different image information, and display coordinates of each of the image information on the display screen. address storage means for storing address values of image information of each of the plurality of storage means, and a corresponding one of the plurality of storage means according to the address value stored in the address storage means; It has a reading means for reading image information, and a display means for synthesizing the image information read by the reading means and displaying it on a display screen.

【0009】[0009]

【作用】以上の構成により、記憶されている、それぞれ
が異なる画像情報のそれぞれの表示画面上における表示
座標に基づいて、複数の記憶手段のそれぞれの画像情報
のアドレス値を記憶する。この記憶されたアドレス値に
応じて複数の記憶手段のそれぞれより対応する画像情報
を読出し、これら画像情報同士を合成して表示画面に表
示することができる。
[Operation] With the above configuration, the address value of each of the image information in the plurality of storage means is stored based on the display coordinates on the display screen of each of the different stored image information. Corresponding image information is read out from each of the plurality of storage means according to the stored address value, and these image information can be combined and displayed on the display screen.

【0010】0010

【実施例】以下、添付図面に従って本発明の好適な実施
例を詳細に説明する。 <画像表示制御装置の構成説明  (図1)>図1は本
実施例の画像表示制御装置の概略構成を示すブロック図
である。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Preferred embodiments of the present invention will now be described in detail with reference to the accompanying drawings. <Description of configuration of image display control device (FIG. 1)> FIG. 1 is a block diagram showing a schematic configuration of the image display control device of this embodiment.

【0011】図において、101は入力画像信号を示し
、この画像信号101はインターフェース部102に入
力されると画素単位のクロック信号が抽出され、画像メ
モリ104とカウンタ103に出力される。また、イン
ターフェース部102は入力画像信号101を画素単位
の画像情報に変換して画像メモリ104に出力している
。カウンタ103は、インターフェース部102よりの
クロック信号により画像メモリ104に書き込まれた画
素数をカウントし、次に画像メモリ104に書き込まれ
る画素データの書き込みアドレスを出力している。10
5は演算部で、表示制御メモリ108に記憶されている
制御情報に従って、画像メモリ104及び描画メモリ1
07よりの表示データ同士を演算して表示部106に出
力している。106は表示部で、読出し制御部109か
ら出力される種々の同期信号によって、演算部105よ
りの画像情報を表示している。
In the figure, reference numeral 101 indicates an input image signal. When this image signal 101 is input to an interface unit 102, a clock signal for each pixel is extracted and output to an image memory 104 and a counter 103. Further, the interface unit 102 converts the input image signal 101 into image information on a pixel basis and outputs it to the image memory 104. The counter 103 counts the number of pixels written to the image memory 104 in response to a clock signal from the interface unit 102, and outputs a write address for pixel data to be written to the image memory 104 next. 10
5 is an arithmetic unit which operates the image memory 104 and the drawing memory 1 according to the control information stored in the display control memory 108.
The display data from 07 are calculated and output to the display unit 106. 106 is a display unit that displays image information from the calculation unit 105 in accordance with various synchronization signals output from the readout control unit 109.

【0012】107は描画メモリで、表示情報を記憶す
るための記憶手段の1つであるところの表示部106の
画面上に表示される文字、図形等の描画情報を記憶して
おり、これら描画情報はCPU111の制御の下に描画
メモリ107に書込まれる。108は表示制御メモリで
、CPU111の制御により、画像メモリ104の画像
データと描画メモリ107との演算情報が記憶される。 又、この表示制御メモリ108には、演算種類を示す情
報のデフォルト値がセットされており、これにより描画
像が優先されるようになっている。
A drawing memory 107 stores drawing information such as characters and figures displayed on the screen of the display unit 106, which is one of storage means for storing display information. Information is written to drawing memory 107 under the control of CPU 111. 108 is a display control memory in which, under the control of the CPU 111, calculation information between the image data in the image memory 104 and the drawing memory 107 is stored. Further, a default value of information indicating the type of calculation is set in the display control memory 108, so that priority is given to the drawn image.

【0013】112はアドレス記憶手段である表示メモ
リで、表示部106の表示画面の各画素ごとに、表示す
べき画像メモリ104の画像情報及び描画メモリ107
の描画情報の格納アドレス値がCPU111によって書
き込まれている。これにより、画像データを表示部10
6に表示するとき、画像メモリ104及び描画メモリ1
07の読出しアドレスを出力している。本実施例におい
ては、表示メモリ112からのアドレス出力は、画像メ
モリ104及び描画メモリ107及び表示制御メモリ1
08に供給されている。
Reference numeral 112 denotes a display memory serving as an address storage means, in which image information in the image memory 104 to be displayed and image information in the drawing memory 107 are stored for each pixel on the display screen of the display unit 106.
The storage address value of the drawing information is written by the CPU 111. This allows the image data to be transferred to the display unit 10.
6, the image memory 104 and the drawing memory 1
The read address of 07 is output. In this embodiment, the address output from the display memory 112 is the image memory 104, the drawing memory 107, and the display control memory 1.
It is supplied to 08.

【0014】111はCPUであり、キーボード110
から入力される指示に従って画像信号101の画像メモ
リ104への書込みを制御する。また、画像メモリ10
4に書込んだ画像情報の各画素が表示部106に表示さ
れるべき座標位置が求められると、その座標位置に対応
した表示メモリ112のアドレス内に、画像メモリ10
4における各画素データのアドレス値を演算して書込む
。更に、CPU111は、描画メモリ107に表示すべ
き文字、図形等の描画情報を書込む。
111 is a CPU, a keyboard 110
The writing of the image signal 101 into the image memory 104 is controlled according to instructions input from the controller. In addition, the image memory 10
When the coordinate position at which each pixel of the image information written in 4 is to be displayed on the display unit 106 is determined, the image memory 10
The address value of each pixel data in 4 is calculated and written. Further, the CPU 111 writes drawing information such as characters and figures to be displayed in the drawing memory 107.

【0015】以下に、入力画像信号101の水平画素数
をXS 、垂直画素数をYS 、入力画像信号101の
任意の画素Pの座標を(xS ,yS )、表示部10
6の水平方向の画素数をXd 、垂直方向の画素数をY
d 、画素Pを表示すべき表示部109上の座標を(x
d ,yd )とし、以下、図1を参照して本実施例の
動作について説明する。
Below, the number of horizontal pixels of the input image signal 101 is XS, the number of vertical pixels is YS, the coordinates of an arbitrary pixel P of the input image signal 101 are (xS, yS), and the display section 10
The number of pixels in the horizontal direction of 6 is Xd, and the number of pixels in the vertical direction is Y
d, the coordinates on the display unit 109 where the pixel P should be displayed are (x
d,yd), and the operation of this embodiment will be described below with reference to FIG.

【0016】キーボード110から入力画像信号101
の水平及び垂直画素数XS ,YS と表示部106上
での表示位置とが入力されると、CPU111はカウン
タ103の値をプリセットする。画像信号101のうち
インターフェース部102でクロック信号が分離された
画素データが、画像メモリ104に入力され、カウンタ
103から出力されるアドレス内に、クロック信号に同
期して書込まれる。こうして1画素データが書込まれる
と、クロック信号によりカウンタ103がインクリメン
トされ、次の画素データが画像メモリ104の新たな番
地に書き込まれる。かくして、画素データは画像メモリ
104のアドレス“0”番地から“XS ・YS −1
”番地まで書込まれる。
Input image signal 101 from keyboard 110
When the horizontal and vertical pixel numbers XS and YS and the display position on the display section 106 are input, the CPU 111 presets the value of the counter 103. Pixel data from which the clock signal has been separated from the image signal 101 by the interface unit 102 is input to the image memory 104 and written into the address output from the counter 103 in synchronization with the clock signal. When one pixel data is written in this way, the counter 103 is incremented by a clock signal, and the next pixel data is written to a new address in the image memory 104. In this way, the pixel data is transferred from the address “0” of the image memory 104 to “XS・YS −1”.
”Even the address is written.

【0017】一方、CPU111は表示部106上に画
像を表示すべき座標に対応した表示メモリ112のアド
レス内に、表示すべき画像が書込まれた画像メモリ10
4のアドレス値を書込む。即ち、前述の画素P(xs 
,ys )の情報を格納している画像メモリ104のア
ドレス値は、{XS ・(yS −1)+xS −1}
であり、画素Pを表示すべき表示部106上の座標(x
d ,yd )に対応した表示メモリ112上のアドレ
スは{Xd (yd −1)+xd −1}で表わされ
る。
On the other hand, the CPU 111 stores the image memory 10 in which the image to be displayed is written in the address of the display memory 112 corresponding to the coordinates at which the image is to be displayed on the display unit 106.
Write the address value of 4. That is, the aforementioned pixel P(xs
The address value of the image memory 104 storing the information of
, and the coordinates (x
d, yd) on the display memory 112 is represented by {Xd (yd -1)+xd -1}.

【0018】このような関係を示したのが図5〜図8で
ある。図5は、水平方向の画素数がXS ,垂直方向の
画素数がYS の入力画像情報101の領域を示す図で
、図6はこの画像情報を画像メモリ104に記憶した状
態を示しており、図5の画素Pがアドレス{XS ・(
yS −1)+xS −1}に格納されている状態を示
している。 また図7は、表示部106の表示画面上に図5に示した
画像情報を表示した状態を示し、図8は表示メモリ11
2に、この画像情報のアドレスが記憶された状態を示し
ており、このとき画素Pの表示メモリ112のアドレス
は、{Xd (yd −1)+xd −1}となり、こ
のアドレス内に画素Pの画像メモリ104上におけるア
ドレス値{XS ・(yS−1)+xS −1}が記憶
されている。
FIGS. 5 to 8 show such relationships. FIG. 5 is a diagram showing an area of input image information 101 where the number of pixels in the horizontal direction is XS and the number of pixels in the vertical direction is YS, and FIG. 6 shows a state in which this image information is stored in the image memory 104. The pixel P in FIG. 5 has the address {XS ・(
yS −1)+xS −1}. 7 shows a state in which the image information shown in FIG. 5 is displayed on the display screen of the display unit 106, and FIG. 8 shows a state in which the image information shown in FIG.
2 shows a state in which the address of this image information is stored. At this time, the address of the display memory 112 of the pixel P is {Xd (yd −1) + xd −1}, and the address of the pixel P is in this address. An address value {XS·(yS−1)+xS−1} on the image memory 104 is stored.

【0019】このようにCPU111は、表示部106
上に画像を表示するように指示されると、その領域に対
応した表示メモリ112上のアドレス内に、画像情報の
画像メモリ104上におけるアドレス値を記憶する。ま
た、CPU111は入力された画像情報101と演算さ
れて表示される文字や図形等の描画情報を描画メモリ1
07に書込む。この時の書込みアドレスは、その入力画
像情報の演算対象となる画素データが書込まれた画像メ
モリ104の書込みアドレスと同一である。さらに、C
PU111は表示制御メモリ108に、所望の演算の種
類を示す演算情報を書込む。この書込みアドレスは、入
力画像情報101の演算対象となる画素データの画像メ
モリ104における書込みアドレスと同一である。
[0019] In this way, the CPU 111
When an instruction is given to display an image above, the address value of the image information on the image memory 104 is stored in the address on the display memory 112 corresponding to that area. In addition, the CPU 111 stores drawing information such as characters and figures to be displayed after calculation with the input image information 101 into the drawing memory 111.
Write to 07. The write address at this time is the same as the write address of the image memory 104 to which the pixel data to be subjected to the calculation of the input image information is written. Furthermore, C
The PU 111 writes calculation information indicating the desired type of calculation into the display control memory 108. This write address is the same as the write address in the image memory 104 of the pixel data to be calculated on the input image information 101.

【0020】入力画像情報101と演算表示を行なわな
い図形等の描画情報は、描画メモリ107のアドレス(
XS ・YS )以降に書込まれる。さらに、描画情報
を書込んだ描画メモリ104のアドレス値は、表示部1
06上の表示位置に対応した表示メモリ112上のアド
レス内に書込まれる。
Input image information 101 and drawing information such as figures that are not to be calculated and displayed are stored in the drawing memory 107 at an address (
Written after XS/YS). Furthermore, the address value of the drawing memory 104 in which the drawing information is written is the address value of the display unit 1
It is written into the address on display memory 112 corresponding to the display position on 06.

【0021】画像メモリ104、描画メモリ107及び
表示制御メモリ108に書込まれたそれぞれのデータは
、読出し制御部109及び表示メモリ112によって、
表示部106の表示動作と同期して読出される。即ち、
読出し制御部109から各種同期信号が表示部106に
出力されると、これら同期信号に同期して表示メモリ1
12が順次読出される。画像メモリ104の画像情報の
画素データと、その画像情報に関連して描画メモリ10
7から読出されて画素データとが演算される場合、表示
メモリ112からは当該画素データに関する画像情報の
アドレス、描画情報のアドレス及び演算種類情報を格納
した表示制御メモリ108のアドレス値が出力される。 これらアドレスが出力されることにより、画像メモリ1
04からは当該画素の画像情報が読出され、描画メモリ
107からは当該画素の描画情報が読出される。これら
画像メモリ104及び描画メモリ107からの出力のそ
れぞれは演算部105に入力される。この演算部105
では、表示制御メモリ108から出力される当該画素の
演算種類を示す情報に従って、画像メモリ104からの
画素データと描画メモリ107よりの画素データとを演
算し、その結果を表示部106に入力して表示する。
The respective data written in the image memory 104, the drawing memory 107 and the display control memory 108 are read out by the readout control unit 109 and the display memory 112.
It is read out in synchronization with the display operation of the display unit 106. That is,
When various synchronization signals are output from the readout control section 109 to the display section 106, the display memory 1 is outputted in synchronization with these synchronization signals.
12 are read out sequentially. Pixel data of the image information in the image memory 104 and the drawing memory 10 in relation to the image information.
When pixel data is read out from pixel data 7 and calculated, the display memory 112 outputs the address value of the display control memory 108 that stores the image information address, drawing information address, and calculation type information regarding the pixel data. . By outputting these addresses, the image memory 1
Image information of the pixel is read from 04, and drawing information of the pixel is read from the drawing memory 107. Each of the outputs from the image memory 104 and the drawing memory 107 is input to the calculation unit 105. This calculation section 105
Now, the pixel data from the image memory 104 and the pixel data from the drawing memory 107 are calculated according to the information indicating the calculation type of the pixel output from the display control memory 108, and the results are input to the display unit 106. indicate.

【0022】又、描画メモリ107に記憶された描画情
報のみの表示される領域では、表示メモリ112から出
力される描画メモリ107のアドレスは、画像メモリ1
04の画像格納アドレス値よりも大きく設定されている
ため、これに対応して画像メモリ104から画像情報が
読出されることがない。これにより、描画メモリ107
から読出された描画情報は演算部105において、デフ
ォルトにより設定されている描画情報を優先する演算に
よって、表示部106に出力されて表示される。
Furthermore, in an area where only the drawing information stored in the drawing memory 107 is displayed, the address of the drawing memory 107 output from the display memory 112 is
Since the image storage address value is set larger than the image storage address value of 04, no image information is read out from the image memory 104 correspondingly. As a result, the drawing memory 107
The drawing information read from is outputted to the display section 106 and displayed on the display section 106 through a calculation that gives priority to the drawing information set by default in the calculation section 105.

【0023】次に、本実施例における描画情報と画像情
報とを合成した画像情報を移動する処理を説明する。
Next, a process of moving image information obtained by combining drawing information and image information in this embodiment will be explained.

【0024】ここでは前述の画素Pの表示位置を座標(
xd ,yd )から(xd ′,yd ′)に変更す
る場合を考える。この移動が指示されると、CPU11
1は表示メモリ112のアドレス{Xd (yd −1
)+xd −1}に記憶されている値{XS (yS 
−1)+xS −1}を、表示メモリ112のアドレス
{Xd (yd ′−1)+xd′−1}に転送する。 これにより、画素Pが表示部106の表示画面上の座標
(xd ′,yd ′)に表示される。このように、画
像メモリ104、描画メモリ107及び表示制御メモリ
108における画素Pに関する情報を何ら書きかえるこ
となく、単に表示メモリ112の値を、その移動に応じ
て変更するだけで、表示部106において点Pの表示座
標が(xd ,yd )から(xd ′,yd ′)に
移動して表示される。
Here, the display position of the pixel P mentioned above is expressed by the coordinates (
Consider the case of changing from xd , yd ) to (xd ′, yd ′). When this movement is instructed, the CPU 11
1 is the address of the display memory 112 {Xd (yd −1
)+xd -1} is the value stored in {XS (yS
-1)+xS -1} to the address {Xd (yd'-1)+xd'-1} of the display memory 112. As a result, the pixel P is displayed at the coordinates (xd', yd') on the display screen of the display unit 106. In this way, the information on the pixel P in the image memory 104, the drawing memory 107, and the display control memory 108 can be changed in the display section 106 by simply changing the value in the display memory 112 according to the movement. The display coordinates of point P are moved from (xd, yd) to (xd', yd') and displayed.

【0025】<他の実施例>図2は本発明の他の実施例
の画像表示制御装置の概略構成を示すブロック図で、前
述の図1と共通する部分は同じ番号で示している。ここ
では、前述実施例の構成に加えて、表示メモリ112か
ら画像メモリ104に出力されるアドレスに対して、ア
ドレス変換部113を付加した場合を示している。
<Other Embodiments> FIG. 2 is a block diagram showing a schematic configuration of an image display control device according to another embodiment of the present invention, and parts common to those in FIG. 1 described above are designated by the same numbers. Here, in addition to the configuration of the above-described embodiment, a case is shown in which an address converter 113 is added to the address output from the display memory 112 to the image memory 104.

【0026】このアドレス変換機13には、CPU11
1によって加算アドレスが与えられる。これにより表示
メモリ112から出入されるアドレス値に、このアドレ
ス加算部113にセットされたアドレス値が加算され、
これが画像メモリ104のアドレスとして出力される。
This address converter 13 includes a CPU 11
1 gives the addition address. As a result, the address value set in this address adder 113 is added to the address value input/output from the display memory 112.
This is output as the address of the image memory 104.

【0027】図2において、前述の如く、画像メモリ1
04のアドレス“0”より画像情報Aが書込まれると、
CPU111はアドレス変換部113の加算アドレスを
“0”にセットし、前述実施例と同じく、その画像情報
Aの表示部106の表示画面上の座標に対応した表示メ
モリ112のアドレス内に、画像メモリ104の画像情
報Aの各画素に対応したアドレス値を書込む。
In FIG. 2, as described above, the image memory 1
When image information A is written from address “0” of 04,
The CPU 111 sets the addition address of the address converter 113 to "0", and as in the previous embodiment, the image memory is stored in the address of the display memory 112 corresponding to the coordinates of the image information A on the display screen of the display unit 106. Address values corresponding to each pixel of image information A of 104 are written.

【0028】次に、この画像情報Aと水平方向の画素及
び垂直方向の画素数がともに等しい画像情報Bを、画像
メモリ104の例えばアドレス“20”より書込む。但
し、この“20”は、画像情報Aの全画素数に等しいか
、又はそれよりも大きい値である。CPU111は、こ
の画像情報を表示するために表示メモリ112の内容を
変更することなく、アドレス変換部113の加算アドレ
ス値を“20”にセットする。これにより、アドレス変
換部113からは、表示メモリ112より出力されるア
ドレス値に“20”が加算されたアドレスが出力される
。このアドレス変換部113から出力されるアドレス値
により、画像メモリ104から画像情報Bが読出され、
画像情報Aの代りに画像情報Bが表示部106の画面上
の所定の位置に表示される。
Next, image information B having the same number of pixels in the horizontal direction and the same number of pixels in the vertical direction as this image information A is written from address "20" in the image memory 104, for example. However, this "20" is a value equal to or larger than the total number of pixels of the image information A. In order to display this image information, the CPU 111 sets the addition address value of the address converter 113 to "20" without changing the contents of the display memory 112. As a result, the address converter 113 outputs an address obtained by adding "20" to the address value output from the display memory 112. Image information B is read from the image memory 104 according to the address value output from the address conversion unit 113,
Image information B is displayed in place of image information A at a predetermined position on the screen of display unit 106.

【0029】このように、アドレス変換部113の加算
アドレスに“0”又は“20”を設定することにより、
画像情報A又は画像情報Bの表示を選択することができ
る。これにより、同一の描画情報に対して画像メモリ1
04の画像情報を瞬時に切換えて表示することができる
。なお、この場合も、画像メモリ104の画像情報と描
画メモリ107の描画情報とを合成した画像情報の移動
は、先述従来例と同様にして実現される。
In this way, by setting "0" or "20" to the addition address of the address converter 113,
Display of image information A or image information B can be selected. As a result, the image memory 1 for the same drawing information
04 image information can be instantly switched and displayed. In this case as well, movement of the image information obtained by combining the image information in the image memory 104 and the drawing information in the drawing memory 107 is realized in the same manner as in the conventional example described above.

【0030】尚、本実施例に用いるアドレス変換部とし
ては、実際に加算を行う加算器を用いる以外にも、例え
ばルックアップテーブル等を用いた構成等も可能である
It should be noted that, as the address conversion unit used in this embodiment, in addition to using an adder that actually performs addition, a configuration using, for example, a look-up table or the like is also possible.

【0031】以上説明したように本実施例によれば、表
示すべき種々の情報間で指定された演算によって得られ
た情報を表示画面上で、任意の位置に高速に移動表示す
ることができる。
As explained above, according to this embodiment, information obtained by a specified calculation among various pieces of information to be displayed can be displayed by moving to an arbitrary position on the display screen at high speed. .

【0032】[0032]

【発明の効果】以上説明したように本発明によれば、複
数の記憶手段に記憶された画像情報のそれぞれの読出し
アドレスを変更するだけで、表示画面上の任意の位置に
、高速に複数の画像情報を合成して表示することができ
る効果がある。
Effects of the Invention As explained above, according to the present invention, by simply changing the readout address of each image information stored in a plurality of storage means, a plurality of image information can be displayed at any position on the display screen at high speed. This has the effect of being able to synthesize and display image information.

【図面の簡単な説明】[Brief explanation of the drawing]

【図1】本実施例の画像表示制御装置の概略構成を示す
ブロック図である。
FIG. 1 is a block diagram showing a schematic configuration of an image display control device according to an embodiment.

【図2】本発明の他の実施例の画像表示制御装置の概略
構成を示すブロック図である。
FIG. 2 is a block diagram showing a schematic configuration of an image display control device according to another embodiment of the present invention.

【図3】従来の画像表示制御装置の構成を示すブロック
図である。
FIG. 3 is a block diagram showing the configuration of a conventional image display control device.

【図4】従来例の画像表示制御装置における合成画像の
表示に関する問題点を説明するための図である。
FIG. 4 is a diagram for explaining problems related to displaying a composite image in a conventional image display control device.

【図5】[Figure 5]

【図6】本実施例における画像情報と、その画像情報を
画像メモリに記憶した状態を示す図である。
FIG. 6 is a diagram showing image information in this embodiment and a state in which the image information is stored in an image memory.

【図7】[Figure 7]

【図8】本実施例における表示画面上の画像情報と、そ
の画像情報を表示メモリに記憶した状態を示す図である
FIG. 8 is a diagram showing image information on a display screen and a state in which the image information is stored in a display memory in this embodiment.

【符号の説明】[Explanation of symbols]

101  入力画像信号 102  インターフェイス部 103  カウンタ 104  画像メモリ 105  演算部 106  表示部 107  描画メモリ 108  表示制御メモリ 111  CPU 112  表示メモリ 101 Input image signal 102 Interface section 103 Counter 104 Image memory 105 Arithmetic unit 106 Display section 107 Drawing memory 108 Display control memory 111 CPU 112 Display memory

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】  複数の異なる画像情報を同じ画面上に
同時に表示する画像表示制御装置であって、それぞれが
異なる画像情報を記憶できる複数の記憶手段と、前記画
像情報のそれぞれの前記表示画面上における表示座標に
基づいて、前記複数の記憶手段のそれぞれの画像情報の
アドレス値を記憶するためのアドレス記憶手段と、前記
アドレス記憶手段に記憶されたアドレス値に応じて前記
複数の記憶手段のそれぞれより対応する画像情報を読出
すための読出し手段と、前記読出し手段により読出され
た画像情報同士を合成して表示画面に表示する表示手段
とを有することを特徴とする画像表示制御装置。
1. An image display control device that simultaneously displays a plurality of different image information on the same screen, the device comprising: a plurality of storage means each capable of storing different image information; and a plurality of storage means each capable of storing different image information; address storage means for storing the address value of each of the image information in the plurality of storage means based on the display coordinates in the plurality of storage means; and each of the plurality of storage means according to the address value stored in the address storage means. An image display control device comprising: a reading unit for reading out more corresponding image information; and a display unit for synthesizing the image information read by the reading unit and displaying the composite on a display screen.
【請求項2】  前記複数の画像情報を合成する際の合
成演算処理の種類を記憶するための演算情報記憶手段を
更に有し、前記表示手段は前記演算情報記憶手段に記憶
された演算情報に従って前記読出し手段により読出され
た画像情報同士を合成することを特徴とする請求項第1
項に記載の画像表示制御装置。
2. Further comprising calculation information storage means for storing the type of compositing calculation processing when composing the plurality of image information, and the display means displays information according to the calculation information stored in the calculation information storage means. Claim 1, characterized in that the image information read out by the reading means is combined.
The image display control device described in .
JP02066891A 1991-02-14 1991-02-14 Image display control method and apparatus Expired - Fee Related JP3264941B2 (en)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP02066891A JP3264941B2 (en) 1991-02-14 1991-02-14 Image display control method and apparatus
US07/834,651 US5745101A (en) 1991-02-14 1992-02-12 Method and apparatus for controlling image display
DE69229139T DE69229139T2 (en) 1991-02-14 1992-02-13 Method and device for controlling the image display
EP92301176A EP0499462B1 (en) 1991-02-14 1992-02-13 Method and apparatus for controlling image display
US08/725,513 US5818434A (en) 1991-02-14 1996-10-04 Method and apparatus for controlling image display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP02066891A JP3264941B2 (en) 1991-02-14 1991-02-14 Image display control method and apparatus

Publications (2)

Publication Number Publication Date
JPH04258994A true JPH04258994A (en) 1992-09-14
JP3264941B2 JP3264941B2 (en) 2002-03-11

Family

ID=12033581

Family Applications (1)

Application Number Title Priority Date Filing Date
JP02066891A Expired - Fee Related JP3264941B2 (en) 1991-02-14 1991-02-14 Image display control method and apparatus

Country Status (1)

Country Link
JP (1) JP3264941B2 (en)

Also Published As

Publication number Publication date
JP3264941B2 (en) 2002-03-11

Similar Documents

Publication Publication Date Title
JPH07322165A (en) Multivideo window simultaneous display system
JPS6191777A (en) Video image forming apparatus
US5818434A (en) Method and apparatus for controlling image display
JPH0429479A (en) Picture output controller
JPS59231591A (en) Image generator
US5870074A (en) Image display control device, method and computer program product
US6008854A (en) Reduced video signal processing circuit
JPH04174497A (en) Display controlling device
JP3481913B2 (en) Image processing device
JPH04258994A (en) Image display controller
JPH06180569A (en) Image processor
JP3154741B2 (en) Image processing apparatus and system
JPH02137070A (en) Picture processor
JP2746129B2 (en) Drawing equipment
JPH07311568A (en) Method and device for outputting image
JPH0830254A (en) Display effect generation circuit
JP2820068B2 (en) Image data synthesis display device
JP2000125222A (en) On-screen display device
JP2897820B2 (en) Auxiliary display device
JP3252359B2 (en) Image processing device
JP2833024B2 (en) Display screen synthesis device
JPH06243249A (en) Display controller
JPS6362750B2 (en)
JP3431925B2 (en) Image display control apparatus and method
JPH10274974A (en) Image display controller

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20011210

LAPS Cancellation because of no payment of annual fees