JPH04257262A - Image sensor - Google Patents

Image sensor

Info

Publication number
JPH04257262A
JPH04257262A JP3037815A JP3781591A JPH04257262A JP H04257262 A JPH04257262 A JP H04257262A JP 3037815 A JP3037815 A JP 3037815A JP 3781591 A JP3781591 A JP 3781591A JP H04257262 A JPH04257262 A JP H04257262A
Authority
JP
Japan
Prior art keywords
layer
light
electrode
insulating layer
interlayer insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3037815A
Other languages
Japanese (ja)
Inventor
Yasumoto Shimizu
清水 安元
Hiroyuki Miyake
弘之 三宅
Hisao Ito
久夫 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Business Innovation Corp
Original Assignee
Fuji Xerox Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Xerox Co Ltd filed Critical Fuji Xerox Co Ltd
Priority to JP3037815A priority Critical patent/JPH04257262A/en
Publication of JPH04257262A publication Critical patent/JPH04257262A/en
Pending legal-status Critical Current

Links

Landscapes

  • Solid State Image Pick-Up Elements (AREA)
  • Facsimile Heads (AREA)

Abstract

PURPOSE:To prevent short circuit between an interconnection and an electrode by forming a light shielding layer having both an insulating property and a light shielding property so as to cover a layer-to-layer insulated film and by making contact holes in the layer-to-layer insulated film and the light shielding layer for forming an interconnection to be connected to a drain electrode and a source electrode. CONSTITUTION:A silicon nitride film which serves as top insulated film 29, an n<+> amorphous silicon hydride layer, that is, N<+>a-Si:H layer, which serves as ohmic contact layer 28 are so formed as to face a gate electrode 25. Then, chrome layers are formed which serve as a drain electrode 41 and a source electrode 42. Moreover, a polyimide layer is formed which serves as layer to- layer insulated film 40 and a germanium oxide film which serves as light shielding layer 44 is so formed as to cover the upper part of TFT and aluminum interconnections 30a and 30b which are to be connected to the drain electrode 41 and the source electrode 42 are laminated in order.

Description

【発明の詳細な説明】[Detailed description of the invention]

【0001】0001

【産業上の利用分野】本発明は、ファクシミリやイメー
ジスキャナ等の読み取り部として用いられるイメージセ
ンサに係り、特に各電極からの引き出し配線と他の電極
とのショートを少なくすることができるイメージセンサ
に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an image sensor used as a reading section of a facsimile machine, an image scanner, etc., and more particularly to an image sensor that can reduce short-circuits between lead wires from each electrode and other electrodes. .

【0002】0002

【従来の技術】従来のイメージセンサにおいて、特に密
着型イメージセンサは、原稿等の画像情報を1対1に投
影し、電気信号に変換するものである。この場合、投影
した画像を多数の画素(受光素子)に分割し、各受光素
子で発生した電荷を薄膜トランジスタスイッチ素子(T
FT)を使って特定のブロック単位で多層配線の配線容
量に一時蓄積して、電気信号として数百KHzから数M
Hzまでの速度で時系列的に順次読み出すTFT駆動型
イメージセンサがある。このTFT駆動型イメージセン
サは、TFTの動作により単一の駆動用ICで読み取り
が可能となるので、イメージセンサを駆動する駆動用I
Cの個数を少なくするものである。
2. Description of the Related Art Conventional image sensors, particularly contact type image sensors, project image information of a document or the like on a one-to-one basis and convert it into an electrical signal. In this case, the projected image is divided into a large number of pixels (light receiving elements), and the charge generated in each light receiving element is transferred to a thin film transistor switching element (T
FT) is used to temporarily accumulate in the wiring capacitance of multilayer wiring in specific blocks, and generate electrical signals from several hundred KHz to several M
There is a TFT-driven image sensor that sequentially reads data in a time-series manner at a speed up to Hz. This TFT-driven image sensor can be read by a single driving IC due to the operation of the TFT.
This is to reduce the number of C's.

【0003】TFT駆動型イメージセンサは、例えば、
その等価回路図を図9に示すように、原稿幅と略同じ長
さのライン状の受光素子アレイ11と、各受光素子11
′に11に対応する複数個の薄膜トランジスタTi,j
 (i=1〜N, j=1〜n)から成る電荷転送部1
2と、多層配線13とから構成されている。
[0003] TFT-driven image sensors include, for example,
As its equivalent circuit diagram is shown in FIG.
A plurality of thin film transistors Ti,j corresponding to 11
Charge transfer unit 1 consisting of (i=1 to N, j=1 to n)
2 and multilayer wiring 13.

【0004】前記受光素子アレイ11は、N(64)個
のブロックの受光素子群に分割され、一つの受光素子群
を形成するn(38)個の受光素子11′は、フォトダ
イオードPi,j (i=1〜N, j=1〜n)によ
り等価的に表すことができる。各受光素子11′は各薄
膜トランジスタTi,j のドレイン電極にそれぞれ接
続されている。そして、薄膜トランジスタTi,j の
ソース電極は、マトリックス状に形成された多層配線1
3を介して受光素子群毎にn本の共通信号線14にそれ
ぞれ接続され、更に共通信号線14は駆動用IC15に
接続されている。
The light-receiving element array 11 is divided into N (64) blocks of light-receiving element groups, and the n (38) light-receiving elements 11' forming one light-receiving element group are photodiodes Pi,j. It can be equivalently represented by (i=1 to N, j=1 to n). Each light receiving element 11' is connected to the drain electrode of each thin film transistor Ti,j. The source electrode of the thin film transistor Ti,j is connected to the multilayer wiring 1 formed in a matrix.
3, each light receiving element group is connected to n common signal lines 14, and the common signal line 14 is further connected to a driving IC 15.

【0005】各薄膜トランジスタTi,j のゲ−ト電
極には、ブロック毎に導通するようにゲートパルス発生
回路16が接続されている。各受光素子11′で発生す
る光電荷は一定時間受光素子の寄生容量と薄膜トランジ
スタのドレイン・ゲート間のオーバーラップ容量に蓄積
された後、薄膜トランジスタTi,j を電荷転送用の
スイッチとして用いてブロック毎に順次多層配線13の
配線容量Ci (i=1〜n)に転送蓄積される。
A gate pulse generating circuit 16 is connected to the gate electrode of each thin film transistor Ti,j so as to be conductive for each block. After the photocharges generated in each photodetector 11' are accumulated in the parasitic capacitance of the photodetector and the overlap capacitance between the drain and gate of the thin film transistor for a certain period of time, the photocharges generated in each photodetector 11' are transferred block by block using the thin film transistor Ti,j as a charge transfer switch. are sequentially transferred and stored in the wiring capacitance Ci (i=1 to n) of the multilayer wiring 13.

【0006】すなわち、ゲートパルス発生回路16から
のゲートパルスφG1により、第1のブロックの薄膜ト
ランジスタT1,1 〜T1,n がオンとなり、第1
のブロックの各受光素子11″で発生して寄生容量等に
蓄積された電荷が各配線容量Ci に転送蓄積される。 そして、各配線容量Ci に蓄積された電荷により各共
通信号線14の電位が変化し、この電圧値を駆動用IC
15内のアナログスイッチSWi (i=1〜n)を順
次オンして時系列的に出力線17に抽出する。
That is, the gate pulse φG1 from the gate pulse generation circuit 16 turns on the thin film transistors T1,1 to T1,n of the first block, and the first
Charges generated in each light-receiving element 11'' of the block and accumulated in parasitic capacitances are transferred and accumulated in each interconnect capacitor Ci.Then, the potential of each common signal line 14 is changed by the charges accumulated in each interconnect capacitor Ci. changes, and this voltage value is applied to the driving IC.
The analog switches SWi (i=1 to n) in 15 are turned on sequentially to extract the signal to the output line 17 in time series.

【0007】そして、次にゲートパルスφG2 〜φG
n により第2〜第Nのブロックの薄膜トランジスタT
2,1 〜T2,n からTN,1 〜TN,n まで
がそれぞれオンすることによりブロック毎に受光素子側
の電荷が転送され、順次読み出すことにより原稿の主走
査方向の1ラインの画像信号を得、ローラ等の原稿送り
手段(図示せず)により原稿を移動させて前記動作を繰
り返し、原稿全体の画像信号を得るものである(特開昭
63−9358号公報参照)。
[0007] Then, gate pulses φG2 to φG
n, the thin film transistors T of the second to Nth blocks
By turning on 2,1 to T2,n to TN,1 to TN,n, the charge on the light receiving element side is transferred block by block, and by sequentially reading out the image signal of one line in the main scanning direction of the document. In addition, an image signal of the entire document is obtained by moving the document using a document feeder (not shown) such as a roller and repeating the above operations (see Japanese Patent Laid-Open No. 63-9358).

【0008】次に、上記従来のイメージセンサにおける
受光素子と薄膜トランジスタの具体的構成について、図
10の受光素子、薄膜トランジスタ及び多層配線の一部
の断面説明図を使って説明する。
Next, the specific structure of the light receiving element and the thin film transistor in the conventional image sensor will be explained with reference to FIG. 10, which is a partial cross-sectional view of the light receiving element, the thin film transistor, and the multilayer wiring.

【0009】従来の受光素子の構成は、図10に示すよ
うに、ガラスまたはセラミック等の絶縁性の基板21上
に受光素子11′の下部の共通電極となるクロム(Cr
)等による帯状の金属電極22と、各受光素子11′毎
(ビット毎)に分割形成された水素化アモルファスシリ
コン(a−Si:H)から成る光導電層23と、同様に
分割形成された酸化インジウム・スズ(ITO)から成
る上部の透明電極24とが順次積層するサンドイッチ型
を構成している。
As shown in FIG. 10, a conventional photodetector has a structure in which a chromium (Cr) layer is placed on an insulating substrate 21 made of glass or ceramic, and serves as a common electrode at the bottom of the photodetector 11'.
) etc., and a photoconductive layer 23 made of hydrogenated amorphous silicon (a-Si:H) formed separately for each light receiving element 11' (for each bit), and a photoconductive layer 23 made of hydrogenated amorphous silicon (a-Si:H) formed separately. The upper transparent electrode 24 made of indium tin oxide (ITO) constitutes a sandwich type in which layers are sequentially stacked.

【0010】尚、ここでは下部の金属電極22は主走査
方向に帯状に形成され、金属電極22の上に光導電層が
離散的に分割して形成され、上部の透明電極24も同様
に離散的に分割して個別電極となるよう形成されること
により、光導電層23を金属電極22と透明電極24と
で挟んだ部分が各受光素子11′を構成し、その集まり
が受光素子アレイ11を形成している。そして、図9に
示すように、金属電極22には、一定の電圧VB が印
加されている。
Note that here, the lower metal electrode 22 is formed in a strip shape in the main scanning direction, and the photoconductive layer is formed on the metal electrode 22 by being discretely divided, and the upper transparent electrode 24 is also formed into discrete segments. By dividing the photoconductive layer 23 into individual electrodes, a portion of the photoconductive layer 23 sandwiched between the metal electrode 22 and the transparent electrode 24 constitutes each light receiving element 11', and a collection of these constitutes the light receiving element array 11. is formed. As shown in FIG. 9, a constant voltage VB is applied to the metal electrode 22.

【0011】また、離散的に分割形成されたそれぞれの
透明電極24の一端にはアルミニウム等の配線30aの
一方が接続され、その配線30aの他方が電荷転送部1
2の薄膜トランジスタTi,j のドレイン電極41に
接続されている。
Further, one end of each of the transparent electrodes 24 formed in a discrete manner is connected to one side of a wiring 30a made of aluminum or the like, and the other side of the wiring 30a is connected to the charge transfer section 1.
It is connected to the drain electrode 41 of the second thin film transistor Ti,j.

【0012】また、従来のイメージセンサの薄膜トラン
ジスタの構成は、図10に示すように、前記基板21上
にゲ−ト電極25としてのクロム(Cr1)層、ゲ−ト
絶縁層26としてのシリコン窒化膜(SiNx )、半
導体活性層27としての水素化アモルファスシリコン(
a−Si:H)層、ゲ−ト電極25に対向するよう設け
られたトップ絶縁層29としてのシリコン窒化膜(Si
Nx)、オ−ミックコンタクト層28としてのn+ 水
素化アモルファスシリコン(n+ a−Si:H)層、
ドレイン電極41とソース電極42としてのクロム(C
r2)層、その上に層間絶縁層40としてポリイミド層
、更にその上に配線層30aまたはトップ絶縁層29の
上部においてはa−Si:H層の遮光用としてのアルミ
ニウム層の遮光用金属層30とを順次積層した逆スタガ
構造のトランジスタである。
Further, the structure of a conventional thin film transistor of an image sensor is as shown in FIG. film (SiNx), hydrogenated amorphous silicon (SiNx) as the semiconductor active layer 27
a-Si:H) layer, a silicon nitride film (Si
Nx), n+ hydrogenated amorphous silicon (n+ a-Si:H) layer as ohmic contact layer 28,
Chromium (C) is used as the drain electrode 41 and source electrode 42.
r2) layer, a polyimide layer thereon as an interlayer insulating layer 40, and further above that a light-shielding metal layer 30 of an aluminum layer as a light-shielding a-Si:H layer on the wiring layer 30a or the top insulating layer 29. This is a transistor with an inverted staggered structure in which the following layers are sequentially stacked.

【0013】遮光用金属層30は、トップ絶縁層29を
透過してa−Si:H層に光が入り込んで光電変換作用
を引き起こすのを防ぐために設けられている。そして、
ドレイン電極41には受光素子11′の透明電極24か
らの配線30aが、ソ−ス電極42には多層配線13か
らの配線30bが接続されている。
The light-shielding metal layer 30 is provided to prevent light from penetrating the a-Si:H layer through the top insulating layer 29 and causing photoelectric conversion. and,
A wiring 30a from the transparent electrode 24 of the light receiving element 11' is connected to the drain electrode 41, and a wiring 30b from the multilayer wiring 13 to the source electrode 42.

【0014】ここでオ−ミックコンタクト層28はドレ
イン電極41に接触する部分の層28aとソース電極4
2に接触する部分の層28bとに分割して形成されてい
る。また、ドレイン電極41とソース電極42としての
クロム(Cr2)層はそのオ−ミックコンタクト層28
の28a部分と28b部分をそれぞれ覆うように形成さ
れている。上記クロム(Cr2)層は、配線30a,3
0bのアルミニウム層の蒸着またはスパッタ法による着
膜時のダメージを防ぎ、オ−ミックコンタクト層28の
n+ a−Si:Hの特性を保持する役割を果たしてい
る。
Here, the ohmic contact layer 28 has a layer 28a in contact with the drain electrode 41 and the source electrode 4.
2 and a layer 28b in contact with the layer 28b. Further, the chromium (Cr2) layer as the drain electrode 41 and the source electrode 42 is connected to the ohmic contact layer 28.
28a and 28b, respectively. The chromium (Cr2) layer is formed of the wirings 30a, 3
This serves to prevent damage during deposition of the 0b aluminum layer by vapor deposition or sputtering, and to maintain the n+a-Si:H characteristics of the ohmic contact layer 28.

【0015】[0015]

【発明が解決しようとする課題】しかしながら、上記従
来のイメージセンサでは、アルミニウム(Al)等の金
属層を用いてTFTの遮光用金属層30としているため
、遮光用金属層30とソース電極42の引き出し配線3
0a又はドレイン電極41の引き出し配線30bとが接
近しすぎると、ソース電極42とドレイン電極41との
間において、遮光用金属層30を介してショートが発生
するとの問題点があった。
However, in the conventional image sensor described above, a metal layer such as aluminum (Al) is used as the light-shielding metal layer 30 of the TFT. Pull-out wiring 3
0a or the lead wire 30b of the drain electrode 41 are too close to each other, there is a problem that a short circuit occurs between the source electrode 42 and the drain electrode 41 via the light-shielding metal layer 30.

【0016】また、アルミニウム(Al)の層で遮光用
金属層30を形成することになると、遮光用金属層30
をドレイン・ソース両電極の引き出し配線30a,30
bに接触しないように、すなわち間隙を有するように形
成する必要があり、その間隙のために遮光性が不十分に
なるとの問題点があった。
Furthermore, when the light-shielding metal layer 30 is formed of a layer of aluminum (Al), the light-shielding metal layer 30
The extraction wiring 30a, 30 of both drain and source electrodes
It is necessary to form it so that it does not contact b, that is, to have a gap, and there is a problem that the light shielding property becomes insufficient due to the gap.

【0017】更に、薄膜トランジスタの層間絶縁層40
の膜厚がソース・ドレイン両電極のエッジ近傍で薄くな
る傾向があるため、ドレイン・ソース両電極の引き出し
配線30a,30bとゲ−ト電極25との間にショート
が発生することがあり、また層間絶縁層40にピンホー
ルが存在する場合にも同様にショートが発生するとの問
題点があった。
Furthermore, an interlayer insulating layer 40 of the thin film transistor
Since the film thickness tends to be thinner near the edges of both the source and drain electrodes, short circuits may occur between the lead wires 30a and 30b of both the drain and source electrodes and the gate electrode 25. There is also a problem in that short circuits occur when there are pinholes in the interlayer insulating layer 40.

【0018】また、受光素子部においても、受光素子の
パターンエッジ近傍にて層間絶縁層40の膜厚が薄くな
る傾向があるため、受光素子の透明電極24から引き出
された配線30aと受光素子の金属電極22との間にシ
ョートが発生することがあり、また層間絶縁層40にピ
ンホールが存在する場合にも同様にショートが発生する
との問題点があった。
Furthermore, in the light receiving element section, since the thickness of the interlayer insulating layer 40 tends to become thinner near the pattern edge of the light receiving element, the wiring 30a drawn out from the transparent electrode 24 of the light receiving element and the light receiving element are connected to each other. There is a problem that a short circuit may occur between the metal electrode 22 and a short circuit also occurs when a pinhole exists in the interlayer insulating layer 40.

【0019】本発明は、上記実情に鑑みて為されたもの
で、イメージセンサの層間絶縁層上に遮光性と絶縁性を
有する膜を形成することにより、各電極からの引き出し
部  (引き出し配線)と他の電極との間に発生するシ
ョートを低減することができるイメージセンサを提供す
ることを目的とする。
The present invention has been made in view of the above circumstances, and by forming a film having light-shielding and insulating properties on the interlayer insulating layer of the image sensor, the lead-out portions (draw-out wiring) from each electrode are formed. An object of the present invention is to provide an image sensor that can reduce short circuits that occur between the electrode and other electrodes.

【0020】[0020]

【課題を解決するための手段】上記従来例の問題点を解
決するための請求項1記載の発明は、ゲ−ト電極、ドレ
イン電極及びソ−ス電極を具備する薄膜トランジスタ素
子を有するイメ−ジセンサにおいて、前記ドレイン電極
及び前記ソ−ス電極を覆うように形成された層間絶縁層
と、前記層間絶縁層を覆うように絶縁性と遮光性を有す
るよう形成された遮光層と、前記層間絶縁層と前記遮光
層にコンタクトホ−ルを形成して前記ドレイン電極に接
続する配線と前記ソ−ス電極に接続する配線とを設けた
ことを特徴としている。
[Means for Solving the Problems] The invention according to claim 1 for solving the problems of the conventional example is an image sensor having a thin film transistor element having a gate electrode, a drain electrode, and a source electrode. an interlayer insulating layer formed to cover the drain electrode and the source electrode; a light shielding layer formed to have insulation and light shielding properties so as to cover the interlayer insulating layer; and the interlayer insulating layer. A contact hole is formed in the light shielding layer to provide a wiring connected to the drain electrode and a wiring connected to the source electrode.

【0021】上記従来例の問題点を解決するための請求
項2記載の発明は、ゲ−ト電極、ドレイン電極及びソ−
ス電極を具備する薄膜トランジスタ素子を有するイメ−
ジセンサにおいて、前記ドレイン電極及び前記ソ−ス電
極を覆うように形成された層間絶縁層と、前記層間絶縁
層を覆うように上下層部分が絶縁性を有し、中間層部分
が遮光性と絶縁性を有するよう化学組成を変化させて形
成された遮光層と、前記層間絶縁層と前記遮光層にコン
タクトホ−ルを形成して前記ドレイン電極に接続する配
線と前記ソ−ス電極に接続する配線とを設けたことを特
徴としている。
[0021] The invention according to claim 2 for solving the problems of the conventional example has a gate electrode, a drain electrode and a source.
An image having a thin film transistor element with a ground electrode.
In the sensor, an interlayer insulating layer formed to cover the drain electrode and the source electrode, upper and lower layer portions covering the interlayer insulating layer have an insulating property, and an intermediate layer portion has a light shielding property and an insulating property. A contact hole is formed in the interlayer insulating layer and the light shielding layer, and the wiring is connected to the drain electrode and the source electrode. It is characterized by the provision of wiring.

【0022】上記従来例の問題点を解決するための請求
項3記載の発明は、ゲ−ト電極、ドレイン電極及びソ−
ス電極を具備する薄膜トランジスタ素子を有するイメ−
ジセンサにおいて、前記ドレイン電極及び前記ソ−ス電
極を覆うように形成された層間絶縁層と、前記層間絶縁
層を覆うように絶縁性を有するよう形成された第1の遮
光層と、前記第1の遮光層上に遮光性と絶縁性を有する
よう形成された第2の遮光層と、前記第2の遮光層上に
絶縁性を有するよう形成された第3の遮光層と、前記層
間絶縁層と前記第1の遮光層、前記第2の遮光層及び前
記第3の遮光層にコンタクトホ−ルを形成して前記ドレ
イン電極に接続する配線と前記ソ−ス電極に接続する配
線とを設けたことを特徴としている。
[0022] The invention according to claim 3 for solving the problems of the conventional example has a gate electrode, a drain electrode and a source.
An image having a thin film transistor element with a ground electrode.
an interlayer insulating layer formed to cover the drain electrode and the source electrode, a first light-shielding layer formed to have insulation so as to cover the interlayer insulating layer, and the first light-shielding layer. a second light-shielding layer formed to have light-shielding properties and insulation properties on the light-shielding layer; a third light-shielding layer formed to have insulation properties on the second light-shielding layer; and the interlayer insulating layer. Contact holes are formed in the first light-shielding layer, the second light-shielding layer, and the third light-shielding layer to provide a wiring connected to the drain electrode and a wiring connected to the source electrode. It is characterized by

【0023】上記従来例の問題点を解決するための請求
項4記載の発明は、基板上に金属電極、光導電層、透明
電極を順次積層した受光素子を有するイメ−ジセンサに
おいて、前記受光素子を覆うように形成された層間絶縁
層と、前記受光素子の端部を覆うように前記層間絶縁層
を介して形成された絶縁性と遮光性を有する遮光層と、
前記層間絶縁層と前記遮光層にコンタクトホ−ルを形成
して前記透明電極に接続する配線とを設けたことを特徴
としている。
The invention as set forth in claim 4 for solving the problems of the conventional example provides an image sensor having a light receiving element in which a metal electrode, a photoconductive layer, and a transparent electrode are sequentially laminated on a substrate. an interlayer insulating layer formed to cover an end of the light receiving element, and a light shielding layer having insulation and light shielding properties formed via the interlayer insulating layer to cover an end of the light receiving element;
The invention is characterized in that a contact hole is formed in the interlayer insulating layer and the light shielding layer to provide wiring connected to the transparent electrode.

【0024】上記従来例の問題点を解決するための請求
項5記載の発明は、基板上に金属電極、光導電層、透明
電極を順次積層した受光素子と、ゲ−ト電極、ドレイン
電極及びソ−ス電極を具備する薄膜トランジスタ素子と
を有するイメ−ジセンサにおいて、前記受光素子の前記
透明電極と前記薄膜トランジスタ素子の前記ドレイン電
極及び前記ソ−ス電極を覆うように形成された層間絶縁
層と、前記受光素子部分では前記受光素子の端部を覆う
ように、前記薄膜トランジスタ素子部分では前記層間絶
縁層を覆うように形成された絶縁性と遮光性を有する遮
光層と、前記層間絶縁層と前記遮光層にコンタクトホ−
ルを形成して前記透明電極に接続する配線と、前記ドレ
イン電極に接続する配線と、前記ソ−ス電極に接続する
配線とを設けたことを特徴としている。
The invention as set forth in claim 5 for solving the problems of the conventional example includes a light-receiving element in which a metal electrode, a photoconductive layer, and a transparent electrode are sequentially laminated on a substrate, a gate electrode, a drain electrode, and In an image sensor having a thin film transistor element having a source electrode, an interlayer insulating layer formed to cover the transparent electrode of the light receiving element and the drain electrode and the source electrode of the thin film transistor element; A light-shielding layer having insulation and light-shielding properties is formed to cover an end of the light-receiving element in the light-receiving element portion, and to cover the interlayer insulating layer in the thin-film transistor element portion, and the interlayer insulating layer and the light-shielding layer. contact hole in layer
The method is characterized in that a wiring is provided to form a hole and connect to the transparent electrode, a wiring to connect to the drain electrode, and a wiring to connect to the source electrode.

【0024】[0024]

【作用】請求項1記載の発明によれば、薄膜トランジス
タ部分において、層間絶縁層を覆うように絶縁性と遮光
性を有する遮光層を形成し、層間絶縁層と遮光層にコン
タクトホ−ルを形成してドレイン電極とソ−ス電極に接
続する配線を設けたイメ−ジセンサとしているので、ド
レイン電極に接続する配線とソ−ス電極に接続する配線
との間におけるショ−トを防止し、両配線とゲ−ト電極
との間のショ−トも防止することができる。
According to the first aspect of the invention, in the thin film transistor portion, a light shielding layer having insulation and light shielding properties is formed to cover the interlayer insulating layer, and a contact hole is formed in the interlayer insulating layer and the light shielding layer. Since the image sensor is equipped with wiring connected to the drain electrode and the source electrode, short-circuits between the wiring connected to the drain electrode and the wiring connected to the source electrode are prevented, and both Short-circuits between the wiring and the gate electrode can also be prevented.

【0025】請求項2記載の発明によれば、薄膜トラン
ジスタ部分において、層間絶縁層を覆うように上下層が
絶縁性を有し、中間層が遮光性と絶縁性を有するよう化
学組成を変化させた遮光層を形成し、層間絶縁層と遮光
層にコンタクトホ−ルを形成してドレイン電極とソ−ス
電極に接続する配線を設けたイメ−ジセンサとしている
ので、ドレイン電極に接続する配線とソ−ス電極に接続
する配線との間におけるショ−トを防止し、両配線とゲ
−ト電極との間のショ−トも防止することができる。
According to the second aspect of the invention, in the thin film transistor portion, the chemical composition is changed so that the upper and lower layers have insulating properties so as to cover the interlayer insulating layer, and the intermediate layer has light blocking properties and insulating properties. The image sensor has a light-shielding layer formed, a contact hole formed in the interlayer insulating layer and the light-shielding layer, and wiring connected to the drain electrode and source electrode. It is possible to prevent short-circuits between the wiring connected to the base electrode and the gate electrode, and also to prevent short-circuits between both wirings and the gate electrode.

【0026】請求項3記載の発明によれば、薄膜トラン
ジスタ部分において、層間絶縁層を覆うように絶縁性を
有する第1の遮光層と、遮光性と絶縁性を有する第2の
遮光層と、絶縁性を有する第3の遮光層とを形成し、層
間絶縁層と第1の遮光層、第2の遮光層、第3の遮光層
にコンタクトホ−ルを形成してドレイン電極とソ−ス電
極に接続する配線を設けたイメ−ジセンサとしているの
で、ドレイン電極に接続する配線とソ−ス電極に接続す
る配線との間におけるショ−トを防止し、両配線とゲ−
ト電極との間のショ−トも防止することができる。
According to the third aspect of the invention, in the thin film transistor portion, the first light-shielding layer having an insulating property covers the interlayer insulating layer, the second light-shielding layer having a light-shielding property and an insulating property, and an insulating layer. contact holes are formed in the interlayer insulating layer, the first light-shielding layer, the second light-shielding layer, and the third light-shielding layer to form a drain electrode and a source electrode. Since the image sensor is equipped with wiring connected to the drain electrode and the source electrode, it is possible to prevent short-circuits between the wiring connected to the drain electrode and the wiring connected to the source electrode, and to connect both wiring and the gate electrode.
Short-circuits with the short electrode can also be prevented.

【0027】請求項4記載の発明によれば、受光素子部
分において、透明電極の端部を覆うように層間絶縁層上
に絶縁性と遮光性を有する遮光層を形成し、層間絶縁層
と遮光層にコンタクトホ−ルを形成して透明電極に接続
する配線を設けたイメ−ジセンサとしているので、透明
電極に接続する配線と金属電極との間におけるショ−ト
を防止することができる。
According to the fourth aspect of the invention, in the light-receiving element portion, a light-shielding layer having insulation and light-shielding properties is formed on the interlayer insulating layer so as to cover the end of the transparent electrode, and the interlayer insulating layer and the light-shielding layer are bonded together. Since the image sensor has a contact hole formed in the layer and a wiring connected to the transparent electrode, short circuit between the wiring connected to the transparent electrode and the metal electrode can be prevented.

【0028】請求項5記載の発明によれば、イメ−ジセ
ンサにおいて、受光素子部分では透明電極の端部を覆う
ように層間絶縁層を介して、薄膜トランジスタ部分では
全体を覆うように層間絶縁層を介して絶縁性と遮光性を
有する遮光層を形成し、層間絶縁層と遮光層にコンタク
トホ−ルを形成して透明電極に接続し、ドレイン電極に
接続する配線と、ソ−ス電極に接続する配線とを設けた
イメ−ジセンサとしているので、受光素子部分では透明
電極に接続する配線と金属電極との間におけるショ−ト
を防止することができ、薄膜トランジスタ部分ではドレ
イン電極に接続する配線とソ−ス電極に接続する配線と
の間におけるショ−トを防止し、両配線とゲ−ト電極と
の間のショ−トも防止することができる。
According to the fifth aspect of the invention, in the image sensor, an interlayer insulating layer is provided to cover the end of the transparent electrode in the light receiving element portion, and an interlayer insulating layer is provided to cover the entire thin film transistor portion. Form a light-shielding layer with insulation and light-shielding properties through the interlayer insulating layer and the light-shielding layer, connect to the transparent electrode by forming a contact hole in the interlayer insulating layer and the light-shielding layer, connect to the drain electrode, and connect to the source electrode. Since the image sensor is equipped with wiring that connects to the transparent electrode, it is possible to prevent short circuits between the wiring that connects to the transparent electrode and the metal electrode in the light receiving element part, and the wiring that connects to the drain electrode and the metal electrode in the thin film transistor part. It is possible to prevent short-circuits between the wiring connected to the source electrode and the gate electrode, as well as between both wirings and the gate electrode.

【0029】[0029]

【実施例】本発明の一実施例について、図面を参照しな
がら説明する。図1に本発明の一実施例に係るイメージ
センサの受光素子及び薄膜トランジスタの平面説明図を
、図2に図1のA−A′部分の断面説明図を示す。図9
及び図10の構成と同一の構成をとる部分については同
一の符号を使って説明する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described with reference to the drawings. FIG. 1 is an explanatory plan view of a light receiving element and a thin film transistor of an image sensor according to an embodiment of the present invention, and FIG. 2 is an explanatory cross-sectional view taken along the line AA' in FIG. Figure 9
Components having the same configuration as those in FIG. 10 will be described using the same reference numerals.

【0030】イメージセンサは、図9に示す等価回路と
同様の構成の回路となっており、ガラス等の絶縁性の基
板上に並設されたn個のサンドイッチ型の受光素子(フ
ォトダイオードP)11′を1ブロックとし、このブロ
ックをN個有して成る受光素子アレイ11(P1,1 
〜PN,n)と、各受光素子11′にそれぞれ接続され
た薄膜トランジスタ(T1,1 〜TN,n)の電荷転
送部12と、マトリックス形状の多層配線13と、電荷
転送部12から多層配線13を介してブロック内の受光
素子毎に対応するn本の共通信号線14と、共通信号線
14が接続する駆動用IC15内のアナログスイッチS
W1 〜SWn とから構成されている。
The image sensor has a circuit similar to the equivalent circuit shown in FIG. 9, and includes n sandwich-type light receiving elements (photodiodes P) arranged in parallel on an insulating substrate such as glass. 11' is taken as one block, and the light receiving element array 11 (P1, 1
~PN,n), a charge transfer section 12 of the thin film transistor (T1,1 ~TN,n) connected to each light receiving element 11', a matrix-shaped multilayer wiring 13, and a charge transfer section 12 to multilayer wiring 13. n common signal lines 14 corresponding to each light receiving element in the block and an analog switch S in the driving IC 15 to which the common signal line 14 is connected.
It is composed of W1 to SWn.

【0031】受光素子11′は、図1及び図2に示すよ
うに、ガラスまたはセラミック等の絶縁性の基板21上
に受光素子11′の下部の共通電極となるクロム(Cr
)等による帯状の金属電極22と、各受光素子11′毎
(ビット毎)に分割形成された水素化アモルファスシリ
コン(a−Si:H)から成る光導電層23と、同様に
分割形成された酸化インジウム・スズ(ITO)から成
る上部の透明電極24とが順次積層するサンドイッチ型
を構成している。
As shown in FIGS. 1 and 2, the light-receiving element 11' is made of chromium (Cr), which serves as a common electrode at the lower part of the light-receiving element 11', on an insulating substrate 21 made of glass or ceramic.
) etc., and a photoconductive layer 23 made of hydrogenated amorphous silicon (a-Si:H) formed separately for each light receiving element 11' (for each bit), and a photoconductive layer 23 made of hydrogenated amorphous silicon (a-Si:H) formed separately. The upper transparent electrode 24 made of indium tin oxide (ITO) constitutes a sandwich type in which layers are sequentially stacked.

【0032】尚、ここでは下部の金属電極22は主走査
方向に帯状に形成され、金属電極22の上に光導電層2
3が離散的に分割して形成され、上部の透明電極24も
同様に離散的に分割して個別電極となるよう形成される
ことにより、光導電層23を金属電極22と透明電極2
4とで挟んだ部分が各受光素子11′を構成し、その集
まりが受光素子アレイ11を形成している。そして、金
属電極22には、一定の電圧VB が印加されている。
Here, the lower metal electrode 22 is formed in a strip shape in the main scanning direction, and the photoconductive layer 2 is formed on the metal electrode 22.
3 is formed by discretely dividing the photoconductive layer 23 into the metal electrode 22 and the transparent electrode 2.
The portion sandwiched between 4 and 4 constitutes each light-receiving element 11', and a collection thereof forms the light-receiving element array 11. A constant voltage VB is applied to the metal electrode 22.

【0033】このように、光導電層23と透明電極24
を個別化したのは、a−Si:Hの光導電層23が共通
層であると、その共通層のために隣接する電極間で干渉
が起こるので、この干渉を少なくするためである。
In this way, the photoconductive layer 23 and the transparent electrode 24
The reason why the a-Si:H photoconductive layer 23 is a common layer is to reduce interference between adjacent electrodes because the common layer causes interference between adjacent electrodes.

【0034】また、離散的に分割形成されたそれぞれの
透明電極24の一端にはアルミニウム等の配線30aの
一方が接続され、その配線30aの他方が電荷転送部1
2の薄膜トランジスタTi,j のドレイン電極41に
接続されている。
Further, one end of each of the transparent electrodes 24 formed in a discrete manner is connected to one side of a wiring 30a made of aluminum or the like, and the other side of the wiring 30a is connected to the charge transfer section 1.
It is connected to the drain electrode 41 of the second thin film transistor Ti,j.

【0035】尚、受光素子11′において、水素化アモ
ルファスシリコンの代わりにCdSe(カドミウムセレ
ン)等を光導電層とすることも可能である。更に、受光
素子11′の光導電層23にa−Si:H、p−i−n
を用いてもよいし、a−SiC,a−SiGeを用いて
もよい。また、上記受光素子11′はフォトダイオード
であるが、フォトコンダクタ、フォトトランジスタであ
っても構わない。
In the light receiving element 11', it is also possible to use CdSe (cadmium selenium) or the like as the photoconductive layer instead of hydrogenated amorphous silicon. Furthermore, a-Si:H, pin
may be used, or a-SiC or a-SiGe may be used. Furthermore, although the light receiving element 11' is a photodiode, it may also be a photoconductor or a phototransistor.

【0036】また、電荷転送部12を構成する薄膜トラ
ンジスタは、図1及び図2に示すように、前記基板21
上にゲ−ト電極25としてのクロム(Cr1)層、ゲ−
ト絶縁層26としての窒化シリコン膜(SiNx )、
半導体活性層27としての水素化アモルファスシリコン
(a−Si:H)層、ゲ−ト電極25に対向するよう設
けられたトップ絶縁層29としての窒化シリコン膜、オ
−ミックコンタクト層28としてのn+ 水素化アモル
ファスシリコン(n+ a−Si:H)層、ドレイン電
極41とソース電極42としてのクロム(Cr2)層、
その上に層間絶縁層40としてのポリイミド層、TFT
上部を覆うように遮光層44の酸化ゲルマニュウム(G
eOx )膜、ドレイン電極41とソース電極42に接
続するアルミニウム(Al)の配線30a,30bとを
順次積層した逆スタガ構造のトランジスタである。
Further, as shown in FIGS. 1 and 2, the thin film transistor constituting the charge transfer section 12 is connected to the substrate 21.
A chromium (Cr1) layer as a gate electrode 25 and a gate electrode 25 are formed on top of the gate electrode 25.
a silicon nitride film (SiNx) as the insulating layer 26;
A hydrogenated amorphous silicon (a-Si:H) layer as the semiconductor active layer 27, a silicon nitride film as the top insulating layer 29 provided to face the gate electrode 25, and an n+ as the ohmic contact layer 28. a hydrogenated amorphous silicon (n+ a-Si:H) layer, a chromium (Cr2) layer as a drain electrode 41 and a source electrode 42,
On top of that, a polyimide layer as an interlayer insulating layer 40, a TFT
Germanium oxide (G) of the light shielding layer 44 covers the upper part.
This transistor has an inverted staggered structure in which aluminum (Al) wirings 30a and 30b connected to a drain electrode 41, a drain electrode 41, and a source electrode 42 are sequentially laminated.

【0037】遮光層44は、トップ絶縁層29を透過し
てa−Si:H層に光が入り込んで光電変換作用を引き
起こすのを防ぐために設けられている。ここでオ−ミッ
クコンタクト層28はドレイン電極41に接触する部分
の層28aとソース電極42に接触する部分の層28b
とに分割して形成されている。また、ドレイン電極41
とソース電極42としてのクロム(Cr2)層はそのオ
−ミックコンタクト層28の28a部分と28b部分を
それぞれ覆うように形成されている。上記クロム(Cr
2)層は、配線30a,30bのアルミニウム層の蒸着
またはスパッタ法による着膜時のダメージを防ぎ、オ−
ミックコンタクト層28のn+ a−SiH層の特性を
保持する役割を果たしている。
The light shielding layer 44 is provided to prevent light from penetrating the a-Si:H layer through the top insulating layer 29 and causing photoelectric conversion. Here, the ohmic contact layer 28 includes a layer 28a that contacts the drain electrode 41 and a layer 28b that contacts the source electrode 42.
It is divided into two parts. In addition, the drain electrode 41
A chromium (Cr2) layer serving as a source electrode 42 is formed to cover portions 28a and 28b of the ohmic contact layer 28, respectively. The above chromium (Cr
2) The layer prevents damage during deposition of the aluminum layer of the wirings 30a and 30b by vapor deposition or sputtering, and
It plays a role of maintaining the characteristics of the n+ a-SiH layer of the microcontact layer 28.

【0038】そして、ドレイン電極41には受光素子1
1′の透明電極24からの配線30aが接続され、また
、ソース電極42には多層配線13へのアルミニウムの
配線30bが接続され、配線30bは多層配線13の下
部信号線31に接続し、コンタクトホ−ル35にて上部
信号線32に接続する構成となっている。また、上記半
導体活性層27としてpoly−Si等の別の材料を用
いても同様の効果が得られる。
The light receiving element 1 is connected to the drain electrode 41.
The wiring 30a from the transparent electrode 24 of 1' is connected, and the aluminum wiring 30b to the multilayer wiring 13 is connected to the source electrode 42. The wiring 30b is connected to the lower signal line 31 of the multilayer wiring 13, and a contact is made. It is configured to be connected to the upper signal line 32 through a hole 35. Further, the same effect can be obtained even if another material such as poly-Si is used for the semiconductor active layer 27.

【0039】また、遮光層44のGeOx 膜は、膜厚
方向に組成勾配を持つように、スパッタ雰囲気のガス分
圧を徐々にコントロールして形成されるもので、具体的
には酸素O2 の量をGeOx 膜形成の最初と最後の
段階で多くし、途中段階で少なくすることで、遮光層4
4の下層部分と上層部分とが絶縁性を有し、中間層は遮
光性を有するように形成されるものである。
The GeOx film of the light-shielding layer 44 is formed by gradually controlling the gas partial pressure in the sputtering atmosphere so as to have a composition gradient in the film thickness direction. By increasing the amount of GeOx at the beginning and end of the process and decreasing it in the middle, the light-shielding layer 4
The lower layer portion and the upper layer portion of No. 4 are formed to have insulating properties, and the intermediate layer is formed to have light blocking properties.

【0040】次に、受光素子11′部分および薄膜トラ
ンジスタ(TFT)部分の製造方法について説明する。
Next, a method of manufacturing the light receiving element 11' portion and the thin film transistor (TFT) portion will be explained.

【0041】まず、検査、洗浄されたガラス等の絶縁性
基板21上に、薄膜トランジスタのゲート電極25とな
るクロム(Cr1)層をDCスパッタにより750オン
グストロ−ム程度の厚さで約150℃の温度にて着膜す
る。
First, a chromium (Cr1) layer, which will become the gate electrode 25 of the thin film transistor, is formed on an inspected and cleaned insulating substrate 21 such as glass by DC sputtering to a thickness of about 750 angstroms at a temperature of about 150°C. A film is deposited.

【0042】次に、クロム(Cr1)層をフォトリソプ
ロセスと、硝酸セリウムアンモニウム、過塩素酸、水の
混合液を用いたエッチング工程によりパターニングして
、ゲ−ト電極25のパターンを形成するし、レジストを
剥離する。
Next, the chromium (Cr1) layer is patterned by a photolithography process and an etching process using a mixture of cerium ammonium nitrate, perchloric acid, and water to form a pattern for the gate electrode 25. Peel off the resist.

【0043】そして、アルカリ洗浄を行い、クロムパタ
ーン上に薄膜トランジスタのゲ−ト絶縁膜26と、その
上の半導体活性層27と、またその上のトップ絶縁層2
9とを形成するために、シリコン窒化膜(SiNx )
を3000オングストロ−ム程度の厚さで、水素化アモ
ルファスシリコン(a−Si:H)層を500オングス
トロ−ム程度の厚さで、シリコン窒化膜(SiNx )
を1500オングストロ−ム程度の厚さで順に真空を破
らずにプラズマCVD(P−CVD)により連続着膜す
る。 真空を破らずに連続的に着膜することでそれぞれの界面
の汚染を防ぐことができ、TFTの特性の安定化を図る
ことができる。
Then, alkaline cleaning is performed to remove the gate insulating film 26 of the thin film transistor, the semiconductor active layer 27 above it, and the top insulating layer 2 above it on the chromium pattern.
9, a silicon nitride film (SiNx) is
a hydrogenated amorphous silicon (a-Si:H) layer with a thickness of about 500 angstroms, and a silicon nitride (SiNx) layer with a thickness of about 500 angstroms.
A film of about 1500 angstroms is sequentially deposited by plasma CVD (P-CVD) without breaking the vacuum. By continuously depositing the films without breaking the vacuum, contamination of each interface can be prevented, and the characteristics of the TFT can be stabilized.

【0044】ゲ−ト絶縁層26の絶縁膜(b−SiNx
 )をP−CVDで形成する条件は、基板温度が300
〜400℃で、SiH4 とNH3 のガス圧力が0.
1〜0.5Torrで、SiH4 のガス流量が10〜
50sccmで、NH3 のガス流量が100〜300
sccmで、RFパワーが50〜200Wである。
The insulating film of the gate insulating layer 26 (b-SiNx
) is formed by P-CVD, the substrate temperature is 300℃.
At ~400°C, the gas pressure of SiH4 and NH3 is 0.
At 1 to 0.5 Torr, the SiH4 gas flow rate is 10 to 0.5 Torr.
At 50 sccm, the NH3 gas flow rate is 100 to 300
sccm, and the RF power is 50-200W.

【0045】半導体活性層27のa−Si:H膜をP−
CVDで形成する条件は、基板温度が約200〜300
℃で、SiH4 のガス圧力が0.1〜0.5OTor
rで、SiH4 ガス流量が100〜300sccmで
、RFパワーが50〜200Wである。
The a-Si:H film of the semiconductor active layer 27 is made of P-
The conditions for forming by CVD are that the substrate temperature is approximately 200-300℃.
℃, the gas pressure of SiH4 is 0.1~0.5OTor
r, the SiH4 gas flow rate is 100-300 sccm, and the RF power is 50-200W.

【0046】トップ絶縁層29の絶縁膜(t−SiNx
 )をP−CVDで形成する条件は、基板温度が約20
0〜300℃で、SiH4 とNH3 のガス圧力が0
.1〜0.5Torrで、SiH4 のガス流量が10
〜50sccmで、NH3 のガス流量が100〜30
0sccmで、RFパワーが50〜200Wである。
The insulating film of the top insulating layer 29 (t-SiNx
) by P-CVD is that the substrate temperature is approximately 20°C.
At 0 to 300℃, the gas pressure of SiH4 and NH3 is 0.
.. At 1 to 0.5 Torr, the SiH4 gas flow rate is 10
~50 sccm, NH3 gas flow rate is 100~30 sccm
At 0 sccm, the RF power is 50-200W.

【0047】次に、ゲ−ト電極25に対応するような形
状でトップ絶縁層29のパターンを形成するために、フ
ォトリソ工程と、HFとNH4 Fの混合液を用いたエ
ッチング工程により、トップ絶縁層29のパターンを形
成する。
Next, in order to form a pattern of the top insulating layer 29 in a shape corresponding to the gate electrode 25, the top insulating layer 29 is formed by a photolithography process and an etching process using a mixed solution of HF and NH4F. Forming the pattern of layer 29.

【0048】さらに、BHF処理を行い、その上にオ−
ミックコンタクト層28としてn+ 型のa−Si:H
をSiHとPH3 の混合ガスを用いたP−CVD法に
より1000オングストロ−ム程度の厚さで約250℃
程度の温度で着膜する。
[0048] Furthermore, BHF processing is performed, and then
n+ type a-Si:H as the contact layer 28
The film was heated to a thickness of about 1000 angstroms at about 250°C using a P-CVD method using a mixed gas of SiH and PH3.
A film forms at a temperature of about

【0049】次に、受光素子11′の下部の金属電極2
2及びTFTのドレイン電極41とソース電極42とな
る第2のCr(Cr2)層をDCマグネトロンスパッタ
により1500オングストロ−ム程度の厚さで着膜する
Next, the metal electrode 2 at the bottom of the light receiving element 11'
2 and a second Cr (Cr2) layer which will become the drain electrode 41 and source electrode 42 of the TFT is deposited to a thickness of about 1500 angstroms by DC magnetron sputtering.

【0050】次に、受光素子11′の光導電層となるa
−Si:HをP−CVD法により13000オングスト
ロ−ム程度の厚さで着膜し、受光素子11′の透明電極
24となるITOをDCマグネトロンスパッタにより7
00オングストロ−ム程度の厚さで着膜する。この時、
それぞれの着膜の前にアルカリ洗浄を行う。
Next, the photoconductive layer a of the light receiving element 11' is
-Si:H is deposited to a thickness of about 13,000 angstroms by P-CVD, and ITO, which will become the transparent electrode 24 of the light receiving element 11', is deposited by DC magnetron sputtering to a thickness of about 13,000 angstroms.
The film is deposited to a thickness of about 0.00 angstroms. At this time,
Alkaline cleaning is performed before each film deposition.

【0051】上記光導電層23のa−Si:H膜をP−
CVDで形成する条件は、基板温度が170〜250℃
で、SiH4 のガス圧力が0.3〜0.7Torrで
、SiH4 のガス流量が150〜300sccmで、
RFパワーが100〜200Wである。
The a-Si:H film of the photoconductive layer 23 is made of P-
The conditions for forming by CVD are that the substrate temperature is 170 to 250°C.
Then, the SiH4 gas pressure is 0.3 to 0.7 Torr, the SiH4 gas flow rate is 150 to 300 sccm,
RF power is 100-200W.

【0052】また、上記ITOをDCスパッタで形成す
る条件は、基板温度が室温で、ArとO2 のガス圧力
が1.5×10−3Torrで、Arガス流量が100
〜150sccmで、O2 ガス流量が1〜2sccm
で、DCパワーが200〜400Wである。
Further, the conditions for forming the above-mentioned ITO by DC sputtering are that the substrate temperature is room temperature, the Ar and O2 gas pressure is 1.5 x 10-3 Torr, and the Ar gas flow rate is 100
~150sccm, O2 gas flow rate is 1~2sccm
The DC power is 200 to 400W.

【0053】この後、受光素子11′の透明電極24の
個別電極を形成するために、ITOをフォトリソプロセ
スと、塩化第2鉄と塩酸の混合液を用いたエッチング工
程でパターニングする。次に、同一のレジストパターン
により光導電層23のa−Si:H層をCF4 とO2
 の混合ガスを用いたドライエッチングによりパターニ
ングする。ここで、金属電極22のクロム(Cr2)層
は、a−Si:Hのドライエッチング時にストッパーと
しての役割を果たし、パターニングされずに残ることに
なる。このドライエッチング時において、光導電層23
のa−Si:H層には、サイドエッチが大きく入るため
、レジストを剥離する前に再度ITOのエッチングを行
う。すると、ITOの周辺裏側からさらにエッチングさ
れて光導電層23のa−Si:H層と同じサイズに形成
される。
Thereafter, in order to form individual electrodes of the transparent electrode 24 of the light receiving element 11', ITO is patterned by a photolithography process and an etching process using a mixed solution of ferric chloride and hydrochloric acid. Next, the a-Si:H layer of the photoconductive layer 23 is coated with CF4 and O2 using the same resist pattern.
Patterning is performed by dry etching using a mixed gas of Here, the chromium (Cr2) layer of the metal electrode 22 serves as a stopper during dry etching of a-Si:H, and remains without being patterned. During this dry etching, the photoconductive layer 23
Since side etching is large in the a-Si:H layer, ITO is etched again before removing the resist. Then, the ITO is further etched from the back side around the periphery, and is formed to have the same size as the a-Si:H layer of the photoconductive layer 23.

【0054】次に、受光素子11′の金属電極22のク
ロム(Cr2)層、TFTのソース電極42とドレイン
電極41のクロム(Cr2)層のパタ−ンを形成するた
めのフォトリソマスクを用い、フォトリソ法により露光
現像を行いレジストパターンを形成し、硝酸セリウムア
ンモニウム、過塩素酸と水の混合液を用いたエッチング
工程で、パターニングを行い、レジスト剥離を行う。こ
のパターニングにおいて、金属電極22、ソース電極4
2とドレイン電極41のパターンか形成される。
Next, using a photolithographic mask to form patterns for the chromium (Cr2) layer of the metal electrode 22 of the light receiving element 11' and the chromium (Cr2) layer of the source electrode 42 and drain electrode 41 of the TFT, A resist pattern is formed by exposure and development using a photolithography method, patterning is performed by an etching process using a mixture of cerium ammonium nitrate, perchloric acid, and water, and the resist is removed. In this patterning, the metal electrode 22, the source electrode 4
2 and a drain electrode 41 pattern are formed.

【0055】次に、HF4 とO2 の混合ガスでドラ
イエッチングを行うと、Cr2とSiNx のない部分
がエッチングされ、つまり、a−Si:H層とn+ 型
のa−Si:H層のパターンが形成される。これにより
、受光素子11′の金属電極22のクロム(Cr2)層
の下層となるn+ 型のa−Si:H層及びa−Si:
H層、それにTFTのオ−ミックコンタクト層28のn
+ 型のa−Si:H層部分と半導体活性層27のa−
Si:H層部分がエッチングされる。このようにして、
半導体活性層27のパターンが形成され、更にオ−ミッ
クコンタクト層28も分割されてドレイン電極41に接
触する部分28aとソース電極42に接触する部分28
bのパターンが形成される。
Next, when dry etching is performed using a mixed gas of HF4 and O2, the parts without Cr2 and SiNx are etched, and the patterns of the a-Si:H layer and the n+ type a-Si:H layer are etched. It is formed. As a result, an n+ type a-Si:H layer and a-Si:
H layer, and the n of the ohmic contact layer 28 of the TFT.
+ type a-Si: H layer portion and a- of semiconductor active layer 27
The Si:H layer portion is etched. In this way,
A pattern of the semiconductor active layer 27 is formed, and the ohmic contact layer 28 is also divided into a portion 28a that contacts the drain electrode 41 and a portion 28 that contacts the source electrode 42.
Pattern b is formed.

【0056】次に、TFTのゲ−ト絶縁層26のパター
ンを形成するために、b−SiNx 膜をHF4 とO
2 の混合ガスを用いたフォトリソエッチング工程でパ
ターンを形成する。
Next, in order to form a pattern for the gate insulating layer 26 of the TFT, the b-SiNx film was heated with HF4 and O2.
A pattern is formed by a photolithographic etching process using a mixed gas of 2.

【0057】そして、イメージセンサ全体を覆うように
層間絶縁層40を形成するために、ポリイミドを130
00オングストロ−ム程度の厚さで塗布し、160℃程
度でプリベークを行ってフォトリソエッチング工程でパ
ターン形成を行い、再度ベーキングする。
Then, in order to form the interlayer insulating layer 40 so as to cover the entire image sensor, polyimide is
The film is coated to a thickness of about 0.00 angstroms, prebaked at about 160° C., patterned using a photolithographic etching process, and baked again.

【0058】次に、TFT部分において、層間絶縁層4
0を覆うように、膜厚2000オングストロ−ム程度に
酸化ゲルマニウム(GeOx )膜よりなる遮光層44
を形成する。
Next, in the TFT portion, the interlayer insulating layer 4
A light shielding layer 44 made of a germanium oxide (GeOx) film with a thickness of about 2000 angstroms covers the
form.

【0059】この遮光層44は、RF反応性スパッタに
より形成され、この時ターゲットとしてゲルマニウム(
Ge)、スパッタ雰囲気としてAr+O2混合ガスが用
いられる。このGeOx 膜は、膜厚方向に組成勾配を
持つようにスパッタ雰囲気のガス分圧を徐々にコントロ
ールして形成され、GeOx のx が基板側界面近傍
で1.0≦x ≦1.5、GeOx 膜中央付近で0.
1≦x ≦1.0、さらに基板側とは反対側の界面近傍
で1.0≦x ≦1.5になるように、組成が徐々に変
化するように形成される。
This light shielding layer 44 is formed by RF reactive sputtering, using germanium (
Ge), an Ar+O2 mixed gas is used as the sputtering atmosphere. This GeOx film is formed by gradually controlling the gas partial pressure of the sputtering atmosphere so that it has a composition gradient in the film thickness direction, and x of GeOx is 1.0≦x≦1.5 near the substrate side interface. 0 near the center of the membrane.
The composition is formed so as to gradually change so that 1≦x≦1.0 and further 1.0≦x≦1.5 near the interface on the opposite side to the substrate side.

【0060】つまり、遮光層44の下層部分と上層部分
を形成する時に、酸素O2 の量を多くして、遮光層4
4の中間層部分を形成する時に、酸素O2 の量を少な
くするようにする。これにより、O2 量の多い遮光層
44の上下層は絶縁性を有するようになり、O2 量が
少なくGeの量の多い中間層が有色となって遮光性を有
することになる。
That is, when forming the lower layer and the upper layer of the light shielding layer 44, the amount of oxygen O2 is increased to form the light shielding layer 44.
When forming the intermediate layer portion of No. 4, the amount of oxygen O2 is reduced. As a result, the upper and lower layers of the light-shielding layer 44, which have a large amount of O2, have an insulating property, and the intermediate layer, which has a small amount of O2 and a large amount of Ge, becomes colored and has a light-blocking property.

【0061】そして、この遮光層44と層間絶縁層40
をフォトリソエッチング工程でパターン形成を行い、受
光素子11′においては金属電極22に電源を供給する
コンタクト部分と透明電極24からドレイン電極41に
配線を接続するコンタクト部分、TFTにおいては受光
素子11′の透明電極24からドレイン電極41に配線
を接続するコンタクト部分とソ−ス電極42から多層配
線13へと配線を接続するコンタクト部分が形成される
[0061] Then, this light shielding layer 44 and interlayer insulating layer 40
is patterned in a photolithographic etching process, and in the light receiving element 11', the contact part that supplies power to the metal electrode 22 and the contact part that connects the wiring from the transparent electrode 24 to the drain electrode 41, and in the TFT, the contact part that supplies power to the metal electrode 22, and the contact part that connects the wiring from the transparent electrode 24 to the drain electrode 41, and in the TFT, the contact part that supplies power to the metal electrode 22, and the contact part that connects the wiring from the transparent electrode 24 to the drain electrode 41, and the A contact portion connecting the wiring from the transparent electrode 24 to the drain electrode 41 and a contact portion connecting the wiring from the source electrode 42 to the multilayer wiring 13 are formed.

【0062】この後に、コンタクト部分に残ったポリイ
ミド等を完全に除去するために、O2 でプラズマにさ
らすDescumを行う。
After this, in order to completely remove polyimide and the like remaining in the contact portion, descum is performed by exposing the contact portion to plasma using O2.

【0063】次に、アルミニウム(Al)をDCマグネ
トロンスパッタによりイメージセンサ全体を覆うように
10000オングストロ−ム程度の厚さで約150℃程
度の温度で着膜し、所望のパターンを得るためにフッ酸
、硝酸、リン酸、水の混合液を用いたフォトリソエッチ
ング工程でパターニングしてレジストを除去する。これ
により、受光素子11′において金属電極22に電源を
供給する配線部分、透明電極24からドレイン電極41
と接続する配線30a部分、ソース電極41から多層配
線13へ接続する配線30b部分が形成される。
Next, a film of aluminum (Al) is deposited to a thickness of about 10,000 angstroms at a temperature of about 150° C. by DC magnetron sputtering to cover the entire image sensor, and a film is coated with a film to obtain a desired pattern. The resist is patterned and removed using a photolithographic etching process using a mixture of acid, nitric acid, phosphoric acid, and water. As a result, in the light receiving element 11', the wiring portion that supplies power to the metal electrode 22, the transparent electrode 24 to the drain electrode 41
A wiring 30a portion connecting to the multilayer wiring 13 and a wiring 30b portion connecting from the source electrode 41 to the multilayer wiring 13 are formed.

【0064】最後に、パシベーション層(図示せず)で
あるポリイミドを3μm程度の厚さで塗布し、125℃
程度でプリベークを行ってフォトリソエッチング工程で
パターン形成を行い、再度230℃程度で90分間ベー
キングしてパシベーション層を形成する。この後、De
scumを行い、不要に残ったポリイミドを取り除く。
Finally, polyimide as a passivation layer (not shown) is applied to a thickness of about 3 μm, and heated at 125°C.
A prebaking process is performed at a temperature of about 200° C., a pattern is formed by a photolithographic etching process, and a passivation layer is formed by baking again at about 230° C. for 90 minutes. After this, De
Perform scum to remove unnecessary remaining polyimide.

【0065】本実施例のイメージセンサによれば、TF
T部分においてTFT上部の層間絶縁層40を覆うよう
に上下層が絶縁性を有し、中間層が遮光性と絶縁性を有
するGeOx 膜の遮光層44を形成し、層間絶縁層4
0及び遮光層44にコンタクトホールを設け、受光素子
11′の透明電極24からの配線30aがドレイン電極
41に接続し、多層配線13への配線30bがソース電
極42に接続するような構成となっているので、従来例
の配線30a、30bと同一のアルミニウム層で遮光用
金属層を形成していた場合では、遮光用金属層を介して
ドレイン・ソース電極間にショートが発生することがあ
ったものを、遮光層44によってドレイン・ソース電極
間のショートを防止し、遮光性をも保持できる効果があ
る。更に、薄膜トランジスタのエッジ近傍においても、
層間絶縁層40上に絶縁性を有する遮光層44を形成し
ているために、ドレイン・ソ−ス電極の引き出し配線3
0a,30bとゲ−ト電極25との間のショ−トを防止
することができる効果がある。
According to the image sensor of this embodiment, TF
In the T portion, a light-shielding layer 44 of a GeOx film having upper and lower layers having insulating properties and an intermediate layer having light-shielding and insulating properties is formed so as to cover the interlayer insulating layer 40 on the top of the TFT, and the interlayer insulating layer 4
0 and the light-shielding layer 44, the wiring 30a from the transparent electrode 24 of the light receiving element 11' is connected to the drain electrode 41, and the wiring 30b to the multilayer wiring 13 is connected to the source electrode 42. Therefore, if the light-shielding metal layer was formed of the same aluminum layer as the conventional wirings 30a and 30b, a short could occur between the drain and source electrodes through the light-shielding metal layer. However, the light shielding layer 44 has the effect of preventing short circuits between the drain and source electrodes and also maintaining light shielding properties. Furthermore, near the edges of thin film transistors,
Since the insulating light shielding layer 44 is formed on the interlayer insulating layer 40, the drain/source electrode lead wiring 3
This has the effect of preventing short circuits between 0a, 30b and the gate electrode 25.

【0066】尚、別の実施例として、図3の断面説明図
に示すように、遮光層44を配線30a,30b上にT
FTを覆うように形成しても、ドレイン・ソース間のシ
ョート防止と遮光性の保持を図ることができる。
As another example, as shown in the cross-sectional view of FIG.
Even if it is formed to cover the FT, short circuit between the drain and source can be prevented and light shielding properties can be maintained.

【0067】また、図4は、本発明の別の実施例の薄膜
トランジスタ(TFT)部分の断面説明図である。この
別の実施例では、遮光層を3層構造とするものであり、
基板21側から第1の遮光層44a、第2の遮光層44
b、第3の遮光層44cとすると、第1の遮光層44a
及び第3の遮光層44cはそれぞれ膜厚約500オング
ストロ−ムのGe2 O3 からなり、第2の遮光層4
4bはGeOx (GeOx のx は、0.1≦x 
≦1.0)からなる遮光層としている。
FIG. 4 is an explanatory cross-sectional view of a thin film transistor (TFT) portion of another embodiment of the present invention. In this other embodiment, the light shielding layer has a three-layer structure,
A first light shielding layer 44a and a second light shielding layer 44 from the substrate 21 side.
b, the third light shielding layer 44c, the first light shielding layer 44a
and the third light-shielding layer 44c are each made of Ge2O3 with a film thickness of about 500 angstroms, and the second light-shielding layer 4
4b is GeOx (x of GeOx is 0.1≦x
≦1.0).

【0068】第1の遮光層44aと第3の遮光層44c
は絶縁性を有し、第2の遮光層44bは遮光性と絶縁性
を有することになり、図4に示すように、TFTの層間
絶縁層40上に遮光層44a,44b,44cを順次積
層し、コンタクトホールを形成して、配線30a,30
bをドレイン電極41、ソース電極42に接続するよう
にしているので、ドレイン電極41に接続する配線30
aとソース電極42に接続する配線30bとの間のショ
ートを防止することができ、更にTFT上部における遮
光性をも保持することができる効果がある。また、薄膜
トランジスタのエッジ近傍においても、層間絶縁層40
上に絶縁性を有する第1の遮光層44a,遮光性を有す
る第2の遮光層44b,絶縁性を有する第3の遮光層4
4cを順次積層して形成しているために、ドレイン・ソ
−ス電極の引き出し配線30a,30bとゲ−ト電極2
5との間のショ−トを防止することができる効果がある
First light shielding layer 44a and third light shielding layer 44c
has an insulating property, and the second light-shielding layer 44b has a light-shielding property and an insulating property.As shown in FIG. Then, contact holes are formed to connect the wirings 30a and 30.
b is connected to the drain electrode 41 and source electrode 42, so the wiring 30 connected to the drain electrode 41
It is possible to prevent a short circuit between the wiring 30b connected to the source electrode 42 and the wiring 30b connected to the source electrode 42, and it is also possible to maintain the light-shielding property above the TFT. Also, near the edges of the thin film transistor, the interlayer insulating layer 40
A first light-shielding layer 44a having insulation properties, a second light-shielding layer 44b having light-shielding properties, and a third light-shielding layer 4 having insulation properties thereon.
4c is formed by sequentially stacking the drain/source electrode lead wires 30a, 30b and the gate electrode 2.
This has the effect of preventing short-circuits with 5.

【0069】尚、更に別の実施例として、図5の断面説
明図に示すように、配線30a,30b上部にTFTを
覆うように絶縁性を有する第1の遮光層44a、遮光性
と絶縁性を有する第2の遮光層44b、絶縁性を有する
第3の遮光層44cを順次形成すれば、ソース・ドレイ
ン間のショートの防止と遮光性の保持を図ることができ
る。
As a further example, as shown in the cross-sectional diagram of FIG. By sequentially forming the second light-shielding layer 44b having an insulating property and the third light-shielding layer 44c having an insulating property, short circuits between the source and drain can be prevented and light-shielding properties can be maintained.

【0070】更に、別の実施例について図6,図7及び
図8を使って説明する。図6は、別の実施例のイメージ
センサの断面説明図、図7は、この別の実施例の受光素
子部分の平面説明図、図8は、図7のB−B′部分の断
面説明図である。
Further, another embodiment will be explained using FIGS. 6, 7 and 8. 6 is a cross-sectional explanatory diagram of an image sensor of another embodiment, FIG. 7 is a plan explanatory diagram of a light receiving element portion of this another embodiment, and FIG. 8 is a cross-sectional explanatory diagram of a section BB' in FIG. 7. It is.

【0071】この別の実施例のイメージセンサは、基板
21上に受光素子11′、薄膜トランジスタ(TFT)
の電荷転送部12と、多層配線13とが形成されており
、特徴として、受光素子11′の透明電極24からTF
Tのドレイン電極41に接続するアルミニウム(Al)
の配線30aがポリイミドの層間絶縁層40上に直接形
成されるのではなく、窒化ゲルマニウム(GeNx )
膜の光吸収性(遮光性)絶縁層44′を介して形成され
ている。
The image sensor of this other embodiment has a light receiving element 11' and a thin film transistor (TFT) on a substrate 21.
A charge transfer section 12 and a multilayer wiring 13 are formed, and the feature is that the TF
Aluminum (Al) connected to the drain electrode 41 of T
The wiring 30a is not formed directly on the polyimide interlayer insulating layer 40, but is made of germanium nitride (GeNx).
It is formed through a light-absorbing (light-shielding) insulating layer 44' of the film.

【0072】図7及び図8を使って、受光素子部分につ
いて具体的に説明すると、受光素子11′のTFT側の
端部を層間絶縁層40を介して覆うようにGeNx 膜
の光吸収性絶縁層44′が形成され、層間絶縁層40と
光吸収性絶縁層44′にコンタクトホールが設けられ、
光吸収性絶縁層44′上にAlの配線30aが形成され
ている。この時、図7に示すように、金属電極22の主
走査方向の端部c−d部分に配線30aの端部a−b部
分が掛からないように形成すれば、配線30aと金属電
極22とのショートを有効に避けることができる。
To explain the light receiving element portion in detail with reference to FIGS. 7 and 8, a light absorbing insulating layer of a GeNx film is formed so as to cover the TFT side end of the light receiving element 11' with an interlayer insulating layer 40 interposed therebetween. A layer 44' is formed, contact holes are provided in the interlayer insulating layer 40 and the light absorbing insulating layer 44',
Al wiring 30a is formed on the light-absorbing insulating layer 44'. At this time, as shown in FIG. 7, if the wiring 30a is formed so that the ends a-b of the wiring 30a do not overlap the ends c-d of the metal electrode 22 in the main scanning direction, the wiring 30a and the metal electrode 22 can be Short circuits can be effectively avoided.

【0073】そして、光吸収性絶縁層44′で受光素子
の受光領域以外の部分を覆い受光領域を規定する。この
ことによりMTFの向上が図られる。
Then, the light-absorbing insulating layer 44' covers the portion of the light-receiving element other than the light-receiving region to define the light-receiving region. This improves MTF.

【0074】同様にTFT部分においても、層間絶縁層
40上にGeNx 膜の光吸収性絶縁層44′が形成さ
れ、層間絶縁層40と光吸収性絶縁層44′にコンタク
トホールが設けられ、ドレイン電極41にAlの配線3
0aが、ソース電極42に配線30bが接続する構成と
なっている。
Similarly, in the TFT portion, a light-absorbing insulating layer 44' of a GeNx film is formed on the interlayer insulating layer 40, and a contact hole is provided in the interlayer insulating layer 40 and the light-absorbing insulating layer 44' to connect the drain. Al wiring 3 on electrode 41
0a has a configuration in which the wiring 30b is connected to the source electrode 42.

【0075】上記光吸収性絶縁層44′のGeNx 膜
は、約1000オングストロ−ム程度の厚さにスパッタ
リング又は電子ビーム蒸着により着膜を行う。
The GeNx film of the light-absorbing insulating layer 44' is deposited to a thickness of about 1000 angstroms by sputtering or electron beam evaporation.

【0076】また、光吸収性絶縁層44′のGeNx 
膜のパターニングは、GeNx 膜の不要箇所に予めレ
ジストを塗布しておき、GeNx 膜を形成した後リフ
トオフにより行うものである。
[0076] Furthermore, GeNx of the light-absorbing insulating layer 44'
The patterning of the film is performed by applying a resist to unnecessary parts of the GeNx film in advance, forming the GeNx film, and then performing lift-off.

【0077】尚、GeNx 膜(GeNx のx が、
0.1<x <0.9)で膜厚1000オングストロ−
ム以上よりなる光吸収性絶縁層44′は、比抵抗105
 Ωcm以上、吸収係数5×104 以上となり、良好
な絶縁性と透過率が波長550nmのとき5%以下とな
る良好な遮光性を有する特性を持つことになる。
[0077] Note that the GeNx film (x of GeNx is
0.1<x<0.9) and film thickness 1000 angstroms
The light-absorbing insulating layer 44' is made of a material having a resistivity of 105 or more.
It has properties of Ωcm or more, absorption coefficient of 5×10 4 or more, good insulation properties, and good light-shielding properties with transmittance of 5% or less at a wavelength of 550 nm.

【0078】また、光吸収性絶縁材料は、GeNx 以
外の不完全酸化物、例えば、酸化シリコン(SiOx 
)、酸化タンタル(TaOx )を用いてもよいし、ま
たは不完全窒化物の窒化タンタル(TaNx )を用い
てもよい。
The light-absorbing insulating material may also be an incomplete oxide other than GeNx, such as silicon oxide (SiOx
), tantalum oxide (TaOx), or incomplete nitride tantalum nitride (TaNx).

【0079】この別の実施例によれば、受光素子11′
の透明電極24からの引き出し配線30aと金属電極2
2のパターンエッジとの間に、ポリイミドの層間絶縁層
40と絶縁性を有する光吸収性絶縁層44′を設けてい
るので、配線30aと金属電極22とのショートが低減
され、且つTFT部分においては、TFT上部において
遮光性を有する光吸収性絶縁層44′を設けているので
、Alの遮光層を形成する必要がなくなるためにソース
・ドレイン両電極とのショートが防止される効果がある
。更に、薄膜トランジスタのエッジ近傍においても、層
間絶縁層40上に絶縁性を有する光吸収性絶縁層44′
を形成しているために、ドレイン・ソ−ス電極の引き出
し配線30a,30bとTFTのゲ−ト電極25との間
のショ−トを防止することができる効果がある。
According to this other embodiment, the light receiving element 11'
The lead wiring 30a from the transparent electrode 24 and the metal electrode 2
Since a polyimide interlayer insulating layer 40 and an insulating light-absorbing insulating layer 44' are provided between the pattern edge of No. 2 and the pattern edge of No. 2, short circuits between the wiring 30a and the metal electrode 22 are reduced. Since a light-absorbing insulating layer 44' having a light-shielding property is provided above the TFT, there is no need to form a light-shielding layer of Al, which has the effect of preventing short circuits with both the source and drain electrodes. Furthermore, a light-absorbing insulating layer 44' having an insulating property is formed on the interlayer insulating layer 40 near the edge of the thin film transistor.
This has the effect of preventing short circuits between the drain/source electrode lead wires 30a, 30b and the TFT gate electrode 25.

【0080】また、TFTにおいても、当該光吸収性絶
縁層44′による遮光効果は大きく、波長550nmで
透過率5%以下を達成できる。
[0080] Also in the TFT, the light-shielding effect by the light-absorbing insulating layer 44' is large, and a transmittance of 5% or less can be achieved at a wavelength of 550 nm.

【0081】[0081]

【発明の効果】請求項1記載の発明によれば、薄膜トラ
ンジスタ部分において、層間絶縁層を覆うように絶縁性
と遮光性を有する遮光層を形成し、層間絶縁層と遮光層
にコンタクトホ−ルを形成してドレイン電極とソ−ス電
極に接続する配線を設けたイメ−ジセンサとしているの
で、ドレイン電極に接続する配線とソ−ス電極に接続す
る配線との間におけるショ−トを防止し、両配線とゲ−
ト電極との間のショ−トも防止することができる効果が
ある。
According to the invention as set forth in claim 1, in the thin film transistor portion, a light shielding layer having insulation and light shielding properties is formed to cover the interlayer insulating layer, and a contact hole is formed in the interlayer insulating layer and the light shielding layer. Since the image sensor has wiring connected to the drain electrode and the source electrode, short circuits between the wiring connected to the drain electrode and the wiring connected to the source electrode can be prevented. , both wiring and game
This also has the effect of preventing short-circuits with the short electrode.

【0082】請求項2記載の発明によれば、薄膜トラン
ジスタ部分において、層間絶縁層を覆うように上下層が
絶縁性を有し、中間層が遮光性と絶縁性を有するよう化
学組成を変化させた遮光層を形成し、層間絶縁層と遮光
層にコンタクトホ−ルを形成してドレイン電極とソ−ス
電極に接続する配線を設けたイメ−ジセンサとしている
ので、ドレイン電極に接続する配線とソ−ス電極に接続
する配線との間におけるショ−トを防止し、両配線とゲ
−ト電極との間のショ−トも防止することができる効果
がある。
According to the second aspect of the invention, in the thin film transistor portion, the chemical composition is changed so that the upper and lower layers have insulating properties so as to cover the interlayer insulating layer, and the intermediate layer has light blocking properties and insulating properties. The image sensor has a light-shielding layer formed, a contact hole formed in the interlayer insulating layer and the light-shielding layer, and wiring connected to the drain electrode and source electrode. This has the effect of preventing short-circuits between the wiring connected to the source electrode and the gate electrode, and also preventing short-circuits between both wirings and the gate electrode.

【0083】請求項3記載の発明によれば、薄膜トラン
ジスタ部分において、層間絶縁層を覆うように絶縁性を
有する第1の遮光層と、遮光性と絶縁性を有する第2の
遮光層と、絶縁性を有する第3の遮光層とを形成し、層
間絶縁層と第1の遮光層、第2の遮光層、第3の遮光層
にコンタクトホ−ルを形成してドレイン電極とソ−ス電
極に接続する配線を設けたイメ−ジセンサとしているの
で、ドレイン電極に接続する配線とソ−ス電極に接続す
る配線との間におけるショ−トを防止し、両配線とゲ−
ト電極との間のショ−トも防止することができる。
According to the third aspect of the invention, in the thin film transistor portion, the first light-shielding layer having an insulating property covers the interlayer insulating layer, the second light-shielding layer having a light-shielding property and an insulating property, and an insulating layer. contact holes are formed in the interlayer insulating layer, the first light-shielding layer, the second light-shielding layer, and the third light-shielding layer to form a drain electrode and a source electrode. Since the image sensor is equipped with wiring connected to the drain electrode and the source electrode, it is possible to prevent short-circuits between the wiring connected to the drain electrode and the wiring connected to the source electrode, and to connect both wiring and the gate electrode.
Short-circuits with the short electrode can also be prevented.

【0084】請求項4記載の発明によれば、受光素子部
分において、透明電極の端部を覆うように層間絶縁層上
に絶縁性と遮光性を有する遮光層を形成し、層間絶縁層
と遮光層にコンタクトホ−ルを形成して透明電極に接続
する配線を設けたイメ−ジセンサとしているので、透明
電極に接続する配線と金属電極との間におけるショ−ト
を防止することができる効果がある。
According to the fourth aspect of the invention, in the light-receiving element portion, a light-shielding layer having insulation and light-shielding properties is formed on the interlayer insulating layer so as to cover the end of the transparent electrode, and the interlayer insulating layer and light-shielding Since the image sensor has a contact hole formed in the layer and a wiring connected to the transparent electrode, it is effective in preventing short circuits between the wiring connected to the transparent electrode and the metal electrode. be.

【0085】請求項5記載の発明によれば、イメ−ジセ
ンサにおいて、受光素子部分では透明電極の端部を覆う
ように層間絶縁層を介して、薄膜トランジスタ部分では
全体を覆うように層間絶縁層を介して絶縁性と遮光性を
有する遮光層を形成し、層間絶縁層と遮光層にコンタク
トホ−ルを形成して透明電極に接続し、ドレイン電極に
接続する配線と、ソ−ス電極に接続する配線とを設けた
イメ−ジセンサとしているので、受光素子部分では透明
電極に接続する配線と金属電極との間におけるショ−ト
を防止することができ、薄膜トランジスタ部分ではドレ
イン電極に接続する配線とソ−ス電極に接続する配線と
の間におけるショ−トを防止し、両配線とゲ−ト電極と
の間のショ−トも防止することができる効果がある。
According to the fifth aspect of the present invention, in the image sensor, an interlayer insulating layer is provided to cover the end of the transparent electrode in the light receiving element portion, and an interlayer insulating layer is provided to cover the entire thin film transistor portion. Form a light-shielding layer with insulation and light-shielding properties through the interlayer insulating layer and the light-shielding layer, connect to the transparent electrode by forming a contact hole in the interlayer insulating layer and the light-shielding layer, connect to the drain electrode, and connect to the source electrode. Since the image sensor is equipped with wiring that connects to the transparent electrode, it is possible to prevent short circuits between the wiring that connects to the transparent electrode and the metal electrode in the light receiving element part, and the wiring that connects to the drain electrode and the metal electrode in the thin film transistor part. This has the effect of preventing short-circuits with the wiring connected to the source electrode, and also preventing short-circuits between both wirings and the gate electrode.

【0086】また、遮光層で受光素子の受光領域以外の
部分を覆って受光領域を規定することにより、迷光など
の影響を小さくできるため、MTFの向上をもたらすこ
とができる効果がある。
Furthermore, by defining the light-receiving region by covering the portion of the light-receiving element other than the light-receiving region with the light-shielding layer, the effects of stray light and the like can be reduced, which has the effect of improving the MTF.

【図面の簡単な説明】[Brief explanation of the drawing]

【図1】本発明の一実施例に係るイメ−ジセンサの受光
素子、薄膜トランジスタ及び多層配線の一部の平面説明
図である。
FIG. 1 is an explanatory plan view of a part of a light receiving element, a thin film transistor, and a multilayer wiring of an image sensor according to an embodiment of the present invention.

【図2】図1のA−A′部分の断面説明図である。FIG. 2 is an explanatory cross-sectional view taken along line AA' in FIG. 1;

【図3】別の実施例の薄膜トランジスタの断面説明図で
ある。
FIG. 3 is an explanatory cross-sectional view of a thin film transistor of another example.

【図4】更に別の実施例の薄膜トランジスタの断面説明
図である。
FIG. 4 is an explanatory cross-sectional view of a thin film transistor of still another example.

【図5】更に別の実施例の薄膜トランジスタの断面説明
図である。
FIG. 5 is an explanatory cross-sectional view of a thin film transistor of still another example.

【図6】別の実施例のイメ−ジセンサの断面説明図であ
る。
FIG. 6 is a cross-sectional explanatory diagram of an image sensor according to another embodiment.

【図7】別の実施例の受光素子の平面説明図である。FIG. 7 is an explanatory plan view of a light receiving element of another example.

【図8】図7のB−B′部分の断面説明図である。8 is a cross-sectional explanatory diagram of a section BB' in FIG. 7. FIG.

【図9】イメ−ジセンサの等価回路図である。FIG. 9 is an equivalent circuit diagram of an image sensor.

【図10】従来のイメ−ジセンサの受光素子、薄膜トラ
ンジスタ及び多層配線の一部の断面説明図である。
FIG. 10 is an explanatory cross-sectional view of a part of a light receiving element, a thin film transistor, and a multilayer wiring of a conventional image sensor.

【符号の説明】[Explanation of symbols]

11  受光素子アレイ 12  電荷転送部 13  多層配線 14  共通信号線 15  駆動用IC 16  ゲートパルス発生回路 17  出力線 21  基板 22  金属電極 23  光導電層 24  透明電極 25  ゲ−ト電極 26  ゲート絶縁膜 27  半導体活性層 28  オーミックコンタクト層 29  トップ絶縁層 30  遮光用金属層 31  下部信号線 32  上部信号線 35  コンタクトホール 40  層間絶縁層 41  ドレイン電極 42  ソース電極 44  遮光層 44´  光吸収性絶縁層 11 Photo-receiving element array 12 Charge transfer section 13 Multilayer wiring 14 Common signal line 15 Drive IC 16 Gate pulse generation circuit 17 Output line 21 Substrate 22 Metal electrode 23 Photoconductive layer 24 Transparent electrode 25 Gate electrode 26 Gate insulation film 27 Semiconductor active layer 28 Ohmic contact layer 29 Top insulation layer 30 Metal layer for light shielding 31 Lower signal line 32 Upper signal line 35 Contact hole 40 Interlayer insulation layer 41 Drain electrode 42 Source electrode 44 Light shielding layer 44´  Light-absorbing insulating layer

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】  ゲ−ト電極、ドレイン電極及びソ−ス
電極を具備する薄膜トランジスタ素子を有するイメ−ジ
センサにおいて、前記ドレイン電極及び前記ソ−ス電極
を覆うように形成された層間絶縁層と、前記層間絶縁層
を覆うように絶縁性と遮光性を有するよう形成された遮
光層と、前記層間絶縁層と前記遮光層にコンタクトホ−
ルを形成して前記ドレイン電極に接続する配線と前記ソ
−ス電極に接続する配線とを設けたことを特徴とするイ
メ−ジセンサ。
1. An image sensor having a thin film transistor element comprising a gate electrode, a drain electrode, and a source electrode, comprising: an interlayer insulating layer formed to cover the drain electrode and the source electrode; A light shielding layer formed to have insulation and light shielding properties so as to cover the interlayer insulating layer, and a contact hole in the interlayer insulating layer and the light shielding layer.
1. An image sensor characterized in that an image sensor is provided with a wiring that forms a channel and connects to the drain electrode, and a wiring that connects to the source electrode.
【請求項2】  ゲ−ト電極、ドレイン電極及びソ−ス
電極を具備する薄膜トランジスタ素子を有するイメ−ジ
センサにおいて、前記ドレイン電極及び前記ソ−ス電極
を覆うように形成された層間絶縁層と、前記層間絶縁層
を覆うように上下層部分が絶縁性を有し、中間層部分が
遮光性と絶縁性を有するよう化学組成を変化させて形成
された遮光層と、前記層間絶縁層と前記遮光層にコンタ
クトホ−ルを形成して前記ドレイン電極に接続する配線
と前記ソ−ス電極に接続する配線とを設けたことを特徴
とするイメ−ジセンサ。
2. An image sensor having a thin film transistor element having a gate electrode, a drain electrode, and a source electrode, an interlayer insulating layer formed to cover the drain electrode and the source electrode; A light shielding layer formed by changing the chemical composition so that the upper and lower layer portions have insulation properties so as to cover the interlayer insulation layer, and the intermediate layer portion has light shielding properties and insulation properties, and the interlayer insulation layer and the light shielding layer. An image sensor characterized in that a contact hole is formed in a layer to provide a wiring connected to the drain electrode and a wiring connected to the source electrode.
【請求項3】  ゲ−ト電極、ドレイン電極及びソ−ス
電極を具備する薄膜トランジスタ素子を有するイメ−ジ
センサにおいて、前記ドレイン電極及び前記ソ−ス電極
を覆うように形成された層間絶縁層と、前記層間絶縁層
を覆うように絶縁性を有するよう形成された第1の遮光
層と、前記第1の遮光層上に遮光性と絶縁性を有するよ
う形成された第2の遮光層と、前記第2の遮光層上に絶
縁性を有するよう形成された第3の遮光層と、前記層間
絶縁層と前記第1の遮光層、前記第2の遮光層及び前記
第3の遮光層にコンタクトホ−ルを形成して前記ドレイ
ン電極に接続する配線と前記ソ−ス電極に接続する配線
とを設けたことを特徴とするイメ−ジセンサ。
3. An image sensor having a thin film transistor element comprising a gate electrode, a drain electrode, and a source electrode, an interlayer insulating layer formed to cover the drain electrode and the source electrode; a first light-shielding layer formed to have insulation properties so as to cover the interlayer insulating layer; a second light-shielding layer formed to have light-shielding properties and insulation properties on the first light-shielding layer; a third light-shielding layer formed to have an insulating property on the second light-shielding layer; and a contact hole between the interlayer insulating layer, the first light-shielding layer, the second light-shielding layer, and the third light-shielding layer. 1. An image sensor comprising: a wire forming a hole and connecting to the drain electrode; and a wire connecting to the source electrode.
【請求項4】  基板上に金属電極、光導電層、透明電
極を順次積層した受光素子を有するイメ−ジセンサにお
いて、前記受光素子を覆うように形成された層間絶縁層
と、前記受光素子の端部を覆うように前記層間絶縁層を
介して形成された絶縁性と遮光性を有する遮光層と、前
記層間絶縁層と前記遮光層にコンタクトホ−ルを形成し
て前記透明電極に接続する配線とを設けたことを特徴と
するイメ−ジセンサ。
4. An image sensor having a light-receiving element in which a metal electrode, a photoconductive layer, and a transparent electrode are sequentially laminated on a substrate, an interlayer insulating layer formed to cover the light-receiving element, and an end of the light-receiving element. a light-shielding layer having insulation and light-shielding properties formed through the interlayer insulating layer so as to cover the interlayer insulating layer, and a wiring connected to the transparent electrode by forming a contact hole in the interlayer insulating layer and the light-shielding layer. An image sensor characterized by being provided with.
【請求項5】  基板上に金属電極、光導電層、透明電
極を順次積層した受光素子と、ゲ−ト電極、ドレイン電
極及びソ−ス電極を具備する薄膜トランジスタ素子とを
有するイメ−ジセンサにおいて、前記受光素子の前記透
明電極と前記薄膜トランジスタ素子の前記ドレイン電極
及び前記ソ−ス電極を覆うように形成された層間絶縁層
と、前記受光素子部分では前記受光素子の端部を覆うよ
うに、前記薄膜トランジスタ素子部分では前記層間絶縁
層を覆うように形成された絶縁性と遮光性を有する遮光
層と、前記層間絶縁層と前記遮光層にコンタクトホ−ル
を形成して前記透明電極に接続する配線と、前記ドレイ
ン電極に接続する配線と、前記ソ−ス電極に接続する配
線とを設けたことを特徴とするイメ−ジセンサ。
5. An image sensor comprising a light receiving element in which a metal electrode, a photoconductive layer, and a transparent electrode are successively laminated on a substrate, and a thin film transistor element having a gate electrode, a drain electrode, and a source electrode, an interlayer insulating layer formed to cover the transparent electrode of the light receiving element and the drain electrode and the source electrode of the thin film transistor element; In the thin film transistor element portion, a light shielding layer having insulation and light shielding properties is formed to cover the interlayer insulating layer, and a contact hole is formed in the interlayer insulating layer and the light shielding layer to connect to the transparent electrode. An image sensor comprising: a wire connected to the drain electrode; and a wire connected to the source electrode.
JP3037815A 1991-02-08 1991-02-08 Image sensor Pending JPH04257262A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3037815A JPH04257262A (en) 1991-02-08 1991-02-08 Image sensor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3037815A JPH04257262A (en) 1991-02-08 1991-02-08 Image sensor

Publications (1)

Publication Number Publication Date
JPH04257262A true JPH04257262A (en) 1992-09-11

Family

ID=12508020

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3037815A Pending JPH04257262A (en) 1991-02-08 1991-02-08 Image sensor

Country Status (1)

Country Link
JP (1) JPH04257262A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020074465A (en) * 2010-07-01 2020-05-14 株式会社半導体エネルギー研究所 Image sensor
JP2021114779A (en) * 2010-09-06 2021-08-05 株式会社半導体エネルギー研究所 Semiconductor device, information terminal, and electronic apparatus

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020074465A (en) * 2010-07-01 2020-05-14 株式会社半導体エネルギー研究所 Image sensor
JP2021114779A (en) * 2010-09-06 2021-08-05 株式会社半導体エネルギー研究所 Semiconductor device, information terminal, and electronic apparatus
US11239268B2 (en) 2010-09-06 2022-02-01 Semiconductor Energy Laboratory Co., Ltd. Electronic device
US11264415B2 (en) 2010-09-06 2022-03-01 Semiconductor Energy Laboratory Co., Ltd. Electronic device
US11430820B2 (en) 2010-09-06 2022-08-30 Semiconductor Energy Laboratory Co., Ltd. Electronic device
US11728354B2 (en) 2010-09-06 2023-08-15 Semiconductor Energy Laboratory Co., Ltd. Electronic device

Similar Documents

Publication Publication Date Title
US5525813A (en) Image sensor having TFT gate electrode surrounding the photoelectric conversion element
JPH0734467B2 (en) Image sensor manufacturing method
US6423973B2 (en) X-ray image sensor and method for fabricating the same
JP4657587B2 (en) Thin film transistor display panel
US5202575A (en) TFT-driven image sensor including a reduced-size capacitor structure
JPH0442934A (en) Multilayer interconnection structure
US8193534B2 (en) Array substrate of thin film transistor liquid crystal display and method of manufacturing the same
JPH05251705A (en) Thin-film transistor
US5216491A (en) Semiconductor photoconductive device with laminated refractory metal electrode
JPH03276957A (en) Image sensor and its drive method
US5360744A (en) Method of manufacturing image sensor
JP2836246B2 (en) Method of manufacturing thin film transistor and multilayer wiring
JPH0730084A (en) Two-dimensional contact image sensor
JPH04257262A (en) Image sensor
JPH03295275A (en) Thin film transistor
JPH0775256B2 (en) Image sensor manufacturing method
JP3144091B2 (en) 2D image sensor
KR940005901B1 (en) Method of fabricating image sensor
JPH04255269A (en) Photodetective device
JPS6258551B2 (en)
JP3146509B2 (en) 2D contact image sensor
JPH04373172A (en) Image sensor
JPH03204970A (en) Image sensor
JPH03212975A (en) Image sensor
JPH0595100A (en) Image sensor