JPH0425130A - 多孔質シリコン基板の製造方法 - Google Patents

多孔質シリコン基板の製造方法

Info

Publication number
JPH0425130A
JPH0425130A JP12995390A JP12995390A JPH0425130A JP H0425130 A JPH0425130 A JP H0425130A JP 12995390 A JP12995390 A JP 12995390A JP 12995390 A JP12995390 A JP 12995390A JP H0425130 A JPH0425130 A JP H0425130A
Authority
JP
Japan
Prior art keywords
porous silicon
substrate
porous
silicon layer
silicon substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP12995390A
Other languages
English (en)
Inventor
Kouichi Koukado
香門 浩一
Hiroya Kimura
浩也 木村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP12995390A priority Critical patent/JPH0425130A/ja
Publication of JPH0425130A publication Critical patent/JPH0425130A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Formation Of Insulating Films (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] この発明は、基板表面を陽極酸化して多孔質シリコン層
を形成した多孔質シリコン基板の製造方法に関するもの
であり、たとえば■−V族化合物半導体、II−VI族
化合物半導体、IV−IV族化合物半導体、および酸化
物超電導化合物などがその上にエピタキシャル結晶成長
される多孔質シリコン基板の製造方法に関するものであ
る。
[従来の技術] 表面に多孔質シリコン層を形成した多孔質シリコン基板
上に化合物半導体材料をエピタキシャル成長させる従来
の技術は、たとえば特開昭63182811号公報や、
Applied  Physics  Letters
、51 (1987)814頁などがあり、GaAs化
合物を多孔質シリコン基板上にエピタキシャル成長させ
ている。
エピタキシャル成長させる基板として多孔質シリコン基
板を用いる理由は、このように多孔質シリコン層を基板
表面に形成することにより、基板との格子不整合による
ミスフィツト転位を多孔質シリコンに吸収させることが
でき、結晶性を向上させることができるからである。
第7図は、このような陽極酸化を行なうための従来の電
解セル装置を示す断面図である。第7図を参照して、テ
フロンセル11の上にはテフロン上蓋12が設けられて
おり、このテフロン上蓋12の中央には空気孔15が形
成されている。この空気孔15には支持棒17aが通さ
れている。支持棒17aの先端には円板状の陰極17が
設けられている。
テフロンセル11の下方にはテフロン下蓋13が設けら
れており、シリコン単結晶基板16は、両側のOリング
14を介してテフロンセル11の下方端とテフロン下蓋
13との間に挟みつけられて支持されている。またシリ
コン単結晶基板16の下には陽極18が取付けられてい
る。
テフロンセル11内には、電解液19が満たされている
。陰極17としては一般に白金が用いられている。陰極
17と陽極18の間に一定の電流密度で電流を流すこと
により、シリコン単結晶基板16の表面を多孔質化する
。流す電流密度が一定の場合、形成される多孔質層の孔
径は、深さ方向に対して一定の孔径になる。
[発明が解決しようとする課題] 研究用の小面積のシリコン単結晶基板を用いる場合、電
極面積が小さくてすむので電極間に流れる電流密度を全
体にわたって、均一にかつ一定に保持することが容易で
ある。したがって、均一な多孔質シリコン層を得ること
ができる。
しかしながら、工業化を考えると大面積化が必要になる
。たとえば、シリコン基板の大きさは、シリコンICプ
ロセスにおいては、現在直径5〜6インチが主流であり
、基板そのものも入手できる最小の大きさが直径3イン
チの形状になりつつあり、直径2インチ形状の基板を入
手することが困難になりつつある。したがって、多孔質
シリコン基板上に化合物半導体や酸化物超電導化合物を
工業的にエピタキシャル結晶成長させようとする場合、
直径3インチ以上のシリコン基板を用いる必要があり、
このような大きなシリコン基板の表面層近傍を多孔質化
させることが必要となる。
しかしながら、このように大きなシリコン基板を従来の
電解セルを大型化して多孔質化しようとすると、電極の
大面積化に伴い、広い面積にわたって電流密度を均一に
かつ一定に制御することが困難になる。電流密度が正確
に制御できなくなると、多孔質シリコン層を広い面積に
わたって均一に形成させることが困難になる。このよう
な不均一な多孔質基板を用いて、化合物半導体や酸化物
超電導化合物等をその上にエピタキシャル結晶成長させ
ようとすると、得られるエピタキシャル結晶成長層は不
均一なものとなり、結晶性が低下する。このため、従来
の方法で大面積のシリコン基板を多孔質化しようとする
と、デバイスプロセス工程で極端な歩留まり低下が生じ
てしまう。
また別な問題として、直径3インチ以上のシリコン基板
を使用し、この上にエピタキシャル結晶成長させると、
成長したエピタキシャル結晶の応力緩和を平均化するこ
とが難しくなる。このため、成長したエピタキシャル結
晶の結晶性を十分に向上させることができず、結晶欠陥
の発生、ウェハの反り、あるいは結晶のひび割れなどの
問題を生しる。
この発明の目的はこのような従来の問題点を解消し、大
面積のシリコン基板でも均一に多孔質化することができ
、かつその上にエピタキシャル成長させても良好な結晶
性が得られる多孔質シリコン基板の製造方法を提供する
ことにある。
[課題を解決するための手段] この発明の多孔質シリコン基板の製造方法は、エピタキ
シャル結晶成長の基板となるシリコン単結晶基板の表面
を、電解セル中で陽極酸化させることにより多孔質シリ
コン層を形成して多孔質シリコン基板を製造する方法で
あり、シリコン基板表面が複数の区画に分かれるように
電解セルを分割し、各区画にそれぞれ陰極電極を設けて
多孔質シリコン層を面内に均一に形成させるとともに、
深さ方向に多孔質シリコン層の孔径を変化させることを
特徴としている。
各陰極電極に対する電流密度の制御は、それぞれの電極
に対して定電流電源を設置し電流密度を同一の値となる
ように制御してもよいし、あるいは1つの定電流電源か
ら並列的に各電極へ同一電流密度の電流を導通させても
よい。
従来多孔質シリコン基板上に化合物半導体結晶をエピタ
キシャル成長させる場合、多孔質シリコン基板の多孔質
層の厚みは、通常10〜50μm程度であり、陽極酸化
法によって電流密度を一定の値にして多孔質層の孔径を
1〜10nmの範囲内で目的に合せて形成させていた。
この発明では、従来のように一定の孔径の多孔質層を形
成させるのではなく、深さ方向に多孔質層の孔径を変化
させることを特徴としている。深さ方向に孔径を変化さ
せる方法としては、多孔質シリコン層を形成する際に必
要とする電流密度を時系列的に変化させる方法がある。
このように電流密度を時間とともに変化させることによ
って深さ方向に孔径を変化させることができる。このよ
うな孔径の変化は、エピタキシャル成長を行う材料や膜
厚に合せて電流密度を制御することにより調整すること
ができる。
第3図は、従来の方法に従い電流密度を一定にしたとき
の電流密度と時間との関係を示す図である。従来は、こ
のように陽極酸化時間に依存することなく電流密度を一
定にして陽極酸化を行なっていた。
第2図は、この発明に従い電流密度を時間とともに変化
させたときの電流密度と時間の関係を示す図である。こ
のように陽極酸化時間とともに電流密度を変化させるこ
とによって形成する多孔質シリコン層の孔径を変化させ
ることができる。電流密度の変化の関数は2次であって
も3次であってもよく、また他の関数で変化させてもよ
い。電流密度の変化のさせ方について例を挙げれば以下
のようなものがある。
■ 電流密度を初期の段階において小さく、最終段階で
大きくし、多孔質シリコン層の孔径を初期段階では小さ
く、最終段階では大きくする。
■ 電流密度を初期の段階では大きく、最終段階では小
さくシ、多孔質シリコン層の孔径を初期の段階では大き
く、最終段階では小さくする。
■ 多孔質シリコン層を形成する際に層の中間部分で電
流密度を大きくし、初期および最終段階では小さくして
多孔質シリコン層を形成させる。
■ 多孔質シリコン層を形成する際に層の中間部分で電
流密度を小さく、初期および最終段階では大きくして多
孔質シリコン層を形成する。
第4図は、この発明に従い作製した多孔質シリコン基板
の一例を示す概略断面図である。第4図に示されるよう
にシリコン単結晶基板20の上には多孔質シリコン層2
1が形成されており、多孔質シリコン層21の孔22は
表面に近づくにつれて細(なるように形成されている。
この発明により製造される多孔質シリコン基板の多孔質
シリコン層の孔径の変化は、上述したように第4図のも
のに限定されるものではなく、エピタキシャル成長を行
なう材料や膜厚に合せて最適化させることができる。
[作用] この発明では、シリコン基板の表面が複数の区画に分か
れるように電解セルを分割し、各区画にそれぞれの陰極
電極を設けて多孔質化を行なっている。このため、シリ
コン基板の形状がどれほど大型化しても、面内において
均一でかつ一定の電流密度を電極間に流すことができ、
多孔質シリコン層を面内において均一に形成させること
ができる。
また、この発明では、深さ方向に多孔質シリコン層の孔
径を変化させている。このように多孔質シリコン層の孔
径を深さ方向で変化させることにより、基板上にエピタ
キシャル成長させた化合物半導体結晶や酸化物超電導化
合物結晶などの結晶内部に発生した応力をうまく緩和す
ることができ、応力により生じる結晶欠陥、ウェハの反
り、および結晶の割れ等を防ぐことができる。
[実施例] 第1図は、この発明の一実施例を説明するための装置を
示す断面図である。
第1図を参照して、テフロンセル1の上側にはテフロン
上蓋2が設けられている。テフロン上蓋2の中央には空
気孔5が形成されている。
テフロンセル1の下側にはテフロン下蓋3が設けられて
いる。テフロンセル1の下方端とテフロン下蓋3の間に
は、陽極8を下側に取付けたシリコン単結晶基板6が、
Oリング4を介して挟みつけて支持されている。テフロ
ンセル1の内部は複数の陰極分離壁]0により複数の区
画に分けられており、各区画には陰極7が設けられてい
る。それぞれの陰極7は上方で一体化され、支持棒7a
により支持されており、この支持棒7aはテフロン上蓋
2の空気孔5内を通り上方に取付けられている。テフロ
ンセル1内には電解液9が入れられている。
以上のようにして構成された電解セルにおいて複数の陰
極7と陽極8の間で電流を流すことによりシリコン単結
晶基板6の表面が多孔質化される。
第1図に示すような装置で30に区画された、すなわち
30個の複数セルを有する電解セルを用い、電解質とし
て一般的に使用されている弗酸/水/エチルアルコール
系の水溶液を電解液として1] 用い、電位密度30mA/cm2としてシリコン単結晶
基板を多孔質化した。
得られた基板を襞間し、光学顕微鏡で多孔質層の厚みを
測定した。また孔径については透過型電子顕微鏡を用い
て観察した。
第5図は、このようにして測定した多孔質シリコン層の
厚みの分布を示している。第5図に示されるように、こ
の発明の方法に従い形成された多孔質シリコン層は面内
においてほぼ均一であり、基板全体の厚みのばらつきは
1%以内であった。
比較として、第7図に示すような従来の電解セルを用い
て上記の実施例と同様の電解液および電流密度で多孔質
化させ、同様にして多孔質シリコン層の厚みおよび孔径
を測定した。
第6図は、従来の方法に従い形成した多孔質シリコン層
の厚み分布を示す図である。第6図に示されるように、
従来の方法によるものでは、基板の周辺部と中心部にお
いて厚みが薄くなるM型の分布であった。また厚みのば
らつきは基板全体で20%であった。
また多孔質シリコン層の孔径のばらつきは、実施例のも
のでは3%以内であったが、従来の方法によるものでは
35%であった。
次に、陽極酸化の時間とともに電流密度を変え多孔質シ
リコン層の孔径を変化させた。0.1〜100mA/c
m2の範囲で電流密度を変化させた。電流密度の変化は
、第2図に示すような1次関数で減少させ、多孔質シリ
コン層の孔径を表面から内部に進むにつれて1次関数的
に減少させた。
初期の電流値を100mA/Cm2、最終値をIQmA
/crn2として、多孔質化させたところ、表面付近の
孔径は80nmであり、多孔質層とシリコン基板との界
面においては20nmであった。
比較として、電流密度を30mA/cm2と一定にし多
孔質シリコン層を30μm形成させた。
多孔質シリコン層の孔径は初期段階から最終段階まで約
5nmであり一定であった。
以上のようにして得られた多孔質シリコン基板の上にG
aAs結晶をエピタキシャル結晶成長させたところ、孔
径を変化させた実施例のものでは欠陥密度が少なく、ま
たウェハの反りや結晶のひび割れが認められなかった。
これに対し従来の方法により一定の孔径になるように多
孔質化したものでは、欠陥密度が高く、またウェハの反
りや結晶のひび割れが観察された。
[発明の効果] 以上説明したように、この発明では、シリコン基板表面
が複数の区画に分かれるように電解セルを分割し、各区
画にそれぞれ陰極電極を設けて多孔質化しているため、
大面積のシリコン基板であっても面内に均一に多孔質シ
リコン層を形成させることができる。
またこの発明では、深さ方向に多孔質シリコン層の孔径
を変化させているため、基板上にエピタキシャル成長を
させた結晶層の結晶内部に発生する応力を緩和すること
ができ、応力により発生する結晶欠陥、ウェハの反り、
および結晶の割れを防ぐことができる。
【図面の簡単な説明】
第1図は、この発明の一実施例を説明するための装置を
示す断面図である。 第2図は、この発明に従い電流密度を時間とともに変化
させたときの電流密度と時間の関係を示す図である。 第3図は、従来の方法に従い電流密度を一定にしたとき
の電流密度と時間の関係を示す図である。 第4図は、この発明に従い作製した多孔質シリコン基板
の一例を示す概略断面図である。 第5図は、この発明の方法に従い形成した多孔質シリコ
ン層の厚み分布を示す図である。 第6図は、従来の方法に従い形成した多孔質シリコン層
の厚み分布を示す図である。 第7図は、従来の方法に従う電解セルの装置を示す断面
図である。 図において、1はテフロンセル、2はテフロン上蓋、3
テフロン下蓋、4は0リング、5は空気孔、6はシリコ
ン単結晶基板、7は陰極、8は陽極、9は電解液、10
は陰極分離壁、20はシリコン単結晶基板、21−は多
孔質シリコン層、22は孔を示す。 (IJ−1η) !、juf暴9f彰 (w7’? 今奢rvAqI舎 吠〉、 ぺ

Claims (2)

    【特許請求の範囲】
  1. (1)エピタキシャル結晶成長の基板となるシリコン単
    結晶基板の表面を、電解セル中で陽極酸化することによ
    り多孔質シリコン層を形成して多孔質シリコン基板を製
    造する方法において、前記シリコン基板表面が複数の区
    画に分かれるように前記電解セルを分割し、各区画にそ
    れぞれ陰極電極を設けて前記多孔質シリコン層を面内に
    均一に形成させるとともに、深さ方向に前記多孔質シリ
    コン層の孔径を変化させることを特徴とする、多孔質シ
    リコン基板の製造方法。
  2. (2)多孔質シリコン層を形成する際に必要とする電流
    密度を時系列的に変化させることによって、前記多孔質
    シリコン層の孔径を深さ方向に変化させることを特徴と
    する、請求項1に記載の多孔質シリコン基板の製造方法
JP12995390A 1990-05-18 1990-05-18 多孔質シリコン基板の製造方法 Pending JPH0425130A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12995390A JPH0425130A (ja) 1990-05-18 1990-05-18 多孔質シリコン基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12995390A JPH0425130A (ja) 1990-05-18 1990-05-18 多孔質シリコン基板の製造方法

Publications (1)

Publication Number Publication Date
JPH0425130A true JPH0425130A (ja) 1992-01-28

Family

ID=15022521

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12995390A Pending JPH0425130A (ja) 1990-05-18 1990-05-18 多孔質シリコン基板の製造方法

Country Status (1)

Country Link
JP (1) JPH0425130A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05271942A (ja) * 1992-03-24 1993-10-19 Semiconductor Energy Lab Co Ltd ダイヤモンド薄膜及びその作成方法
EP1953271A1 (en) * 2005-11-24 2008-08-06 Sumitomo Electric Hardmetal Corp. Diamond electrode, method for producing same, and electrolytic cell
GB2626126A (en) * 2022-12-12 2024-07-17 Iqe Plc Systems and methods for porous tool

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05271942A (ja) * 1992-03-24 1993-10-19 Semiconductor Energy Lab Co Ltd ダイヤモンド薄膜及びその作成方法
EP1953271A1 (en) * 2005-11-24 2008-08-06 Sumitomo Electric Hardmetal Corp. Diamond electrode, method for producing same, and electrolytic cell
EP1953271A4 (en) * 2005-11-24 2011-08-31 Sumitomo Elec Hardmetal Corp DIAMOND ELECTRODE, ASSOCIATED METHOD OF MANUFACTURE AND ELECTROLYZE CELL
GB2626126A (en) * 2022-12-12 2024-07-17 Iqe Plc Systems and methods for porous tool

Similar Documents

Publication Publication Date Title
Langa et al. Observation of crossing pores in anodically etched n-GaAs
CN102782818B (zh) 用于GaN装置的基于导电性的选择性蚀刻和其应用
JP4075021B2 (ja) 半導体基板の製造方法および薄膜半導体部材の製造方法
US6579359B1 (en) Method of crystal growth and resulted structures
US5868947A (en) Si substrate and method of processing the same
CN103620095B (zh) 碳化硅单晶基板及其制造方法
US11881397B2 (en) Semiconductor device with a porous portion, wafer composite and method of manufacturing a semiconductor device
CN103590101B (zh) 一种降低大尺寸高质量SiC单晶中微管密度的生长方法
Vambol et al. Research into effect of electrochemical etching conditions on the morphology of porous gallium arsenide
Yana Porous indium phosphide: Preparation and properties
JP2008094700A (ja) 炭化珪素単結晶エピタキシャルウェハ及びその製造方法
JP2007230823A (ja) 炭化珪素単結晶インゴットの製造方法及び炭化珪素単結晶インゴット
DE4138121A1 (de) Solarzelle und verfahren zu ihrer herstellung
US20240183063A1 (en) Method for sic step flow growth by regulating growth monmoers using chemical potential under non-equilibrium condition
Paupy et al. Wafer-scale detachable monocrystalline germanium nanomembranes for the growth of III–V materials and substrate reuse
JP4690906B2 (ja) 炭化珪素単結晶育成用種結晶及びその製造方法並びに炭化珪素単結晶の製造方法
JPH0425130A (ja) 多孔質シリコン基板の製造方法
Bioud et al. Engineering dislocations and nanovoids for high-efficiency III–V photovoltaic cells on silicon
JP6015989B2 (ja) ダイヤモンド複合体の製造方法、ダイヤモンド単結晶の製造方法、及びダイヤモンド複合体
Cao et al. Origin of mosaic structure obtained during the production of porous silicon with electrochemical etching
Kovachov et al. Formation of oxide islands on the p-type gallium arsenide surface by electrochemical etching
JPH03290399A (ja) 多孔質シリコン基板及びその作製方法
JP3207505B2 (ja) 多孔質珪素部材の作製方法
JPH03290400A (ja) 多孔質シリコン基板上への結晶成長方法
Schreiber et al. III-V Epitaxy on Detachable Porous Germanium 4” Substrates