JPH04250722A - サブバンドコーダを有するエンコーディングシステム及びエンコーディングシステムを有するトランスミッタ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【発明の技術分野】本発明は、特定サンプリング周波数
Ｆｓで、例えば、ディジタル・オーディオ信号の、広帯
域ディジタル信号をサブバンドコーディングするサブバ
ンドコーダを有し、前記サブバンドコーダが、サンプリ
ング周波数が減少された複数のＰ個のサブバンド信号を
前記広帯域ディジタル信号に対し発生させる信号分割手
段を含み、その目的のために前記分割手段が、前記広帯
域ディジタル信号を周波数と共に増大するＭ個の順次サ
ブバンドに分割するエンコーディングシステムであって
、　　そのエンコーディングシステムが、更にブロック
毎に各々の前記サブバンド信号を量子化する量子化手段
を有し、量子化されたサブバンド信号ｍが順次の信号ブ
ロックからなり、各信号ブロックがｑ個のサンプルを有
し、前記サブバンド信号ｍの信号ブロック内のｑ個のサ
ンプルが各々ｎｍビットにより表され、前記量子化手段
が、前記サブバンド信号内の対応する信号ブロックの信
号ブロック毎にビットニードｂｍを決定するビットニー
ド決定手段を含み、このビットニードが、前記サブバン
ド信号ｍ内の信号ブロック内のサンプルを表示するビッ
トの数に関係し、かつ、前記量子化手段が、前記ビット
ニード決定手段によって決定される前記ビットニードに
応答して前記種々のサブバンド信号の前記対応する信号
ブロックに使用可能な量のビットＢを値ｎｍ（ｍは１か
らＰまで変化する）が得られるように割り当てるビット
割当手段を含み、かつ、そのエンコーディングシステム
が、更に順次フレームを有する第二ディジタル信号のフ
レーム内の信号ブロック内のある数のビットで量子化さ
れる前記サンプルを適合化させる適合化手段を有し、前
記適合化手段が更にフレーム内の信号ブロック内の前記
サンプルに関するスケールファクタを表示するｘビット
語の前記スケールファクタ情報を適合化させるように構
成されている、エンコーディングシステムに関し、かつ
本発明は更に前記エンコーディングシステムを有するト
ランスミッタにも関する。

【０００２】

【本発明の背景】前項に記載の型のエンコーディングシ
ステムは、本願明細書の末尾の先行技術文献リストの（
１）に記載のヨーロッパ特許出願　Ｎｏ．２８９，０８
０　により公知である。

【０００３】これは、モノーラル・オーディオ信号、つ
まりステレオ信号の右または左部分の様な単一信号のサ
ブバンドエンコーディングに関するものである。この場
合、ＰはＭに等しい。その際、前記分割手段は各サブバ
ンドに於て１個のサブバンド信号を発生させる。しかし
ながら、サブバンドエンコードすべき信号がステレオ信
号であっても良い。この場合、Ｐは２Ｍである。この際
、前記サブバンド分割手段は、各サブバンド内に２個の
サブバンド信号、つまり左及び右サブバンド信号、を発
生させる。

【０００４】

【本発明の要約】本発明は、特に、サブバンドＳＢ１〜
ＳＢＭ内の対応する信号ブロックに対するビットニード
（ｂｉｔ　ｎｅｅｄ）ｂ１〜ｂｐと割り当てられるべき
ある初期数のビットＢとを根拠に、ビットを種々の信号
ブロックに割り当てるビット割当手段に関する。信号ブ
ロック内のサンプルを量子化する各々のサブバンドで使
用されるビットの数は、最高の音質を実現するために時
間に対して可変である。

【０００５】本発明は特定の基準に基づいて使用可能な
ビットを量子化器に割り当てる方法に関する。

【０００６】この目的に対し、本発明のエンコーディン
グシステムが特徴とする点は、前記ビットニード決定手
段内で決定された前記サブバンド内の前記サブバンド信
号内の対応する信号ブロックに対し、前記ビットニード
に基づいて、特定ステップＳ１で次のオペレーションが
行われる様に、前記ビット割当手段が構成されていて：
（ａ）　前記ビットニードの最大値であるｂｊを決定し
、（ｂ）　前記ビットニードｂｊに属している前記信号
ブロックにビットが既に割当てられているか否かを検知
し、そして割り当てられていない場合には、（ｃ）　−
値ａ１をｎｊに割当て； −値ａ２をｂｊから減算し； −Ｂから前記値ａ１・ｑ＋ｘを減算し、そして割り当て
られている場合には、（ｄ）　−前記値ｃ１をｎｊに加
え；−前記値ｃ２をｂｊから減算し； −前記値ｃ１・ｑをＢから減算し、 そして少なくとも二回目で前記ステップＳ１を実行する
様に構成されている（ここで、ｑとｘは１より大きい整
数で、ｎｍとｂｍが変数（ｎｍは０以上）で、ａ１，　
ａ２，　ｃ１及びｃ２が０より大きい数でかつＢが０よ
り大きい整数で、ｍが可変整数で、ａ１がｃ１より大き
くかつａ２がｃ２以上である）点である。

【０００７】先行技術文献（４）により本発明で提案す
る方法に非常によく似た方法が知られている（特にこの
文献の４．２章「適用可能なビット割当」を参照）。し
かしながら、最大ビットニードｂｊの決定後、値ｎｊは
どの場合においても１増加する。この既知の方法とは異
なり、本発明の場合ビットは最初信号ブロックｊ（ｎｊ
＝０）に割当てられる。ｎｊがａ１に等しいものと仮定
される場合、ビットが以前の時点（ｎｊ＞０）で既に信
号ブロックｉに割当されている場合には、ｎｊはｃ１増
大する（ａ１＞ｃ１）。例えば、ａ１は２に等しくかつ
ｃ１は、例えば１に等しい。信号ブロックへの第一ビッ
ト割当に於いては、第二又はそれ以降のビット割当にお
ける場合よりもより多くのビットが各サンプルに割当て
られる。

【０００８】研究結果によると、本発明によって提案さ
れたビット割当はデジタル信号のより良いエンコーディ
ングをもたらし、その結果再現されるデジタル信号はデ
コーディングの後より良い質を持つことになる。

【０００９】このエンコーディングシステムが更に特徴
とする点は、前記ビット割当手段が、前記サブバンド内
の信号ブロックｋに対して、前記ステップＳ１以前のス
テップＳ０に於て： −値Ａｋ０をｎｋに割り当て； −ｂｋから前記値Ａｋ１を減算し； −Ｂから値Ａｋ０・ｑ＋ｘを減算すると言うオペレーシ
ョンを実行するように設計されていてかつＡｋ０とＡｋ
１が０より大きい数である点である。

【００１０】このステップに於いては、ステップＳ１の
前に、ビットはそれらのビットニードにかかわらず０ビ
ットによって量子化されていないサブバンド内での信号
ブロックに割り当てられる。この理由は、サブバンドを
容易にスイッチオフすることが出来ないことが度々発生
するからである。この事は耳で検知可能な悪影響を発生
させる。

【００１１】このエンコーディングシステムが更に特徴
とする点は、前記ビット割当手段が、前記ステップＳ０
でフラッグ値を１個以上の前記サブバンド内の信号ブロ
ックに割り当てるように構成されていて、そのフラッグ
値が、当該信号ブロックには何のビットも割当てられる
べきでないないことを示している点である。この点でス
イッチオンが耳で検知出来る悪影響を及ぼす可能性があ
るので、いくつかのサブバンドはスイッチオンしてはな
らないと言える。

【００１２】

【実施例】図面は、基本的には単一のデジタル信号のサ
ブバンドエンコーディングに関して画かれている。つま
りモノラルオーディオ信号のサブバンドエンコーディン
グ、すなわちステレオオーディオ信号の右又は左の信号
部分のみのサブバンドエンコーディングに関する。既に
上述したようにこの事はＰがＭに等しくかつ各サブバン
ド信号には１個のサブバンド信号しか存在しないことを
意味する。

【００１３】本明細書の末尾に於て、Ｐが２Ｍに等しい
と解される、ステレオ信号のサブバンドエンコーディン
グの場合にビットニードをどの様に決定すればよいかと
言う点が説明されている。その場合には、各サブバンド
には２個のサブバンド信号がある。

【００１４】図１の（ａ）は本発明のエンコーディング
システムを示す。広帯域デジタル信号が入力端子１に与
えられる。この例としては約２０ｋＨｚのバンド幅を有
するオーディオ信号が考えられる。

【００１５】入力端１は、例えば４４ｋＨｚのサンプリ
ング周波数でサンプリングされた１６ビットのオーディ
オ信号のサンプルを受ける。このオーディオ信号は信号
分割手段を有するサブバンドコーダ２に与えられる。サ
ブバンドコーダ２は、Ｍ個のフィルタ、つまりローパス
フィルタＬＰ、Ｍ−２個のバンドパスフィルタＢＰ及び
ハイパスフィルタＨＰによってオーディオ信号をＭ個の
サブバンドに分ける。例えばＭは３２である。Ｍ個のサ
ブバンド信号のサンプリング周波数は、参照番号９で示
されるブロック内で低減されている。これらのブロック
内においてはサンプリング周波数は係数Ｍ低減されてい
る。このようにして得られた信号は出力端３．１，　３
．２，…，　３．Ｍから得ることが出来る。出力端３．
１からは最も低いサブバンドＳＢ１の信号が得られる。 出力端３．２からは最も低いものから２番目のサブバン
ドＳＢ２の信号が得られる。出力端３．Ｍからは最も高
いサブバンドＳＢＭの信号が得られる。出力端３．１〜
３．Ｍでの信号は１６ビット又はそれ以上、例えば２４
の数で表される順次のサンプルからなる構造を有してい
る。本発明の実施例の説明に於いては、サブバンドＳＢ
１〜ＳＢＭは全て同じ幅を有している。しかしながらこ
れは必要条件ではない。

【００１６】Ｋｒａｓｎｅｒによる先行技術文献（５）
においては、複数のサブバンドへの分割は、それらのバ
ンド幅がほぼ各周波数領域内の人間可聴系の臨界バンド
のバンド幅に対応するように行われている。サブバンド
コーダ２のオペレーションは既に詳しく記載したのでこ
こではサブバンドコーダ２のオペレーションについては
詳しく説明しない。この目的のためには、必要に応じて
本出願の一部とみなすことが出来る先行技術文献（１）
、（５）及び（７）を参照されたい。

【００１７】サブバンド信号は、例えば図１の（ｂ）に
示されるようなｑ個の順次サンプルからなる順次信号ブ
ロックに結合され、そして対応する量子化器Ｑ１〜ＱＭ
に与えらえる。量子化器Ｑｍにおいて、サンプルは１６
より小さい数のｎｍを有する量子化されたサンプルに量
子化される。

【００１８】図２は３ビット２進化表示による量子化を
示す。量子化プロセスの間サブバンド信号のｑ個の順次
サンプルの信号ブロック（グループ）が、ビットの数（
図２の例においては３）により毎回量子化される。例え
ばｑは１２である。そして、１信号ブロック内のｑ個の
サンプルが先ず正規化される。この正規化は、信号ブロ
ック内の最も大きな絶対値を有するサンプルの振幅によ
ってｑ個のサンプルの振幅を除算することによって実行
される。 サブバンドＳＢｍの信号ブロック内の最も大きな振幅を
有するサンプルの振幅が、スケールファクタＳＦｍを生
じる（先行文献（２ａ），　（２ｂ）参照）。続いて−
１〜＋１の振幅範囲に位置している正規化されたサンプ
ルの振幅は、図２に従って量子化される。

【００１９】この事は、 −１と−０．７１の間の振幅領域内のサンプルは、３ビ
ットの数０００に量子化され、 −０．７１と−０．４２の間の振幅領域にあるサンプル
は、００１に量子化され、 −０．４２と−０．１４の間の振幅領域にあるサンプル
は、０１０に量子化され、 −０．１４と０．１４の間の振幅領域にあるサンプルは
、０１１に量子化され、 ０．１４と０．４２の間の振幅領域にあるサンプルは、
１００に量子化され、 ０．４２と０．７１の間の振幅領域にあるサンプルは、
１０１に量子化され、 ０．７１と１．００の間の振幅領域にあるサンプルは、
１１０に量子化される事を意味する。

【００２０】先行技術文献（２ｂ）にはこの３ビット量
子化が詳しく述べられている（図２４，　２５及び２６
、及びそれらに関する記載を参照）。

【００２１】サブバンドＳＢ１〜ＳＢＭ内の量子化され
たサンプルは、この後各出力端４．１〜４．Ｍで得られ
る。

【００２２】更に出力端３．１〜３．Ｍはビットニード
決定手段６の各入力端５．１〜５．Ｍに結合されている
。このビットニード決定手段６は、サブバンドＳＢ１〜
ＳＢＭ内のｑ個のサンプルからなる時間が等価な信号ブ
ロックに対してビットニードｂｍを決定する。ビットニ
ードｂｍは、サブバンド信号内のｑサンプル信号ブロッ
ク内のｑ個のサンプルを量子化するビットの数に関係す
る数である。

【００２３】ビットニード決定手段６によって得られた
ビットニードｂ１〜ｂＭはビット割当手段７に与えられ
る。 ビット割当手段７は、サブバンド信号ＳＢ１〜ＳＢＭ内
の対応する信号ブロックのｑ個のサンプルを量子化する
ビットｎ１〜ｎＭの実際の数を決定する。数ｎ１〜ｎＭ
に対応する制御信号がライン８．１〜８．Ｍを介して各
々の量子化器Ｑ１〜ＱＭに与えられるので、量子化器は
正しいビット数でサンプルを量子化することが出来る。

【００２４】次にビットニード決定手段６とビット割当
手段７の動作を説明する。サブバンド信号ＳＢ１〜ＳＢ
Ｍ内に於けるｑ個のサンプルからなる時間が等価な信号
ブロックに対するビットニードは、サブバンド信号ＳＢ
ｍに於ける信号ブロック内のパワーｖｍとスケールファ
クタＳＦｍの推定値から得られる。

【００２５】パワーｖｍは、例えば次の式から得ること
が可能である：

【数１】 ここでｓｉはサブバンドＳＢｍ内のｑ個のサンプル信号
のブロックに於けるｉ番目のサンプルの振幅である。ス
ケールファクタＳＦｍは、前述したように、信号ブロッ
ク内の最大絶対値を有するサンプルの振幅に等しい。

【００２６】サブバンドＳＢｍ内の信号ブロック内のパ
ワーｖｍは、ｖｍがスケールファクタＳＦｍの２乗に等
しいと仮定する事によっても推定できると言う点を理解
すべきである。

【００２７】サブバンド信号ＳＢ１〜ＳＢＭの全ての各
々の信号ブロックに対して、パワーｖｍとスケールファ
クタＳＦｍがこの様にして決定される。パワーはベクト
ル｛ｖ｝の順に並べられている。ベクトル｛ｖ｝にＭ×
Ｍのマトリックス［Ｄ］を乗算することにより、 ｛ｗ｝＝　［Ｄ］｛ｖ｝＋｛ｗｒ｝ の式から、ベクトル｛ｗ｝が得られる。この式に於いて
［Ｄ］は、サブバンド信号ＳＢｊ内のｑサンプル信号ブ
ロック内の信号に対するサブバンド信号ＳＢｉ内のマス
クされたパワーを計算するための、サブバンド信号ＳＢ
ｊ内のｑサンプル信号ブロックのパワーｖｊに乗算され
る係数ｄｉｊを有するマトリックスで、そしてｗｒｉは
サブバンドＳＢｉ内のマスキングしきい値を示すベクト
ル｛ｗｒ｝の係数である。 従ってｗｒ．ｍはサブバンドＳＢｍ内の聞こえない信号
の最大信号パワーに対する関係を表す。

【００２８】ベクトル｛ｗ｝はこの様に各サブバンドＳ
Ｂｉ内のマスクされた量子化ノイズを推定する係数ｗｉ
を有している。従って、ｗｉより小さいパワーを有する
サブバンドＳＢｉ内の量子化ノイズは聞こえないものと
なる。マトリックス［Ｄ］の係数ｄｉｊの計算方法は文
献に示されている（先行技術文献（４）を参照）。ビッ
トニードｂ１〜ｂＭは、次の式によって計算することが
出来る：

【数２】 この式は、さらに一般的には：

【数３】 となる。前者の式はｋ２＝１／√３及びＫ３＝１と言う
条件のもとに後者の式から単純に導出することが出来る
。Ｋ１，　Ｋ２及びＫ３は常数で、Ｋ１は約１に等しい
ことが望ましく、かつＫ２は約１／√３に等しいことが
望ましい。Ｋ３はより広い範囲をとることが出来る。Ｋ
３を１０以下、例えば望ましくは１に等しく又は無視す
るような状況も考えられる。そして後者の場合には計算
がより簡単になる。

【００２９】このようにして得られた係数（ビットニー
ド）ｂ１〜ｂＭは特定な振幅範囲に位置している。これ
らの係数は負であっても良いし整数でなくても良い。係
数ｂｍはサブバンド信号ＳＢｍのｑサンプル信号ブロッ
ク内のサンプルを量子化するビットの数に関係するので
、サブバンド信号ＳＢｍ１に対するｂｍ１がサブバンド
信号ＳＢｍ２に対するｂｍ２より大きい場合には、サブ
バンド信号ＳＢｍ１内の信号ブロック内のｑサンプルを
量子化するビットの数がサブバンド信号ＳＢｍ２内の時
間が等価な信号ブロックのｑサンプルを量子化するビッ
トの数よりも大でなければならないと言える。

【００３０】この事は図３に定性的に示されている。図
３において７個のビットニードｂ１〜ｂ５，　ｂｍａｘ
及びｂｍｉｎが値軸に沿ってプロットされている。ｂｍ
ａｘは最大値を有するビットニードで、ｂｍｉｎは最小
値を有するビットニードである。ｂｍｉｎ，　ｂ２及び
ｂ５は負であってかつさらにｂｍｉｎ＜ｂ５＜ｂ２＜ｂ
４＜ｂ１＜ｂ３＜ｂｍａｘの関係がある。音質の点から
見て、ｂｍ＝ｂｍｉｎのサブバンド信号ＳＢｍは最小ビ
ット数で、そしてｂｍ＝ｂｍａｘのサブバンド信号ＳＢ
ｍは最大ビット数で量子化するべき／することが可能で
あるとみなしても良い。

【００３１】図４は、ビットニード決定手段６のオペレ
ーションのフローチャートを示す。

【００３２】図４は、サブバンド信号ＳＢ１〜ＳＢＭ内
の時間が等価なｑ個のサンプル信号ブロックに対してビ
ットニードｂ１〜ｂＭを決定するプログラムを示す。こ
こではサブバンド信号内の単一のｑサンプル信号ブロッ
クのみが関係する。サブバンド信号内の順次のｑサンプ
ル信号ブロックに対して、かつ（サブバンド信号が時間
的にパラレルに供給される場合）その信号ブロックに対
応する別のサブバンド信号の信号ブロックに対しては、
図４に示されたオペレーションは再度実行されるであろ
う。

【００３３】オペレーションはブロック１０でスタート
する。先ず第一に動作変数ｍが１にセットされる（ブロ
ック１２）。次いでサブバンド信号ＳＢｍ内の信号ブロ
ックのｑ個のサンプルＳ１，…，Ｓｑがインプットされ
（ブロック１４）、パワーＶｍが計算される（ブロック
１６）。又スケールファクタＳＦｍ（ブロック１８）も
決定される。

【００３４】ブロック１４、１６及び１８が、ブロック
２０及び２２のループを介して全てのサブバンド信号に
対して繰り返される。値ＶｍとＳＦｍが全ての対応する
信号ブロックに対して決定されると、ベクトル｛ｗ｝を
得るためにマトリックス計算が行われる（ブロック２４
）。

【００３５】続いてｍが再び１にセットされ（ブロック
２６）そしてビットニード（ｂｍ）がブロック３０と３
２のループを介して全てのサブバンドに対して決定され
、その後オペレーションは停止する（ブロック３４）。 ビットニードｂｍは前述した式（常数Ｋ１，　Ｋ２及び
Ｋ３は各々１，　１／√３及び０）に基づいてブロック
２８で決定される。

【００３６】図４の方法は、プログラム内のブロック２
２のループに示される様に、ベクトル｛ｖ｝内の係数ｖ
ｍを逐次計算（ｔｉｍｅ−ｃｏｎｓｅｃｕｔｉｖｅ　ｃ
ａｌｃｕｌａｔｉｏｎ）し、かつブロック３２のループ
に示されるようにビットニードｂ１〜ｂＭを逐次計算す
る事を示している。これは、順次のサブバンドＳＢ１，
　ＳＢ２，…，　ＳＢＭ−１，　ＳＢＭの各々に対する
サンプルｓ１〜ｓｑを有する信号ブロックがシリアルに
与えられる場合には特に適した方法である。

【００３７】信号ブロックがパラレルに与えられる場合
には、ブロック２２のループを実行せずに係数ｖｆの計
算を全てのサブバンドに対してパラレルで行う事も可能
である。同様にビットニードｂ１〜ｂＭをパラレルで計
算し、ブロック３２のループを実行しないようにするこ
とも可能である。

【００３８】ビット割当手段７のオペレーションを説明
する。図５のフローチャートがこの目的のために使用さ
れる。このプログラムは、サブバンド信号ＳＢ１〜ＳＢ
Ｍ内の時間が等価なｑ個のサンプル信号ブロックに対し
、ビットニードｂ１〜ｂＭから値ｎ１〜ｎＭを決定する
。ここでも又一サブバンド信号内のｑ個のサンプルを有
する一個の信号ブロックのみが考察されている。サブバ
ンド信号内の直接連続するｑ個のサンプル信号ブロック
と他のサブバンド信号内の時間が等価な信号ブロックと
に対しては、図５の方法が再度実行されるであろう。

【００３９】さてここで、量子化の後、例えば各々２４
ビットのｑ個のサンプルのＭ個の信号ブロックに接続さ
れている全体情報の伝送に対し、Ｂ０個のビットが、使
用可能となったとしよう。量子化の後サブバンドに渡っ
て平均化して一サンプル当りＲビットが使用可能となっ
たと仮定すると、Ｂ０はＭ・ｑ・Ｒよりも小さい最大の
整数に等しくなると言える。

【００４０】先行技術文献（２ａ）及び（２ｂ）には、
量子化されたサンプルのみならず、スケールファクタＳ
Ｆ１〜ＳＦＭ（スケールファクタ情報）及びビット割当
情報（つまり、サブバンド信号内における信号ブロック
内のサンプルを量子化するビットの数、すなわち値ｎ１
〜ｎＭ、に対する関係を示す情報）の情報も伝送される
ことが示されている。この時ビット割当情報は各ｎｍに
対してｙ＝４ビットによって表示されている。従ってこ
の事は、量子化されたサブバンド信号とスケールファク
タ情報のＭ個の信号ブロックの転送には実際上Ｂ＝Ｂ０
−ｙ・Ｍビットしか使えないことを意味している。

【００４１】文献（２ａ）及び（２ｂ）には、ビット割
当情報に於けるｙビット数（ｙ＝４）が００００である
事は当該サブバンド内に何等のサンプルも転送されない
ことを示していることも記載されている。この場合、こ
のサブバンドに対するスケールファクタ情報も伝送され
ないであろう。 サブバンドに対するスケールファクタ情報はｘビット数
（ｘ＝６）によって表される。

【００４２】ビット割当の方法は次のように行われる。 図５のブロック４０でこの方法が開始される。続いて全
ての数ｎｍがまず０にセットされる。続いて初期ビット
割当がブロック４４で実行される。この初期ビット割当
を図５を参照して次に説明する。この後に最大ビットニ
ードが決定される。これはビットニードｂｊである。図
３の例に於いてはこれはｂｍａｘである。次にｎｊがあ
る値ｎｍａｘ以上であるか否かが判断される（ブロック
４８）。本例の場合にはｎｍａｘは１６である。この事
は、量子化するサンプルを最大１６ビットの２進数のみ
によって表示することが出来る事を意味している。

【００４３】ｎｊがｎｍａｘ以上である場合には、サブ
バンドｊ内のｑサンプル信号ブロックはこれ以降のビッ
ト割当から除外されるであろう。この目的のためには、
ビットニードｂｊをいわゆる「フラッグ値」に等しくす
る（ブロック６６）。このフラッグ値は図３に示されて
いる最小ビットニードｂｍｉｎよりも小さな値である。 もし以下に述べるブロック５６内のｃ１が１より大きい
場合には、ｎｊはｎｍａｘよりも大きいはずである。そ
してこの場合、ブロック６６でｎｊはｎｍａｘに等しい
ものとみなされる。

【００４４】ｎｊが０に等しい場合（ブロック５０）、
このプログラムはブロック５２及び５４に進む。ブロッ
ク５４で最初ａ１ビットがサブバンドＳＢｊに割り当て
られる。これはｎｊ＝ａ１を意味する。これにより使用
可能なビットの合計数Ｂはａ１・ｑ＋ｘ減少する。サブ
バンド信号ＳＢｊ内の信号ブロックのｑ個の量子化され
たサンプルはａ１個のビットによって各々表示されてい
て、更にそれにはｘビットの長さのスケールファクタＳ
Ｆｊが加えられる。さらにブロック５４においてはビッ
トニードｂｊが値ａ２減少する。ｎｊが０に等しくない
場合にはプログラムはブロック５６に進む。 ここでビットｎｊの数はｃ１増大する。信号ブロックの
ｑ個の量子化されたサンプルにはｃ１ビットが付加され
ていると言う事実によって、使用可能なビットの合計数
Ｂはｃ１・ｑ減少する。

【００４５】まだ使用可能な充分なビットがある場合に
はビット割当は当然行われる。従ってブロック５２が存
在する。何故ならば使用可能なビットが存在しない場合
には、プログラムは、当該ビットビットｂｊを再びフラ
ッグ値に等しくさせるブロック６６に進むからである。 その場合には、このサブバンドの信号ブロックはこれ以
降のビット割当から除外される。

【００４６】フラッグ値よりも大きな値を有するビット
ニードが存在し（ブロック５８）かつ充分な使用可能な
ビットがある限り（ブロック６０）、プログラムは最大
ビットニードの次の計算のためにサーキット６２を介し
てブロック４６に戻るであろう。全てのビットニードｂ
ｍがフラッグ値以下となると、プログラムは停止するで
あろう。割当てるビットが充分でない場合にもプログラ
ムは停止するであろう（ブロック６０）。

【００４７】この方法が特徴とする点は、第一のビット
割当が実行されるとき（ブロック５４）割当てられたビ
ットの数（ａ１）が、それ以降の割当の数（ｃ１）より
大きい（ブロック５６）、つまりａ１＞ｃ１となる点で
ある。さらにａ２は１以上である。ａ１はａ２に等しく
かつｃ１はｃ２に等しい事が望ましい。ａ１，　ａ２，
　ｃ１及びｃ２は０より大きい数字である。ａ１とｃ１
は望ましくは整数である。しかしこれは必要条件ではな
い。この目的のために一例を示す。

【００４８】一信号ブロック内のｑ個のサンプルを五個
のレベルに量子化する場合を考察する。この目的のため
には、サンプル当り３ビットが必要である。しかしなが
ら、３ビットにより７個のレベルへの分割が可能である
ので、これは効率的なエンコーディングではない。

【００４９】しかしながら３個のサンプルが結合されて
いる場合には、５個の信号レベルを有するこれらの３個
のサンプルは１２５通りのオプションを有するであろう
。これらの１２５通りのオプションは７ビットの２進数
によって表すことが可能である。従ってサンプル当りの
７／３ビットより小となり、この場合、ｎｍは７／３に
等しくなるであろう。この事はより効率的なエンコーデ
ィングを提供することになる。

【００５０】ここまでの開示では量子化されたサンプル
が伝送されるとき、スケールファクタ情報とビット割当
情報の両方が共に伝送されていた。この場合スケールフ
ァクタ情報はｘビット語の形態を有し、各ｘビット語は
サブバンドＳＢｍ内の信号ブロック内のｑ個のサンプル
のスケールファクタＳＦｍを示す。この場合ビット割当
情報はｙビット語の形態を有し、各ｙビット語はサブバ
ンドＳＢｍ内の信号ブロック内の各々のサンプルを表示
するビットｎｍの数を示している。既に述べた先行技術
文献（２ａ）及び（２ｂ）がこの点の参照文献となる。

【００５１】ビットニード決定手段６内に於いてパワー
ｖｍの計算にスケールファクタＳＦｍしか使用されない
場合、つまりｖｍがＳＦｍの２乗に等しいとした場合に
は、ビット割当情報を共に伝送する必要はない。

【００５２】前述の説明と同様な計算方法を実行して、
受信側に於いて伝送されたスケールファクタＳＦｍから
ビットニードｂ１〜ｂＭを、かつこれらのニードを基に
大きさｎ１〜ｎＭを得る事が出来る。従って、受信器は
、スケールファクタＳＦｍからパワーｖｍを導出しかつ
ビットニードｂｍをこれらのパワーから導出するビット
ニード決定手段を同様に有し、かつ又ビットニードｂｍ
とこの場合にＢ０に等しい使用可能なビット量とを根拠
に大きさｎ１〜ｎＭを計算することが出来るビット割当
手段をも含む。前述したようにＢ＝Ｂ０　−　ｙ・Ｍで
あるので、後者の方法はより多くのビットをサブバンド
に割り当てることが出来ると言う点で有利である。

【００５３】例えばそれらのビットニードにかかわらず
０ビットで量子化してはならない信号ブロックがある場
合の様に、サブバンドＳＢｍ内の信号ブロックにビット
の数を前もって割り当てておく必要が生じる場合がしば
しばある。これの理由は信号ブロックを正当化されてい
ない方法でスイッチオンまたはオフする事が禁止されて
いるからである。これは耳で検知できる効果を生じる事
になる。

【００５４】上述した点は、又、前もってある信号ブロ
ックをビット割当から除外しておく事が必要となる又は
有用である事をも示している。この目的のために図５の
プログラムにはブロック４４が挿入されている。図６は
ブロック４４の一例を示す。ここには、サブバンドＳＢ
ｋ及びＳＢ１内の２個の信号ブロックにはビット数Ａｋ
０又はＡｌ０が前もって割り当てられている事が示され
ている。この事はｎｋ＝Ａｋ０及びｎｌ＝Ａｌ０を意味
する。ビットニードｂｋとｂｌから値Ａｋ１とＡｌ１が
各々減算され、そしてビットＢの残りの数は各々Ａｋ０
・ｑ　−　ｘとＡｌ０・ｑ　−　ｘ減少する。実際Ａｋ
０とＡｌ０は、ａ１と同様に機能する。望ましくはＡｋ
０＝Ａｌ０＝ａ１である。Ａｋ１とＡｌ１もａ２と同様
に機能する。望ましくは、Ａｋ１＝Ａｌ１＝ａ２である
。

【００５５】サブバンドＳＢｋ及びＳＢ１内の信号ブロ
ックに対しては、図５に示されている方法のブロック５
６で、当然、必要に応じてより多くのビットを割り当て
ても良い。

【００５６】更に図６のブロック４４ではサブバンドＳ
Ｂｆ内の信号ブロックがビット割当から除外されている
ことが示されている。この目的のためにこの信号ブロッ
クに対するビットニードｂｆはフラッグ値に等しくされ
ている。

【００５７】図１１、図１２、図１３は、サブバンドに
対して初期ビット割当が存在する場合又は何等の初期ビ
ット割当が存在しない場合を示している。これらの図は
、Ｍ個のサブバンドのＭ個の対応する信号ブロックの一
群が処理される連続インターバルΔＴを示している。各
インターバルにおいてパワーｖｉ（ｔ）と大きさｗｉ（
ｔ）とが各サブバンドＳＢｉ毎に決定される。ｖｉ（ｔ
）がｗｉ（ｔ）よりも大きい場合には、サブバンドＳＢ
ｉに対し初期ビット割当が行われるであろう。図１１か
ら明らかなように、この事はｔ＝ｔ１以前の時間の期間
に対して成立する。図１４は大きさｖｉ及びｗｉを根拠
に制御信号を導出する回路を示している。これは、ＳＲ
フリップフロップ１４０の出力が”ｈｉｇｈ”つまり”
ｌｏｇｉｃ　１”である場合に初期のビット割当が行わ
れる事を示し、ＳＲフリップフロップ１４１の出力端が
”ｈｉｇｈ”である場合には、ビット割当が行われない
事を示し、カウンタ１４２の出力端が”ｈｉｇｈ”であ
る場合には初期ビット割当が行われない事を示す。後者
の場合ビットを問題のサブバンドに割り当てても良いが
、その場合には、その割当を図５の方法に基づいてブロ
ック５４で、かつ又ブロック５６で発生させても良い。 これらの制御信号を、この様にして図６内のブロック４
４に与えて、このブロック内でどの様な機能が実行され
るべきかを示す様にすることも可能である。

【００５８】時点ｔ＝ｔ１で、ｖｉ（ｔ）がｗｉ（ｔ）
よりも小さくなる。この時、コンパレータ１４３の出力
端１４４は”ｌｏｗ”になり、一方出力端１４５は”ｈ
ｉｇｈ”となる。ＯＲゲート１４７を介してこの”ｈｉ
ｇｈ”信号はＡＮＤゲート１４８に与えられ、その結果
クロックパルスが１／ΔＴに等しい率ｆでＡＮＤゲート
１４９に伝送される。”ｈｉｇｈ”信号はインバータ１
５０を介してＡＮＤゲート１４９の他方の入力端に与え
られるので、クロックパルスが入力端１５１に伝送され
る。カウンタ１４２はクロックパルスに基づいて最初の
位置５（デシマル）からカウントダウンする（図１１参
照）。カウンタ１４２の出力端が”ｌｏｗ”であるので
、フリップフロップ１４０の状態は変化せず、初期ビッ
ト割当は維持される。

【００５９】１インターバル後においてｖｉ（ｔ）は再
びｗｉ（ｔ）よりも大きくなる。コンパレータ１４３の
出力端１４４が再び”ｈｉｇｈ”になり、これは上向端
がＯＲゲート１５２を介してカウンタ１４２のセット入
力端に供給されることを意味する。カウンタ１４２のカ
ウントは５（デシマル）にリセットされる。時点ｔ２に
おいてｖｉ（ｔ）は再びｗｉ（ｔ）よりも小さくなる（
図１１参照）。そして、０カウント（デシマル）が達成
されるまでカウンタ１４２をカウントバックさせること
を可能とする充分に長い時間、ｖｉ（ｔ）はｗｉ（ｔ）
よりも小さい状態に維持される。時点ｔ＝ｔ３でこの状
態に到達する（図１１参照）。この時点でカウンタ１４
２の出力端は”ｈｉｇｈ”となる。フリップフロップ１
４０はリセットされる。インバータ１５０とＡＮＤゲー
ト１４９を介してカウンタ１４２の計数動作はそれが０
カウントを維持するように阻止される。

【００６０】最早初期ビットがこのサブバンドに割り当
てられることはない。ｔ＝ｔ４の時点でｖｉ（ｔ）は再
びｗｉ（ｔ）よりも大きくなる。ここで、カウンタ１４
２はカウント５にリセットされ、そして更にフリップフ
ロップ１４０は初期ビットが再び割り当てられるように
セットされる。

【００６１】図１２ａはカウンタ１４２が０にリセット
される時点以前でｖｉ（ｔ）が特定しきい値ｖｔｈｒよ
りも既に小さくなっている状況を示す。時点ｔ＝ｔ５に
おいてコンパレータ１４３の出力端１４５は再び”ｌｏ
ｗ”となり、そして出力端１４６は”ｈｉｇｈ”となる
。インバータ１５３が”ｈｉｇｈ”信号をＡＮＤゲート
１５４の一入力端に与えるので、”ｈｉｇｈ”信号はＡ
ＮＤゲート１５４とＯＲゲート１４７を介してＡＮＤゲ
ート１４８に与えられる。カウンタ１４２はカウントを
続ける。初期ビット割当状態はこの様にしてカウント０
（デシマル）が達成されるまで維持される。そしてカウ
ンタ１４２の出力端が一時的に上昇する。この結果フリ
ップフロップ１４１はＡＮＤゲート１５５を介してセッ
トされる。ＡＮＤゲート１５６とＯＲゲート１５２を介
してフリップフロップ１４１の高出力信号がカウンタ１
４２のセット入力端に与えられ、カウンタはその後即座
にカウント５（デシマル）にジャンプする。そしてカウ
ンタ１４２のそれ以降のダウンカウンティングは、イン
バータ１５３がＡＮＤゲート１５４の一方の入力端に”
ｌｏｗ”信号を与えるので、阻止される。時点ｔ６以降
当該サブバンドには何等のビット割当も行われない。

【００６２】図１２ｂは「初期ビット割当が無い」状態
が開始されてからｖｉ（ｔ）がｖｔｈｒとｗｉ（ｔ）の
間の範囲に充分長く維持されている状況を示している。 時点ｔ７でｖｉはｖｔｈｒよりも小さくなるであろう。 その時点で出力端１４５は”ｌｏｗ”となり、そして出
力端１４６は”ｈｉｇｈ”となるであろう。

【００６３】この時点でフリップフロップ１４１はＡＮ
Ｄゲート１５５を介してセットされ、そしてカウンタ１
４２はＡＮＤゲート１５６とＯＲゲート１５２を介して
カウント５にリセットされる。この結果カウンタ１４２
の出力端は”ｌｏｗ”となりそしてフリップフロップ１
４１の出力端は”ｈｉｇｈ”となる。これにより、ビッ
トは割当てられない。

【００６４】図１３はｖｉ（ｔ）が再び増大する状況を
示している。時点ｔ８においてｖｉ（ｔ）はｖｔｈｒよ
りも大きくなる。出力端１４５はカウンタ１４２がカウ
ントダウンするように”ｈｉｇｈ”となる。１インター
バルの後ｖｉ（ｔ）は再びｖｔｈｒよりも小さくなる。 出力端１４６は再び”ｈｉｇｈ”になり、カウンタはＡ
ＮＤゲート１５６とＯＲゲート１５２を介して５のカウ
ントにリセットされる。ｖｉ（ｔ）が充分長い時間の間
ｖｔｈｒよりも大きい場合には、カウンタ１４２は０ま
でカウントダウンすることが出来る。ｔ＝ｔ９において
カウンタ１４２の出力端は”ｈｉｇｈ”となる。”ｈｉ
ｇｈ”信号がインバータ１５８を介して与えられるＡＮ
Ｄゲート１５９によってフリップフロップ１４１がリセ
ットされ、その結果この時点で「ビット割当が行われな
い」状態が終了し、そして「初期ビット割当が行われな
い」状態に変化する。

【００６５】次にビットニードｂｍの単純な計算方法を
説明する。この計算に於いては対数表示が計算に於いて
使用される様々な大きさについて使用されている。これ
は、ビットニードの絶対精度ではなく相対精度がビット
ニードｂ１〜ｂＭの計算に関係していると言う理由によ
り可能となる。

【００６６】対数表示に於いては数ｇはｇ＝ｒｋによっ
て近似される（ここでｒは１以上の固定された底でかつ
巾ｋには整数が選択される）。数ｇはｋの正しい選択に
よって最も可能な方法で近似される。整数ｋはｇの表示
として使用される。ビットニードｂｍを計算するには２
個の数の乗算と２個の数の加算がある。対数表示におけ
る乗算は巾の加算に対応する。つまり、ｇ１＝ｒｋ１及
びｇ２＝ｒｋ２である場合には、ｇ１・ｇ２の対数表示
はｋ１＋ｋ２となるであろう。

【００６７】これらの２個の数、ｇ１とｇ２の加算の対
数表示に対しては次のことが成立する。ｇ１＞ｇ２とす
ると、ｇ１＋ｇ２＝ｒｋ１＋Ｔ（ｋ１−ｋ２）が成立す
る。ｇ１＋ｇ２に対する対数表示は従ってｋ１＋Ｔ（ｋ
１−ｋ２）に等しくなる。Ｔ（ｋ１−ｋ２）は表から導
出することが出来る整数の形態の補正係数である。図７
はｒ＝２１／１６に対するこの型の表を示す。２１／１
６に等価なｒの値はビットニードｂｍの正確な分析から
得ることが出来る。

【００６８】線形固定点表示での通常の計算方法に代え
て、適切に選択された底ｒによる対数表示でのニードｂ
ｍの計算は、数の語長をかなり減らすことが出来る事に
なろう。そしてベクトル｛ｗ｝の計算には、マルチプラ
イア・アキュムレータを必要とせず、エントリーの数が
制限されたテーブルと単純なアキュムレータのみで良い
。 図７の表は、例えば０．５ｋビット以下の内容を持つＲ
ＯＭに格納させることが出来る。ＲＯＭ内にストアされ
ている数のシリーズは小さい。そしてこれらの数は特定
の順番に配置されている。従っていくつかのロジックを
犠牲にすればさらにこの索引表を減少させることが可能
となる。

【００６９】前述した２個の数の加算に対する対数表示
は、それ自身Ｚｅｃｈ対数の名前で知られていて、参照
文献（６）に記載されている（第１９１頁、第３章，　
セクション４）。

【００７０】ビットニード決定手段６及びビット割当手
段７をソフトウェアにより実現することも可能である。 しかしながらハードウェアによる設計も又可能である。 例えば、図８はビットニード決定手段６のハードウェア
構成を示す。

【００７１】図８はシリアルに入力端７０に与えられる
サブバンド信号ＳＢ１〜ＳＢＭ内の対応信号ブロックを
示している。サブバンドＳＢ１の第一サンプルｓ１が最
初に与えられ、サブバンドＳＢＭの最後のサンプルｓｑ
が最後に与えられる。

【００７２】最大サンプル決定手段７１に於いて、各々
の信号ブロックに対して最大サンプルＳＦｍが決定され
、その値はメモリ７２にストアされる。２乗ユニット７
３においてサンプルは２乗され、そしてその後加算器７
４の一入力端に与えられる。加算器７４の出力端はメモ
リ７５の入力端に結合されている。そのメモリ７５の出
力端は加算器７４の第二入力端と除算器７６の入力端に
結合されている。参照番号７４，　７５及び７６の部分
は、各信号ブロックに対する大きさｖｍを決定し、図４
におけるブロック１６に対応している。この目的のため
に信号ブロックＳＢ３の第一サンプルｓ１が２乗ユニッ
ト７３内でサブバンド信号ＳＢｍに対して２乗され、そ
して加算器７４においてメモリ７５にストアされている
値（その値は瞬時に０になる）に加えられ、そしてその
後メモリ７５にストアされる。続いて第二サンプルｓ２
が２乗され、メモリ７５内にストアされている値に加え
られそしてそのメモリにストアされる。これは最後のサ
ンプルｓｑが２乗され、そしてメモリ７５内にストアさ
れている値に加算されるまで継続される。このようにし
て得られたメモリ７５内の合計値は、

【数４】 に等しくなり、これは除算器７６内のｑによる除算の後
、メモリ７７内に係数ｖｍとしてストアされる。同様の
計算が、ベクトル｛ｖ｝の全ての係数がメモリ７７内に
ストアされるまでそれ以降のサブバンドの対応する信号
ブロックについて行われる。ビットニード決定手段６は
、更にマトリックス［Ｄ］の最大係数ｄｍ１をストアす
るメモリ７８とベクトル｛ｗｒ｝の係数ｗｒ．ｍをスト
アするメモリ７９とを含む。メモリ７７と７８の出力端
は乗算器８０の入力端に結合されている。乗算器８０の
出力端は、その一入力端がメモリ８２の入力端に結合さ
れている加算器８１の第一入力端に結合されている。メ
モリ８２の出力端は加算器８１の第二入力端と加算器８
３の第一入力端に結合されている。

【００７３】参照番号８０，　８１及び８２の部分は、
マトリックス乗算［Ｄ］｛ｖ｝を実行するものである。

【００７４】このオペレーションの間、メモリ７８から
の値ｄｍ１に特定サブバンドｍに対するメモリ７７から
の値ｖ１を乗算し、そしてその結果をその時点でのメモ
リ８２内のその時の値（この時は０）に加算器８１によ
り加算し、そしてメモリ８２内にストアする。この後ｄ
ｍ２にｖ２を乗算しそしてその結果をメモリ８２内のそ
の値に加算する。これは、ｄｍＭにｖＭを乗算しそして
その結果をメモリ８２内にストアされている値に加算す
るまで継続される。その時点で値

【数５】 がメモリ８２内にストアされる。加算器８３によってメ
モリ７９にストアされている値ｗｒ．ｍがこの結果に加
算される。 このようにして得られた値ｗｍはメモリ８４内にストア
される。この処理はベクトル｛ｗ｝の全ての係数がメモ
リ８４内にストアされるまでそれ以降のサブバンド内の
対応する信号ブロック内について反復される。

【００７５】続いて、各々のサブバンドＳＢｍに対し、
大きさＳＦｍとｗＭはメモリ７２と８４とから読み出さ
れ、ビットニードｂｍを最終的に決定する計算ユニット
に与えられる。このビットニードはメモリ８６内にスト
アされる。この計算は、全てのビットニードｂ１〜ｂＭ
がメモリ８６内にストアされるまでそれ以降のサブバン
ドにも実行される。

【００７６】この処理は、Ｍ個の信号ブロックの順次の
シリーズに反復させる事が可能である。又、図８の構成
は、情報供給がシリアルであると言う事実を使用してい
る。信号ブロックがパラレルに供給される場合には、計
算を主としてパラレルに実行する事も可能である。これ
は、例えば、要素７１，　７３，　７４，　７５と７６
を有する回路をこの構成内にＭ個設ける事を意味する。 この場合、要素８０，　８１，　８２と８３を有する回
路もＭ個設ける。

【００７７】図９は、ビット割当手段７のハードウェア
の実施例を示す。ビット割当手段は、割り当てられるべ
き数のビットＢがストアされているメモリ９０と、値ｎ
１〜ｎＭがストアされているメモリ９１とビットニード
ｂ１〜ｂＭがストアされているメモリ９２とを有してい
る。このメモリ９２を図８のメモリ８６としても良い。 割当サイクルの始めに端子９４から得られるＢの初期値
がメモリ９０にストアされる。更に、ビットニードｂｍ
に対する初期値がメモリ９２内にストアされ、一方メモ
リ９１にはリセット信号によって端子９３に与えられる
オール０がストアされる。

【００７８】続いて、検知器９５がメモリ９２内にスト
アされているビットニードの最大値を決定する。これは
、例えば、出力端９６で全てのビットニードｂ１〜ｂＭ
を順次に読み出しかつライン９７を介して検知器９５の
入力端９８にこれらのビットニードを与えることによっ
て実現させても良い。検知器９５は最大ビットニードｂ
ｊのインデックスを出力端９９に与える。このインデッ
クスｊは、各々ｎｊ，　ｂｊに対する値がストアされて
いるメモリ９１と９２内の位置をライン１００を介して
アドレスするアドレスとして使用されるので、これらの
値は各出力端１０１と９６で得られる事になる。検知器
１０２がｎｊ＝０を検知すると、それは可制御スイッチ
Ｓ１，　Ｓ２とＳ３の信号入力端を制御するための制御
信号を出力端１０３に与える。この時これらのスイッチ
は、図面に示されている位置とは異なる位置にある。こ
れは、減算器１０５内においてメモリ９０の出力端１０
６で得られる値Ｂから値ａ１・ｑ＋ｋを減算し、そして
この新しい値をメモリ９０内にストアするようにライン
１０４を介してこのメモリの入力端１０７にこの新しい
値を再び与える事を意味する。更に、端子１１０で得ら
れる値ａ１がライン１０８と１０９を介してメモリ９１
の入力端１１１に与えられる。この時、スイッチＳ４は
図示の位置にある。この値ａ１は、ｎｊに対する新しい
値としてメモリ９１内にストアされる。減算器１１２内
において、メモリ９２の出力端９６で得られる値ｂｊか
ら値ａ２が減算される。この様にして得られた値はライ
ン１１３と１１４を介して入力端１１５に与えられる。 一方スイッチＳ５が図示の位置にあるので、ｂｊに対す
る新しい値をメモリ９２内のメモリ位置ｂｊ内にストア
させることが可能となる。

【００７９】ここまでに記載した方法は、図５のブロッ
ク５４に記載されている方法である。

【００８０】検知器１０２がｎｊが０でない事を検知す
ると、制御信号は発生されないか、又は異なった制御信
号が発生される。メモリ９０内にストアされている値Ｂ
から値ｃ１ｑが減算されそしてこの様にして得られた結
果は再びメモリ９０内にストアされる。加算器１１７内
において、出力端１０１を介してメモリ９１から読み出
される値ｎｊに値ｃ１が加算される。再び、ライン１０
８と１０９を介してｎｊに対する新しい値はメモリ９１
内にストアさせるためにメモリ９１の入力端１１１に与
えられる。

【００８１】更に、減算器１１２内において出力端９６
に表れる値ｂｊから値ｃ２が減算され、そしてこのよう
にして得られた値はメモリ９２にストアさせるためにラ
イン１１３と１１４を介して入力端１１５に与えられる
。ここに記載されている方法は図５に示される方法のブ
ロック５６に対応する。

【００８２】図５の方法には決定ブロック４８，　ｎｊ
≧ｎｍａｘ？が、ｂｊをフラッグ値に等しくさせ（図５
のブロック６６）、そして（必要に応じて）ｎｊをｎｍ
ａｘに等しくさせることも示されている。図９の回路に
おいてはこのことはｎｊ≧ｎｍａｘ検知器１１８によっ
て考慮されている。検知器１１８がｎｊ≧ｎｍａｘであ
る状況を検知すると、それは出力端１１９に制御信号を
発生する。これは可制御スイッチＳ４の制御入力端に与
えられ、かつＯＲゲート１２０を介して可制御スイッチ
Ｓ５の制御入力端に与えられる（この時これらのスイッ
チは図に示される位置とは反対の位置にある）。この様
にして端子１２１に与えられる値ｎｍａｘはメモリ９１
の入力端１１１に与えられる。この時ｎｍａｘはメモリ
９１内のｎｊに対するメモリ位置にストアされる。この
様にして、ブロック１２２からのフラッグ値が、そのフ
ラッグ値がメモリ９２内のｂｊに対するメモリ位置内に
ストアされるように入力端１１５に与えられる。

【００８３】検知器１１８の出力信号を検知し、かつこ
の信号の検知に基づいてｎｍａｘ及びフラッグ値をスト
アさせるためにメモリ９１と９２にロードパルスのみを
与える（図示しない）中央制御ユニットが存在すること
は明らかであろう。この場合メモリ内での値Ｂは不変で
あるのでロードパルスはメモリ９０には与えられない。

【００８４】更にｎｊが０に等しくかつＢ＜ａ１・ｑ＋
ｘである場合には、ｂｊにはフラッグ値が割り当てられ
る（図５のブロック５０，　５２及び６６参照）。そし
て図９の回路は検知器１２３とＡＮＤゲート１２４を含
む。検知器１０２と検知器１２３の両方が決定信号を発
生させた場合、スイッチＳ５は図示された位置とは反対
の位置に再びセットされ、フラッグ値ｂＦが位置ｊ内の
メモリ９２にストアされる。この場合中央プロセッサは
メモリ９２にのみロードパルスを発生させ、メモリ９０
と９１にはロードパルスを発生させない。

【００８５】図６に記載されている初期のビット割当を
、例えば、中央コントローラからの必要な制御及びアド
レス信号による制御によって、ここで実施することも可
能であることは明らかであろう。このことは、上記の説
明の後には当業者においては極めて容易に実行できる事
項であるのでこれについてのより詳細な説明は省略する
。

【００８６】図１０は、以上記載したようなサブバンド
コーダのトランスミッタ内での使用態様、特に磁気記録
担体上の一本以上のトラック内に量子化されたサブバン
ド信号を記録するための記録装置の形態のトランスミッ
タの使用態様を示す。

【００８７】参照番号１３０のセクションは、出力端４
．１〜４．Ｍでの量子化されたサブバンド信号を発生す
る、ここまでに述べた形態のサブバンドコーダである。

【００８８】参照番号１３１のセクションは、これらの
信号を出力端１３２で得られる第二デジタル信号に変換
する。この第二デジタル信号はフォーマットが先行技術
文献（２ａ）と（２ｂ）において広範に議論されている
順次のフレームを有する。ブロック１３１の構造もこれ
らの文献に於いて説明されている。

【００８９】参照番号１３３のセクションは、例えば磁
気記録担体１３４のような記録担体上に記録するのに適
した第二デジタル信号を発生させる。ユニット１３３は
８−ｔｏ−１０コンバータを有する。この型のコンバー
タにおいてはシリアルな情報ストリームの中の８ビット
データ語が１０ビットコード語に変換される。更にイン
ターリービングをかけてもよい。これら全てのことは（
記録担体を再生する時）受信側で受信される情報のエラ
ー補正を可能とする目的のためである。

【００９０】ブロック１３３の出力信号は、信号を記録
担体１３４上の一本以上の長さ方向のトラックに記録す
る記録手段１３５に与えられる。記録手段１３５は１個
以上の記録ヘッド１３６を有している。

【００９１】図１０の構成のより詳しい説明には先行技
術文献（８）（必要に応じてこの文献の内容も本特許出
願明細書において記載されているものとみなす）を参照
されたい。

【００９２】更に、本発明は説明した例示の実施例のみ
に限定されないことに注意されたい。記述した実施例の
いくつかの修正が、請求項に記載された発明の範囲を逸
脱することなく実現することが可能である。

【００９３】ここまでは各サブバンド内に常に単一サブ
バンド信号（例えば、モノ信号）が存在している場合に
ついて、Ｍ個のサブバンド信号に対するビットニード決
定とビット割当について記載した。

【００９４】しかしながら、本発明をステレオ信号のサ
ブバンドエンコーディング用のサブバンドコーダに適用
することも可能である。その場合には、各サブバンド内
に２個のサブバンド信号、つまり右及び左サブバンド信
号が存在する事になる。

【００９５】以下にステレオ信号のサブバンドエンコー
ディングの２種類の任意の方法を説明する。

【００９６】第一の方法は上述した方法に於て右と左の
サブバンド信号を別々に処理することである。上述した
ようにＭ個のサブバンド信号ＳＢ１〜ＳＢＭは、この場
合例えばＭ個の左側サブバンド信号である。前述した処
理がこれらの左側のサブバンド信号について実行される
。ビットニード決定手段６内に於いて、まずビットニー
ドｂ１１〜ｂＭ１が決定される。この後割り当てられる
ビットの数、つまりｎ１１〜ｎＭ１がビット割当手段７
内で決定される。上述した図５に関して説明した処理に
於いては値Ｂがビット割当に使用された。この時Ｂは使
用可能なビットの数に等しい。本例の場合に於いては使
用可能なビットＢのこの数の半分がｎ１１〜ｎＭ１を決
定するのに使用されることは明らかである。使用可能な
ビットの数の他の半分は右側のサブバンド信号に対する
ビット割当に使用されるであろう。

【００９７】この第一の方法に対応したステレオ信号サ
ブバンドエンコーディング用の構成は図１で示される構
成を２個有している。この様な構成の第二部分はＭ個の
右側サブバンド信号を発生させる分割器２のようなサブ
バンド分割器を有している。更にビットニード決定手段
は、ビットニードｂ１ｒ〜ｂＭｒを決定するユニット６
等により構成され、そしてビット割当手段はそれから割
り当てられたビットｎ１ｒ〜ｎＭｒの数を導出するユニ
ット７等により構成される。又この目的のために使用可
能なビットの実際の数の半分が使用可能である。

【００９８】ステレオ信号のサブバンドエンコーディン
グ用の第二の方法によるとビットニードｂ１１〜ｂＭ１
及びｂ１ｒ〜ｂＭ１及びｂ１ｒ〜ｂＭｒは第一の方法と
同様にして導出される。左及び右サブバンド信号に対す
るビット割当が別々に実行される第一の方法と異なり、
第二の方法に於いては２Ｍ個のビットニードｂ１１〜ｂ
Ｍ１及びｂ１ｒ〜ｂＭｒが、２Ｍ個の入力端を当然有し
ているユニット７のようなビット割当ユニットに与えら
れる。このユニットに於いて２Ｍ個のｎ１１〜ｎＭ１及
びｎ１ｒ〜ｎＭｒが、実際に使用可能となるビットを根
拠に図５に関しして記載された方法と同様な方法で導出
される。この目的のためにビット割当手段は２Ｍ個の出
力端を有している。

【００９９】ステレオ信号をエンコードする場合には、
ｙビットにより各々表示される、２Ｍ個のビット割当情
報に対する値が関係する。この事はステレオ信号に対す
るビット割当処理に対しＢ＝Ｂ０−２・ｙ・Ｍビット以
上のビットは使用できないことを意味する。

【０１００】先行技術文献 （１）　　ヨーロッパ特許出願Ｎｏ．　２８９，０８０
号（２ａ）　オランダ特許出願Ｎｏ．　８９．０１．４
０１号（２ｂ）　オランダ特許出願Ｎｏ．　９０．００
．３３８号（３）　ＥＢＵ　Ｔｅｃｈｎ．　Ｒｅｖｉｅ
ｗ，　Ｎｏ．　２３０，　Ａｕｇｕｓｔ　１９８８（４
）　Ｐｈｉｌｉｐｓ　Ｊｏｕｒｎａｌ　ｏｆ　Ｒｅｓｅ
ａｒｃｈ　４４，３２９−３４３，　１９８９（５）　
ＩＥＥＥ　ＩＣＡＳＳＰ　８０，　Ｖｏｌ．　１，　ｐ
ｐ．　３２７−３３１，　Ａｐｒｉｌ　９−１１，　１
９８０ （６）　Ｆ．Ｊ．　ＭａｃＷｉｌｌｉａｍｓ　他著「エ
ラー補正コードの理論（Ｔｈｅ　ｔｈｅｏｒｙ　ｏｆ　
ｅｒｒｏｒｃｏｒｒｅｃｔｉｎｇ　ｃｏｄｅｓ）」、　
Ｎｏｒｔｈ　Ｈｏｌｌａｎｄ　ｐｕｂｌｉｓｈｉｎｇ社
、　１９８３刊　　（７）　ヨーロッパ特許出願Ｎｏ．
　８９２０１４０８．５号（８）　オランダ特許出願Ｎ
ｏ．　９０．００．６３５号

【図面の簡単な説明】

【図１】　　　　（ａ）は本発明のエンコーディングシ
ステムを示し、（ｂ）はサブバンド信号ＳＢ１〜ＳＢＭ
内の対応信号ブロック（各信号ブロックはｑ個のサンプ
ルを有する）を示す。

【図２】　　　　３ビット２進表示による量子化を示す
。

【図３】　　　　ビットニードｂ１，　ｂ２，　…，　
の値の軸に対する位置を示す。

【図４】　　　　ビットニードｂ１，…　ｂＭ，　を決
定する方法を示す。

【図５】　　　　サブバンド内の信号ブロックにビット
を割り当てる方法を示す。

【図６】　　　　初期ビット分布を示す。

【図７】　　　　数の対数表示を利用した数の加算に使
用される補正テーブルを示す。

【図８】　　　　ビットニード決定手段のハードウェア
構成を示す。

【図９】　　　　ビット割当手段の構成を示す。

【図１０】　　磁気記録担体上に量子化されたサブバン
ド信号を記録する記録装置の形態のトランスミッタの使
用形態を示す。

【図１１】　　前記パワー値ｖｉに対答する別の割当状
態を示す。

【図１２】　　前記パワー値ｖｉに対答する別の割当状
態を示す。

【図１３】　　前記パワー値ｖｉに対答する別の割当状
態を示す。

【図１４】　　別の割当状態の特徴となる制御信号を発
生させるユニットの回路図を示す。

【符号の説明】

１：入力端 ２：サブバンドコーダ ９，　１０，　１４，　１６，　１８，　２０，　２２
，　２６，　２８，　３０，　３２，　３４，　４０，
　４４，　４６，　４８，　５０，　５２，　５４，　
５６，　５８，　６０，　６６：ブロック６：ビットニ
ード決定手段 ７：ビットニード割当手段 ４８：決定ブロック ７０：入力端 ７１：最大サンプル決定手段 ７２，　７５，　７７，　７８，　７９，　８２，　８
４，　８６，　９０，９１，　９２：メモリ７３：２乗
ユニット ７４，　８１：加算器 ７６：除算器 ８０：乗算器 ９５，　１０２，　１１８，　１２０，　１２３：検知
器９８，　１１１，　１１５：入力端 ９７，　１００，　１０４，　１１３，　１１４：ライ
ン９６，　９９，　１０１，　１０３，　１０６，　１
１９：出力端１１２：減算器 １２０：ＯＲゲート １２１：端子 １２２：ブロック １３１：ブロック １３３：ユニット １３４：磁気記録担体 １３５：記録手段 １４１：ＳＲフリップフロップ １４２：カウンタ １４３：コンパレータ １４４，　１４５，　１４６：出力端 １４７，　１５２：ＯＲゲート

Claims (10)

【特許請求の範囲】
1. 【請求項１】　　特定サンプリング周波数Ｆｓで、例え
   ば、ディジタル・オーディオ信号の、広帯域ディジタル
   信号をサブバンドコーディングするサブバンドコーダを
   有し、前記サブバンドコーダが、サンプリング周波数が
   減少された複数のＰ個のサブバンド信号を前記広帯域デ
   ィジタル信号に対し発生させる信号分割手段を含み、そ
   の目的のために前記分割手段が、前記広帯域ディジタル
   信号を周波数と共に増大するＭ個の順次サブバンドに分
   割する、エンコーディングシステムであって、そのエン
   コーディングシステムが、更にブロック毎に各々の前記
   サブバンド信号を量子化する量子化手段を有し、量子化
   されたサブバンド信号ｍが順次の信号ブロックからなり
   、各信号ブロックがｑ個のサンプルを有し、前記サブバ
   ンド信号ｍの信号ブロック内のｑ個のサンプルが各々ｎ
   ｍビットにより表され、前記量子化手段が、前記サブバ
   ンド信号内の対応する信号ブロックの信号ブロック毎に
   ビットニードｂｍを決定するビットニード決定手段を含
   み、このビットニードが、前記サブバンド信号ｍ内の信
   号ブロック内のサンプルを表示するビットの数に関係し
   、かつ、前記量子化手段が、前記ビットニード決定手段
   によって決定される前記ビットニードに応答して前記種
   々のサブバンド信号の前記対応する信号ブロックに使用
   可能な量のビットＢを値ｎｍ（ｍは１からＰまで変化す
   る）が得られるように割り当てるビット割当手段を含み
   、かつ、そのエンコーディングシステムが、更に順次フ
   レームを有する第二ディジタル信号のフレーム内の信号
   ブロック内のある数のビットで量子化される前記サンプ
   ルを適合化させる適合化手段を有し、前記適合化手段が
   更にフレーム内の信号ブロック内の前記サンプルに関す
   るスケールファクタを表示するｘビット語の前記スケー
   ルファクタ情報を適合化させるように構成されている、
   エンコーディングシステムに於て、前記ビットニード決
   定手段内で決定された前記サブバンド内の前記サブバン
   ド信号内の対応する信号ブロックに対し、前記ビットニ
   ードに基づいて、特定ステップＳ１内で次のオペレーシ
   ョンが行われる様に、前記ビット割当手段が構成されて
   いて：（ａ）　前記ビットニードの最大値であるｂｊを
   決定し、（ｂ）　前記ビットニードｂｊに属している前
   記信号ブロックにビットが既に割当てられているか否か
   を検知し、そして割り当てられていない場合には、（ｃ
   ）　−値ａ１をｎｊに割当て； −値ａ２をｂｊから減算し； −Ｂから前記値ａ１・ｑ＋ｘを減算し、そして割り当て
   られている場合には、（ｄ）　−前記値ｃ１をｎｊに加
   え； −前記値ｃ２をｂｊから減算し； −前記値ｃ１・ｑをＢから減算し、 そして少なくとも二回目で前記ステップＳ１を実行する
   様に構成されている（ここで、ｑとｘは１より大きい整
   数で、ｎｍとｂｍが変数（ｎｍは０以上）で、ａ１，　
   ａ２，　ｃ１及びｃ２が０より大きい数でかつＢが０よ
   り大きい整数で、ｍが可変整数で、ａ１がｃ１より大き
   くかつａ２がｃ２以上である）事を特徴とするエンコー
   ディングシステム。
2. 【請求項２】　　前記ビット割当手段が、前記サブバン
   ド内の信号ブロックｋに対して、前記ステップＳ１以前
   のステップＳ０に於て： −値Ａｋ０をｎｋに割り当て； −ｂｋから前記値Ａｋ１を減算し； −Ｂから値Ａｋ０・ｑ＋ｘを減算すると言うオペレーシ
   ョンを実行するように設計されていてかつＡｋ０とＡｋ
   １が０より大きい数である事を特徴とする請求項１記載
   のエンコーディングシステム。
3. 【請求項３】　　前記ビット割当手段が、前記ステップ
   Ｓ０でフラッグ値を１個以上の前記サブバンド内の信号
   ブロックに割り当てるように構成されていて、そのフラ
   ッグ値が、当該信号ブロックには何のビットも割当てら
   れるべきでないことを示している事を特徴とする請求項
   ２記載のエンコーディングシステム。
4. 【請求項４】　　Ａｋ０がａ１に等しくかつＡｋ１がａ
   ２に等しい事を特徴とする請求項２又は３記載のエンコ
   ーディングシステム。
5. 【請求項５】　　ａ１がａ２に等しくかつｃ１がｃ２に
   等しい事を特徴とする前記何れかの請求項に記載のエン
   コーディングシステム。
6. 【請求項６】　　Ｐ＝Ｍである事を特徴とする、モノー
   ラル信号又はステレオ信号の左又は右信号部分の様な単
   一ディジタル信号をサブバンドエンコーディングするた
   めの前記何れかの請求項に記載のエンコーディングシス
   テム。
7. 【請求項７】　　Ｐ＝２Ｍである事を特徴とする、左及
   び右信号部分を有するステレオ信号をサブバンドエンコ
   ーディングするための請求項１〜５の何れかに記載のエ
   ンコーディングシステム。
8. 【請求項８】　　請求項１〜７の何れかに記載のエンコ
   ーディングシステムを有するトランスミッタ。
9. 【請求項９】　　前記トランスミッタが、記録担体上の
   トラックに前記量子化されたサブバンド信号を記録する
   構成の形態を有する請求項８記載のトランスミッタ。
10. 【請求項１０】　　前記記録担体が磁気記録担体である
    事を特徴とする請求項９記載のトランスミッタ。