JPH04246864A - Thin film transistor - Google Patents

Thin film transistor

Info

Publication number
JPH04246864A
JPH04246864A JP1212691A JP1212691A JPH04246864A JP H04246864 A JPH04246864 A JP H04246864A JP 1212691 A JP1212691 A JP 1212691A JP 1212691 A JP1212691 A JP 1212691A JP H04246864 A JPH04246864 A JP H04246864A
Authority
JP
Japan
Prior art keywords
thin film
polycrystalline semiconductor
film transistor
semiconductor
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1212691A
Other languages
Japanese (ja)
Inventor
Shigeru Noguchi
能口 繁
Hiroshi Iwata
岩多 浩志
Keiichi Sano
佐野 景一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP1212691A priority Critical patent/JPH04246864A/en
Priority to US07/781,486 priority patent/US5221365A/en
Publication of JPH04246864A publication Critical patent/JPH04246864A/en
Pending legal-status Critical Current

Links

Landscapes

  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

PURPOSE:To enable a thin film transistor where a polycrystalline semiconductor is made to serve as a channel layer to be enhanced in electric field effect mobility. CONSTITUTION:An amorphous semiconductor formed on the rugged surface of a substrate 1 is irradiated with a beam of high energy to turn into a polycrystalline semiconductor 3, and the semiconductor layer 3 concerned is made to serve as a channel layer of a thin film transistor.

Description

【発明の詳細な説明】 【0001】 【産業上の利用分野】本発明は、多結晶半導体を用いた
薄膜トランジスタに関する。 【0002】 【従来の技術】近年、薄膜半導体をトランジスタ素子等
に用いたデバイスの開発が著しく、その代表的なデバイ
スである液晶ディスプレイやイメージセンサなどにあっ
ては、商品化にまで至っている。 【0003】これらデバイスでは、通常、基板としてガ
ラス、石英等の絶縁材料が使用されることから、従来の
ような単結晶半導体基板上に素子を形成する製法と異な
り、良質な薄膜半導体を得ることが困難である。特に、
デバイスへの応用に際しては、前記薄膜半導体の電界効
果移動度の向上が問題となる。 【0004】この様な状況下、近年、比較的良質な薄膜
半導体が得られるものと期待されているものとして薄膜
多結晶半導体がある。この一般的な形成方法としては、
常圧CVD法や減圧CVD法による気相成長法、当初非
晶質状態にある薄膜半導体にレーザなどの高エネルギー
ビームを照射し多結晶半導体とするレーザアニール法、
そして平坦な基板上に形成された非晶質状態にある薄膜
半導体を高温で熱処理することにより変質させ多結晶半
導体とする固相成長法等がある。 【0005】特に、前記レーザアニール法によるものに
あっては、他の方法と比較して、必要な部分にのみ前記
レーザによる熱エネルギーを与えることとなることから
、素子全体に及ぼすような熱損傷がなく、且つ基本的に
大面積の素子形成にも適していることから、特に注目さ
れている。 【0006】この様な多結晶半導体の製造方法に関して
は、例えば、IEEE Electron Devic
eLett. EDL−1 1980、 P159〜P
161や、IEEE Electron Device
 Lett. EDL−8 1987.P425〜P4
27で詳細に記載されている。 【0007】 【発明が解決しようとする課題】然し乍ら、従来のレー
ザアニール法では、比較的大きな結晶粒を有する多結晶
半導体ができ、且つこれをチャネル層として利用した薄
膜トランジスタにおいても、良好な特性は得られている
ものの、未だ単結晶半導体の特性には及ばない。 【0008】そこで、本発明薄膜トランジスタの目的と
するところは、より高い電界効果移動度を備えた多結晶
半導体により作成された薄膜トランジスタを提供するこ
とにある。 【0009】 【課題を解決するための手段】本発明薄膜トランジスタ
の特徴とするところは、その表面に凹凸形状を備えた基
板上に成膜された非晶質半導体に、高エネルギービーム
の照射による熱処理を施すことにより形成された多結晶
半導体を、チャネル層とすることにある。 【0010】 【作用】その表面に凹凸形状を有する基板上に、前記非
晶質半導体を成膜し、これに高エネルギービームの照射
による熱処理を施すことにより、前記結晶粒径が比較的
大きく、且つホール効果を利用して測定されたキャリア
移動度の値の大きい多結晶半導体を形成することが可能
となる。 【0011】このため、斯様な多結晶半導体をチャネル
層とする薄膜トランジスタにあっては、前記電界効果移
動度の向上が図れる。 【0012】 【実施例】まず、本発明薄膜トランジスタで使用する多
結晶半導体の物性について説明する。 【0013】図5は、本発明薄膜トランジスタに使用さ
れる多結晶半導体(イ)と、従来の平坦な基板上に形成
された多結晶半導体((ロ)及び(ハ))との、n型半
導体の場合のキャリア濃度とキャリア移動度との関係を
示している。前記キャリア移動度は、ホール効果によっ
て測定されたものである。 【0014】前記多結晶半導体(イ)は、高さが10μ
mの凹凸形状を有する絶縁基板上にプラズマCVD法に
よって形成されたn型非晶質シリコンを、高エネルギー
ビームを照射することによって成膜されたもので、斯る
高エネルギービームとしてはアルゴンレーザ(波長51
45Å)を使用した。 【0015】また、前記多結晶半導体(ロ)は、表面が
平坦な基板上にプラズマCVD法によって形成された前
記n型非晶質シリコンを、前記レーザと同様の条件で照
射し多結晶化されたものであり、前記多結晶半導体(ハ
)は、前記多結晶半導体(ロ)の形成と比べて、レーザ
の条件のうちその強度を30%大きくしたことのみを異
にして形成されたものである。 【0016】特に、前記多結晶半導体(ハ)を比較評価
用の試料として含めたのは、凹凸形状を有する基板を使
用することにより、前記高エネルギービームの基板表面
上での光散乱に基づく該基板への光透過量の増加が考え
られるためである。即ち、通常、凹凸形状を有する基板
に光が入射した場合、前記凹凸のためにその基板表面で
は、前記凹凸の隣接する凸部間で光の多重散乱が発生し
、平坦な基板の場合と比較して30%程度、前記基板へ
の光入射量が増加するからである。 【0017】そこで、前記光散乱による光入射量を考慮
し、平坦な基板上に前記高エネルギービーム強度を斯る
光入射量だけ増加させて多結晶半導体を形成した場合の
特性について検討したのである。 【0018】尚、前記プラズマCVD法の形成条件は従
来周知のもので、前記キャリア濃度を変化させるに当っ
ては、初期に形成する導電性非晶質シリコンへの導電型
決定不純物の量を調整することにより行った。 【0019】同図によれば、前記n型多結晶半導体(イ
)は、従来の前記多結晶半導体(ロ)と比較して、前記
キャリア移動度が3〜6倍程度大きく、特にキャリア濃
度の範囲の内、1×1016cm−3〜1×1018c
m−3の範囲において、極めて大きなキャリア移動度を
示しており、凹凸形状を有する基板上に形成された多結
晶半導体は、その膜質の面で極めて良好なものであるこ
とが分かる。 【0020】次に、高エネルギービームの強度を30%
増加し形成した多結晶半導体(ハ)と前記多結晶半導体
(イ)を比較すると、該多結晶半導体(イ)は、前記多
結晶半導体(ハ)と比較して特段の向上が確認できる。 【0021】このことは、凹凸形状を有する基板上に高
エネルギービームによって多結晶半導体を形成するとい
う方法が、単なる熱処理の一方法として前記高エネルギ
ービームを使用したというのではなく、該高エネルギー
ビームを使用したことによって多結晶半導体の飛躍的な
特性向上を成し得ることを示すものである。発明者等は
、斯る飛躍的な特性向上に関しては、結晶過程でのメカ
ニズム等の改善による物性の向上と推測しているものの
、具体的原因については明らかでないとしている。 【0022】斯る例としてn型多結晶半導体を使用した
が、p型多結晶半導体の場合にあっても同様で、従来の
平坦な基板上に形成されたp型多結晶半導体と比較して
、凹凸形状を有する基板上に形成されたそれは、前記キ
ャリア移動度の点で5〜10倍程度大きくなることを確
認している。 【0023】図6は、前記凹凸形状の高さと、前記キャ
リア移動度との関係を示す特性図である。前記凹凸形状
の代表的な形状は、円錐台状あるいは角錐台状で、比較
的密に分布している。 【0024】同図で使用した試料は、3000Åの膜厚
の非晶質シリコンを高エネルギービームで多結晶化した
ものである。同図から分かるように前記凹凸形状の高さ
を大きくすることによって、前記キャリア移動度は急激
に増加し、さらに前記高さを0.4μm以上とするとそ
の値が飽和する。斯る飽和が生じる高さは、多結晶化さ
れる非晶質半導体の膜厚によって変動し、概ね前記膜厚
と一致する値となる。 【0025】図1乃至図3は本発明薄膜トランジスタを
説明するための製造工程別素子構造図である。実施例で
は、半導体としてシリコンを使用した。 【0026】図2に示される第1工程では、表面に0.
3μm〜数10μmの凹凸形状を具備した基板(1)上
に、不純物ドーピングのしていない真性非晶質半導体(
2)を形成する。実施例では、基板(1)としてガラス
やセラミックスなどの絶縁性基板、前 記真性非晶質半
導体(2)として従来周知のプラズマCVD法により形
成された真 性非晶質シリコンを使用した。 【0027】前記凹凸形状の作製方法として、例えば前
記基板自体の表面を化学的あるいは物理的なエッチング
により加工処理するものや、前記基板の表面に、SiO
2膜 やSi3N4膜などの絶縁膜を形成しこれら膜自
体を島状に形成することにより、前記表面を凹凸形状と
するものなどがある。いずれの方法を採用しても、本発
明薄膜トランジスタ用の基板として使用し得るものであ
る。 【0028】前記非晶質半導体(2)の形成方法として
は、前記プラズマCVD法に限らず、 その他のスパッ
タ法や蒸着法さらには熱CVD法を使用してもよい。 【0029】前記プラズマCVD法の形成条件として、
反応ガスは、5〜50cc/minのシランガスを用い
、放電時真空度は0.1〜0.2Torrで、放電電力
は15〜30Wとした。基板温度は200〜550℃、
その膜厚は500Å〜1μmである。 【0030】次に、図3に示される第2工程では、非晶
質半導体(2)が成膜された基板(1)を真空中または
窒素ガス等の不活性ガスで満たされた雰囲気中に設置し
、高エネルギービームとしてアルゴンレーザを前記基板
側から照射することによって非晶質半導体(2)を多結
晶化する。 【0031】前記高エネルギービームとしては、実施例
のようなアルゴンレーザに限られるものではなく、Xe
Cl(308nm)やKrF(248nm),ArF(
193nm)などのエキシマレーザや、その他の電子ビ
ーム等によって行っても同様の効果を呈する。 【0032】これにより、前記非晶質半導体(2)は真
性多結晶半導体(3)に変質する。図中の(4)は、多
結晶半導体(3)の粒界を示している。 【0033】又、発明者等によれば前記第2工程に先だ
って、非晶質半導体(2)に500℃ で30分程度の
熱処理を施した後に前記レーザ照射を行った方が、特性
面で安定した多結晶化が行えることを見い出している。 これは、多結晶化される非晶質半導体(2)には、前記
第1工程の成膜過程において使用される反応ガスにより
必然 的に水素が膜中に混入するため、高エネルギービ
ームの照射に基づく急激な温度上昇によって前記水素が
爆発的に放出し、非晶質半導体(2)にあれを発生させ
る ためである。 【0034】従って、前記高エネルギービームの強度が
比較的大きな条件である場合や、使用する非晶質半導体
(2)の膜中に含まれる水素含有量が大きい場合、具体
的には  その形成温度が低温である時などにおいては
、前記熱処理は有効な手段となる。 【0035】実施例で得られた多結晶半導体(3)の粒
径は0.8μm〜数μmで、従来の平 坦な基板上に形
成された多結晶シリコン膜のそれが、0.1μm〜0.
3μmであることから見ても、比較的大きいものである
ことが判る。斯様な基板表面の凹凸形状に因る効果は、
その出発材料として実施例の真性非晶質半導体のみに限
られるものではなく、これ以外のn型非晶質半導体又は
p型非晶質半導体においても全く同様に呈するものであ
る。 【0036】次に図1に示される第3工程では、多結晶
化により粗くなった多結晶半導体(3)の表面をラッピ
ングあるいはエッチングにより平坦化した後、従来周知
の方法 により、オーミックコンタクト用半導体膜(5
)、ゲート絶縁膜(6)及びゲート金属膜(7)、ドレ
イン用金属電極(8)、ソース用金属電極(9)をそれ
ぞれ形成し素子を 完成する。これにより、ゲート絶縁
膜(6)下の多結晶半導体(3)はチャネル層として機
能することとなる。 【0037】前記平坦化の処理は、工程上必ずしも必要
ではないが、前記表面の凹凸の程度が素子のチャネル長
のサイズと同程度となった場合などにあっては付加した
方が特性の安定化上好ましい。 【0038】実施例では、ゲート用金属膜としてクロム
を、ソース及びドレイン用金属膜としてはアルミニュウ
ムを使用し、ゲート絶縁膜としてはSiO2膜を使用し
た。  【0039】図4は、実施例薄膜トランジスタ(イ)の
ドレイン電流対ゲート電圧の関係を示す特性図である。 尚、同図には比較のために、従来の平坦な基板上に形成
された多結晶半導体を使用した薄膜トランジスタ(ロ)
の前記関係についても同時に示している。 【0040】同図から、実施例薄膜トランジスタは従来
のものと比較して、立ち上がり特性が急峻でオン状態と
オフ状態の変化が十分大きく良好な特性であることが分
かる。又、電界効果移動度は、従来の薄膜トランジスタ
が30cm2/V・sである のに対して、本発明薄膜
トランジスタでは、100cm2/V・sと良好であっ
 た。 【0041】又、実施例においては、高エネルギービー
ムを基板側から照射したが、本発明薄膜トランジスタは
これに限られず、多結晶化される非晶質半導体側から前
記高エネルギービームを照射し形成された多結晶半導体
であってもよいことは言うまでもない。 【0042】 【発明の効果】本発明によれば、電界効果移動度の大き
な特性を有する薄膜トランジスタが得られる。
Description: TECHNICAL FIELD The present invention relates to a thin film transistor using a polycrystalline semiconductor. [0002] In recent years, devices using thin film semiconductors as transistor elements and the like have been significantly developed, and typical devices such as liquid crystal displays and image sensors have even been commercialized. These devices usually use insulating materials such as glass or quartz as substrates, and therefore, unlike conventional manufacturing methods in which elements are formed on single crystal semiconductor substrates, it is difficult to obtain high-quality thin film semiconductors. is difficult. especially,
When applied to devices, improving the field effect mobility of the thin film semiconductor becomes a problem. Under these circumstances, in recent years, thin film polycrystalline semiconductors have been used as a method of producing thin film semiconductors of relatively good quality. This general formation method is as follows:
Vapor phase growth method using normal pressure CVD method or low pressure CVD method, laser annealing method which irradiates a thin film semiconductor which is initially in an amorphous state with a high energy beam such as a laser to form a polycrystalline semiconductor,
There is also a solid phase growth method in which a thin film semiconductor in an amorphous state formed on a flat substrate is heat-treated at high temperature to change its quality and become a polycrystalline semiconductor. In particular, when using the laser annealing method, compared to other methods, thermal energy is applied by the laser only to the necessary parts, so thermal damage to the entire element is avoided. It is attracting particular attention because it is basically suitable for forming large-area devices. Regarding the manufacturing method of such a polycrystalline semiconductor, for example, IEEE Electron Device
eLet. EDL-1 1980, P159~P
161, IEEE Electron Device
Lett. EDL-8 1987. P425-P4
27 is described in detail. [0007]However, with the conventional laser annealing method, a polycrystalline semiconductor having relatively large crystal grains can be produced, and even in thin film transistors using this as a channel layer, good characteristics cannot be achieved. Although this has been achieved, the properties are still not comparable to those of single crystal semiconductors. Therefore, an object of the thin film transistor of the present invention is to provide a thin film transistor made of a polycrystalline semiconductor having higher field effect mobility. [Means for Solving the Problems] The thin film transistor of the present invention is characterized in that an amorphous semiconductor film formed on a substrate having an uneven surface is subjected to heat treatment by irradiation with a high-energy beam. The purpose is to use a polycrystalline semiconductor formed by applying this as a channel layer. [Operation] By forming the amorphous semiconductor film on a substrate having an uneven shape on its surface and subjecting it to heat treatment by irradiation with a high-energy beam, the crystal grain size is relatively large. In addition, it becomes possible to form a polycrystalline semiconductor with a large value of carrier mobility measured by utilizing the Hall effect. Therefore, in a thin film transistor using such a polycrystalline semiconductor as a channel layer, the field effect mobility can be improved. EXAMPLE First, the physical properties of the polycrystalline semiconductor used in the thin film transistor of the present invention will be explained. FIG. 5 shows the n-type semiconductors of the polycrystalline semiconductor (a) used in the thin film transistor of the present invention and the conventional polycrystalline semiconductor ((b) and (c)) formed on a flat substrate. It shows the relationship between carrier concentration and carrier mobility in the case of . The carrier mobility is measured by the Hall effect. [0014] The polycrystalline semiconductor (a) has a height of 10 μm.
The film is formed by irradiating n-type amorphous silicon formed by plasma CVD on an insulating substrate with an uneven shape of m with a high-energy beam, and the high-energy beam is an argon laser ( wavelength 51
45 Å) was used. The polycrystalline semiconductor (b) is made by polycrystallizing the n-type amorphous silicon formed by plasma CVD on a substrate with a flat surface under the same conditions as the laser. The polycrystalline semiconductor (c) was formed with the only difference from the formation of the polycrystalline semiconductor (b) in that the intensity of the laser was increased by 30%. be. In particular, the reason why the polycrystalline semiconductor (c) was included as a sample for comparative evaluation is that by using a substrate with an uneven shape, the evaluation based on the light scattering of the high-energy beam on the substrate surface can be achieved. This is because the amount of light transmitted to the substrate is likely to increase. That is, normally, when light is incident on a substrate having an uneven shape, multiple scattering of light occurs between adjacent convex portions of the unevenness on the surface of the substrate due to the unevenness, compared to the case of a flat substrate. This is because the amount of light incident on the substrate increases by about 30%. [0017] Therefore, considering the amount of light incident due to the light scattering, we investigated the characteristics when a polycrystalline semiconductor is formed on a flat substrate by increasing the intensity of the high-energy beam by the amount of light incident. . The formation conditions of the plasma CVD method are conventionally well known, and in changing the carrier concentration, the amount of conductivity type determining impurities in the initially formed conductive amorphous silicon is adjusted. It was done by doing. According to the figure, the carrier mobility of the n-type polycrystalline semiconductor (a) is about 3 to 6 times higher than that of the conventional polycrystalline semiconductor (b), and the carrier mobility is particularly low. Within the range, 1 x 1016cm-3 to 1 x 1018c
It can be seen that a polycrystalline semiconductor formed on a substrate having an uneven shape exhibits extremely high carrier mobility in the range of m-3, and has extremely good film quality. Next, the intensity of the high energy beam is reduced by 30%.
Comparing the increased polycrystalline semiconductor (c) and the polycrystalline semiconductor (a), it can be seen that the polycrystalline semiconductor (a) is significantly improved compared to the polycrystalline semiconductor (c). This means that the method of forming a polycrystalline semiconductor using a high-energy beam on a substrate having an uneven shape is not simply a method of heat treatment using the high-energy beam; This shows that the use of polycrystalline semiconductors can dramatically improve the properties of polycrystalline semiconductors. Although the inventors speculate that such dramatic improvements in properties are due to improvements in physical properties due to improvements in mechanisms during the crystallization process, they say that the specific cause is not clear. Although an n-type polycrystalline semiconductor was used as an example, the same applies to a p-type polycrystalline semiconductor, and compared to a conventional p-type polycrystalline semiconductor formed on a flat substrate, It has been confirmed that the carrier mobility formed on a substrate having an uneven shape is about 5 to 10 times higher. FIG. 6 is a characteristic diagram showing the relationship between the height of the uneven shape and the carrier mobility. A typical shape of the uneven shape is a truncated cone shape or a truncated pyramid shape, and is relatively densely distributed. The sample used in the figure is amorphous silicon with a film thickness of 3000 Å that has been polycrystallized using a high-energy beam. As can be seen from the figure, by increasing the height of the uneven shape, the carrier mobility increases rapidly, and when the height is increased to 0.4 μm or more, the value becomes saturated. The height at which such saturation occurs varies depending on the film thickness of the amorphous semiconductor to be polycrystallized, and has a value that roughly matches the film thickness. FIGS. 1 to 3 are device structure diagrams for each manufacturing process to explain the thin film transistor of the present invention. In the example, silicon was used as the semiconductor. In the first step shown in FIG. 2, the surface is coated with 0.
An intrinsic amorphous semiconductor (not doped with impurities) (
2) Form. In the example, an insulating substrate such as glass or ceramics was used as the substrate (1), and intrinsic amorphous silicon formed by a conventionally well-known plasma CVD method was used as the intrinsic amorphous semiconductor (2). As a method for producing the uneven shape, for example, the surface of the substrate itself is processed by chemical or physical etching, or the surface of the substrate is coated with SiO2.
In some cases, an insulating film such as a Si3N4 film or a Si3N4 film is formed, and the film itself is formed into an island shape, thereby making the surface uneven. Whichever method is adopted, it can be used as a substrate for the thin film transistor of the present invention. The method for forming the amorphous semiconductor (2) is not limited to the plasma CVD method, but other sputtering methods, vapor deposition methods, and even thermal CVD methods may be used. [0029] As the formation conditions for the plasma CVD method,
As the reaction gas, silane gas was used at a flow rate of 5 to 50 cc/min, the degree of vacuum during discharge was 0.1 to 0.2 Torr, and the discharge power was 15 to 30 W. The substrate temperature is 200-550℃,
The film thickness is 500 Å to 1 μm. Next, in the second step shown in FIG. 3, the substrate (1) on which the amorphous semiconductor (2) is formed is placed in a vacuum or in an atmosphere filled with an inert gas such as nitrogen gas. The amorphous semiconductor (2) is polycrystallized by irradiating the substrate side with an argon laser as a high-energy beam. The high energy beam is not limited to the argon laser as in the embodiment, but may also be a Xe laser.
Cl (308 nm), KrF (248 nm), ArF (
A similar effect can be obtained even when using an excimer laser (e.g., 193 nm) or other electron beams. [0032] As a result, the amorphous semiconductor (2) changes into an intrinsic polycrystalline semiconductor (3). (4) in the figure indicates a grain boundary of the polycrystalline semiconductor (3). According to the inventors, it is better in terms of characteristics to perform the laser irradiation after heat-treating the amorphous semiconductor (2) at 500°C for about 30 minutes prior to the second step. It has been discovered that stable polycrystalization can be achieved. This is because hydrogen is inevitably mixed into the amorphous semiconductor (2) to be polycrystallized due to the reactive gas used in the film formation process of the first step, so irradiation with the high-energy beam is necessary. This is because the hydrogen is released explosively due to the rapid temperature rise caused by the oxidation, causing damage to the amorphous semiconductor (2). Therefore, when the intensity of the high-energy beam is relatively high or when the hydrogen content contained in the film of the amorphous semiconductor (2) used is high, specifically, the formation temperature is The heat treatment is an effective means when the temperature is low. The grain size of the polycrystalline semiconductor (3) obtained in the example is 0.8 μm to several μm, which is 0.1 μm to several μm compared to that of a conventional polycrystalline silicon film formed on a flat substrate. 0.
It can be seen from the fact that it is 3 μm that it is relatively large. The effect due to the uneven shape of the substrate surface is as follows.
The starting material is not limited to the intrinsic amorphous semiconductor of the embodiments, but other n-type amorphous semiconductors or p-type amorphous semiconductors exhibit exactly the same behavior. Next, in the third step shown in FIG. 1, the surface of the polycrystalline semiconductor (3), which has become rough due to polycrystalization, is flattened by lapping or etching, and then a semiconductor for ohmic contact is formed by a conventionally well-known method. Membrane (5
), a gate insulating film (6), a gate metal film (7), a drain metal electrode (8), and a source metal electrode (9), respectively, to complete the device. As a result, the polycrystalline semiconductor (3) under the gate insulating film (6) functions as a channel layer. Although the flattening treatment is not necessarily required in the process, it is better to add it in cases where the degree of unevenness on the surface is about the same as the channel length of the device, and the characteristics will be stabilized. It is preferable in terms of chemical composition. In the example, chromium was used as the metal film for the gate, aluminum was used as the metal film for the source and drain, and a SiO2 film was used as the gate insulating film. FIG. 4 is a characteristic diagram showing the relationship between drain current and gate voltage of the example thin film transistor (a). For comparison, the figure also shows a conventional thin film transistor (b) using a polycrystalline semiconductor formed on a flat substrate.
The above relationship is also shown at the same time. From the figure, it can be seen that the thin film transistor of the example has better characteristics than the conventional one, with a steep rise characteristic and a sufficiently large change between the on state and the off state. Furthermore, the field effect mobility of the conventional thin film transistor was 30 cm2/V·s, whereas the thin film transistor of the present invention had a good field effect mobility of 100 cm2/V·s. Further, in the embodiment, the high-energy beam was irradiated from the substrate side, but the thin film transistor of the present invention is not limited to this, and the thin film transistor of the present invention can be formed by irradiating the high-energy beam from the side of the amorphous semiconductor to be polycrystallized. Needless to say, a polycrystalline semiconductor may also be used. According to the present invention, a thin film transistor having a characteristic of large field effect mobility can be obtained.

【図面の簡単な説明】[Brief explanation of the drawing]

【図1】本発明薄膜トランジスタの素子構造断面図であ
る。
FIG. 1 is a sectional view of an element structure of a thin film transistor according to the present invention.

【図2】前記薄膜トランジスタの製造時の一工程を説明
する素子構造断面図である。
FIG. 2 is a cross-sectional view of an element structure explaining one step in manufacturing the thin film transistor.

【図3】前記薄膜トランジスタのその他の工程を説明す
る素子構造断面図である。
FIG. 3 is a cross-sectional view of the device structure for explaining other steps of the thin film transistor.

【図4】本発明薄膜トランジスタの特性図である。FIG. 4 is a characteristic diagram of the thin film transistor of the present invention.

【図5】前記多結晶半導体の電気特性図である。FIG. 5 is an electrical characteristic diagram of the polycrystalline semiconductor.

【図6】前記多結晶半導体の電気特性と、基板表面の凹
凸の高さとの関係を示す特性図である。
FIG. 6 is a characteristic diagram showing the relationship between the electrical characteristics of the polycrystalline semiconductor and the height of irregularities on the substrate surface.

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】  その表面に凹凸形状を備えた基板上に
成膜された非晶質半導体に、高エネルギービームの照射
による熱処理を施すことにより形成された多結晶半導体
を、チャネル層とすることを特徴とする薄膜トランジス
タ。
Claim 1: The channel layer is a polycrystalline semiconductor formed by heat-treating an amorphous semiconductor formed on a substrate with an uneven shape on its surface by irradiation with a high-energy beam. A thin film transistor featuring:
JP1212691A 1990-10-22 1991-02-01 Thin film transistor Pending JPH04246864A (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP1212691A JPH04246864A (en) 1991-02-01 1991-02-01 Thin film transistor
US07/781,486 US5221365A (en) 1990-10-22 1991-10-18 Photovoltaic cell and method of manufacturing polycrystalline semiconductive film

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1212691A JPH04246864A (en) 1991-02-01 1991-02-01 Thin film transistor

Publications (1)

Publication Number Publication Date
JPH04246864A true JPH04246864A (en) 1992-09-02

Family

ID=11796847

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1212691A Pending JPH04246864A (en) 1990-10-22 1991-02-01 Thin film transistor

Country Status (1)

Country Link
JP (1) JPH04246864A (en)

Similar Documents

Publication Publication Date Title
US6066516A (en) Method for forming crystalline semiconductor layers, a method for fabricating thin film transistors, and method for fabricating solar cells and active matrix liquid crystal devices
US5221365A (en) Photovoltaic cell and method of manufacturing polycrystalline semiconductive film
US5534445A (en) Method of fabricating a polysilicon thin film transistor
JP3306258B2 (en) Method for manufacturing semiconductor device
US6905920B2 (en) Method for fabrication of field-effect transistor to reduce defects at MOS interfaces formed at low temperature
KR100392120B1 (en) Method for forming polycrystalline silicon film
US5387542A (en) Polycrystalline silicon thin film and low temperature fabrication method thereof
JPH04165679A (en) Insulating gate type semiconductor device
US20020034845A1 (en) Method of forming polycrystalline semiconductor film
KR100305255B1 (en) Method for manufacturing a poly-crystal silicon thin film
KR19990013304A (en) How to crystallize amorphous membrane
JPH10189449A (en) Manufacture of crystallize semiconductor film and manufacture of thin-film transistor
JP2523019B2 (en) Field effect type semiconductor device
KR100469503B1 (en) How to crystallize amorphous film
JPH04246864A (en) Thin film transistor
JPH04152640A (en) Manufacture of insulated-gate type semiconductor device
JP3173058B2 (en) Method of forming semiconductor thin film
JP4200530B2 (en) Thin film transistor manufacturing method
JP3925085B2 (en) Manufacturing method of semiconductor device, manufacturing method of light modulation element, and manufacturing method of display device
JP3881715B2 (en) Crystalline semiconductor film forming method, active matrix device manufacturing method, and electronic device manufacturing method
JP3942853B2 (en) Semiconductor material manufacturing equipment
JPH0458564A (en) Manufacture of thin film semiconductor device
KR20010026786A (en) Crystallization method for amorphous silicon using hydrogen plasma and electric field
JP3143610B2 (en) Thin film insulated gate type semiconductor device and method of manufacturing the same
KR100659911B1 (en) The method of fabricating poly crystaline silicon and the thin film transistor fabricating method of the same