JPH04245784A - Image mixing/amplifying device - Google Patents
Image mixing/amplifying deviceInfo
- Publication number
- JPH04245784A JPH04245784A JP3154591A JP3154591A JPH04245784A JP H04245784 A JPH04245784 A JP H04245784A JP 3154591 A JP3154591 A JP 3154591A JP 3154591 A JP3154591 A JP 3154591A JP H04245784 A JPH04245784 A JP H04245784A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- pulse
- phase
- video
- determined
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000003321 amplification Effects 0.000 claims description 20
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 20
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 15
- 230000003111 delayed effect Effects 0.000 claims description 11
- 239000002131 composite material Substances 0.000 claims description 10
- 230000001360 synchronised effect Effects 0.000 claims description 3
- 230000001934 delay Effects 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 4
Landscapes
- Synchronizing For Television (AREA)
- Studio Circuits (AREA)
Abstract
Description
【0001】0001
【産業上の利用分野】本発明は複数の映像を混合して出
力するテレビジョン用映像混合増幅装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a video mixing and amplifying device for television that mixes and outputs a plurality of videos.
【0002】0002
【従来の技術】図2は従来の映像混合増幅装置を示すブ
ロック図である。2. Description of the Related Art FIG. 2 is a block diagram showing a conventional video mixing amplification device.
【0003】パルス発生回路9は、基準同期信号入力端
子16から基準同期信号Bを入力すると共に位相調整デ
ータ信号D1 を入力し、水平同期パルス及び垂直同期
パルス等のパルス信号を発生する。キー信号発生回路1
1は、位相調整データ信号D2 及びパルス発生回路9
からの前記パルス信号を入力し、これらの信号に基づい
てキー信号を発生する。このキー信号は映像混合増幅回
路6に入力される。遅延回路10は、複数(図では2つ
)の映像信号入力端子15a,15bから複数の映像信
号A1 ,A2 を入力すると共に位相調整データ信号
D3 を入力し、映像信号A1 ,A2 を所定の時間
だけ遅延させた後、これらの遅延映像信号を映像混合増
幅回路6に出力する。映像混合増幅回路6は、これらの
遅延映像信号をキー信号発生回路11から入力した前記
キー信号に基づいて混合し、合成映像信号として出力す
る。The pulse generation circuit 9 receives the reference synchronization signal B from the reference synchronization signal input terminal 16 as well as the phase adjustment data signal D1, and generates pulse signals such as horizontal synchronization pulses and vertical synchronization pulses. Key signal generation circuit 1
1 is a phase adjustment data signal D2 and a pulse generation circuit 9
and generates a key signal based on these signals. This key signal is input to the video mixing amplification circuit 6. The delay circuit 10 receives a plurality of video signals A1 and A2 from a plurality of (two in the figure) video signal input terminals 15a and 15b as well as a phase adjustment data signal D3, and outputs the video signals A1 and A2 for a predetermined period of time. After being delayed by the same amount, these delayed video signals are outputted to the video mixing amplification circuit 6. The video mixing amplification circuit 6 mixes these delayed video signals based on the key signal inputted from the key signal generation circuit 11, and outputs the mixed video signal as a composite video signal.
【0004】また、同期信号発生回路12は、位相調整
データ信号D4 及びパルス発生回路9からの前記パル
ス信号を入力し、これらの信号に基づいて付け替え用同
期信号を発生する。同期信号付替回路8は、映像混合増
幅回路6から合成映像信号を入力し、この合成映像信号
に含まれている同期信号を同期信号発生回路12からの
前記付け替え用同期信号に付け替えて、映像信号出力端
子17から映像出力信号Cとして出力する。The synchronizing signal generating circuit 12 also receives the phase adjustment data signal D4 and the pulse signal from the pulse generating circuit 9, and generates a replacement synchronizing signal based on these signals. The synchronization signal replacement circuit 8 inputs the composite video signal from the video mixing amplification circuit 6, replaces the synchronization signal included in the composite video signal with the replacement synchronization signal from the synchronization signal generation circuit 12, and converts the video It is output as a video output signal C from the signal output terminal 17.
【0005】[0005]
【発明が解決しようとする課題】しかしながら、上述し
た従来の映像混合増幅装置は、回路構成が複雑であると
共に、位相調整を行なう箇所が多数(即ち、位相調整デ
ータ信号D1 ,D2 ,D3 ,D4が入力される4
箇所)存在するため、この映像混合増幅装置を含めた映
像システムにおいて映像出力信号Cの位相を変化させる
必要が生じた場合に、これらの位相調整箇所を全て調整
する必要があり、煩雑であるという問題点がある。However, the above-mentioned conventional video mixing amplification device has a complicated circuit configuration and has many points for phase adjustment (i.e., phase adjustment data signals D1, D2, D3, D4). is input 4
Therefore, when it becomes necessary to change the phase of the video output signal C in a video system that includes this video mixing amplification device, it is necessary to adjust all of these phase adjustment locations, which is cumbersome. There is a problem.
【0006】本発明はかかる問題点に鑑みてなされたも
のであって、映像出力信号の位相調整が容易である映像
混合増幅装置を提供することを目的とする。The present invention has been made in view of the above problems, and an object of the present invention is to provide a video mixing amplification device that allows easy phase adjustment of a video output signal.
【0007】[0007]
【課題を解決するための手段】本発明に係る映像混合増
幅装置は、基準同期信号及びシンクロ位相調整データ信
号を入力しこのシンクロ位相調整データ信号によりその
位相が決定されるパルス信号を出力する第1のパルス発
生回路と、書き込み位相調整データ信号及び前記パルス
信号を入力しこれらの信号によりその位相が決定される
書き込み位相パルスを出力する第2のパルス発生回路と
、読み出し位相調整データ信号及び前記パルス信号を入
力しこれらの信号によりその位相が決定される読み出し
位相パルスを出力する第3のパルス発生回路と、複数の
映像信号を入力し前記書き込み位相パルスと前記読み出
し位相パルスとの位相差に基づく時間だけこれらの映像
信号を遅延させ遅延映像信号として出力する遅延回路と
、前記読み出し位相パルスによりその位相が決定される
キー信号を出力するキー信号発生回路と、前記読み出し
位相パルスによりその位相が決定される付け替え用同期
信号を出力する同期信号発生回路と、前記キー信号に基
づいて前記遅延映像信号を混合し合成映像信号として出
力する映像混合増幅回路と、この合成映像信号に含まれ
ている同期信号を前記付け替え用同期信号に付け替える
同期信号付替回路とを有することを特徴とする。[Means for Solving the Problems] A video mixing amplification device according to the present invention receives a reference synchronization signal and a synchro phase adjustment data signal and outputs a pulse signal whose phase is determined by the synchro phase adjustment data signal. a second pulse generating circuit that receives the write phase adjustment data signal and the pulse signal and outputs a write phase pulse whose phase is determined by these signals; a third pulse generation circuit which inputs pulse signals and outputs a readout phase pulse whose phase is determined by these signals; and a third pulse generation circuit which inputs a plurality of video signals and calculates the phase difference between the write phase pulse and the readout phase pulse. a delay circuit that delays these video signals by a time based on the signal and outputs it as a delayed video signal; a key signal generation circuit that outputs a key signal whose phase is determined by the readout phase pulse; and a key signal generation circuit that outputs a key signal whose phase is determined by the readout phase pulse; a synchronization signal generation circuit that outputs the determined replacement synchronization signal; a video mixing amplification circuit that mixes the delayed video signal based on the key signal and outputs it as a composite video signal; The apparatus is characterized by comprising a synchronization signal replacement circuit that replaces the synchronization signal with the replacement synchronization signal.
【0008】[0008]
【作用】本発明においては、遅延回路における映像信号
の遅延時間が、第2のパルス発生回路から出力される書
き込み位相パルスと第3のパルス発生回路から出力され
る読み出し位相パルスとの位相差に基づいて決定される
。また、キー信号発生回路から出力されるキー信号及び
同期信号発生回路から出力される付け替え用同期信号の
位相は、前記読み出し位相パルスにより決定される。
更に、前記書き込み位相パルスの位相は、第1のパルス
発生回路から出力されるパルス信号及び書き込み位相調
整データ信号に基づいて決定され、読み出し位相パルス
の位相は、第1のパルス発生回路から出力されるパルス
信号及び読み出し位相調整データ信号に基づいて決定さ
れる。これにより、本発明に係る映像混合増幅装置にお
いては、書き込み位相調整データ信号及び読み出し位相
調整データ信号を調整して前記書き込み位相パルスと読
み出し位相パルスとの位相差を変化させることにより、
映像出力信号の位相を調整することができる。[Operation] In the present invention, the delay time of the video signal in the delay circuit is determined by the phase difference between the write phase pulse output from the second pulse generation circuit and the read phase pulse output from the third pulse generation circuit. Determined based on Furthermore, the phases of the key signal output from the key signal generation circuit and the replacement synchronization signal output from the synchronization signal generation circuit are determined by the readout phase pulse. Furthermore, the phase of the write phase pulse is determined based on a pulse signal and a write phase adjustment data signal output from the first pulse generation circuit, and the phase of the read phase pulse is determined based on the pulse signal output from the first pulse generation circuit. This is determined based on the pulse signal and readout phase adjustment data signal. As a result, in the video mixing amplification device according to the present invention, by adjusting the write phase adjustment data signal and the read phase adjustment data signal to change the phase difference between the write phase pulse and the read phase pulse,
The phase of the video output signal can be adjusted.
【0009】この場合に、例えば前記書き込み位相調整
データ信号を特定の信号に決めておけば、読み出し位相
調整データ信号の調整だけで遅延回路における映像遅延
時間並びにキー信号及び付け替え用同期信号の位相が変
化して、映像出力信号の位相調整が完了する。In this case, for example, if the write phase adjustment data signal is determined to be a specific signal, the video delay time in the delay circuit and the phase of the key signal and replacement synchronization signal can be adjusted just by adjusting the read phase adjustment data signal. The phase adjustment of the video output signal is completed.
【0010】従って、本発明に係る映像混合増幅装置に
おいては、映像出力信号の位相の調整が極めて容易であ
る。Therefore, in the video mixing amplification device according to the present invention, it is extremely easy to adjust the phase of the video output signal.
【0011】[0011]
【実施例】次に、本発明の実施例について添付の図面を
参照して説明する。Embodiments Next, embodiments of the present invention will be described with reference to the accompanying drawings.
【0012】図1は本発明の実施例に係る映像混合増幅
装置を示すブロック図である。FIG. 1 is a block diagram showing a video mixing amplification device according to an embodiment of the present invention.
【0013】第1のパルス発生回路1は、基準同期信号
入力端子16から基準同期信号Bを入力し、この基準同
期信号Bを同期分離して、水平同期パルス及び垂直同期
パルス等のパルス信号を出力する。この場合に、シンク
ロ位相調整データ信号Sにより、これらのパルス信号の
位相を調整することができる。The first pulse generation circuit 1 inputs a reference synchronization signal B from a reference synchronization signal input terminal 16, synchronously separates this reference synchronization signal B, and generates pulse signals such as horizontal synchronization pulses and vertical synchronization pulses. Output. In this case, the phase of these pulse signals can be adjusted using the synchro phase adjustment data signal S.
【0014】第2のパルス発生回路2は、第1のパルス
発生回路1からの前記パルス信号を入力すると共に書き
込み位相調整データ信号Wを入力し、書き込み位相パル
スを出力する。この場合に、書き込み位相パルスの位相
は、前記書き込み位相調整データ信号W及び第1のパル
ス発生回路1からの前記パルス信号により決定される。
従って、この書き込み位相パルスの位相は、シンクロ位
相調整データ信号Sによっても変化させることができる
。The second pulse generating circuit 2 receives the pulse signal from the first pulse generating circuit 1 as well as the write phase adjustment data signal W, and outputs a write phase pulse. In this case, the phase of the write phase pulse is determined by the write phase adjustment data signal W and the pulse signal from the first pulse generation circuit 1. Therefore, the phase of this write phase pulse can also be changed by the synchro phase adjustment data signal S.
【0015】第3のパルス発生回路3は、第1のパルス
発生回路1からの前記パルス信号を入力すると共に読み
出し位相調整データ信号Rを入力し、読み出し位相パル
スを出力する。この場合に、読み出し位相パルスの位相
は、前記読み出し位相調整データ信号R及び第1のパル
ス発生回路1からの前記パルス信号により決定される。
従って、この読み出し位相パルスの位相は、シンクロ位
相調整データ信号Sによっても変化させることができる
。The third pulse generating circuit 3 receives the pulse signal from the first pulse generating circuit 1 as well as the read phase adjustment data signal R, and outputs a read phase pulse. In this case, the phase of the readout phase pulse is determined by the readout phase adjustment data signal R and the pulse signal from the first pulse generation circuit 1. Therefore, the phase of this readout phase pulse can also be changed by the synchro phase adjustment data signal S.
【0016】遅延回路4は、複数(図では2つ)の映像
信号入力端子15a,15bから複数の映像信号A1
,A2 を入力し、これらの映像信号を所定の時間だけ
遅延させ、遅延映像信号として出力する。このときの遅
延時間は、第2のパルス発生回路2から出力された書き
込み位相パルスと第3のパルス発生回路3から出力され
た読み出し位相パルスとの位相差により決定されるよう
になっている。The delay circuit 4 receives a plurality of video signals A1 from a plurality of (two in the figure) video signal input terminals 15a and 15b.
, A2 are input, these video signals are delayed by a predetermined time, and output as delayed video signals. The delay time at this time is determined by the phase difference between the write phase pulse output from the second pulse generation circuit 2 and the read phase pulse output from the third pulse generation circuit 3.
【0017】キー信号発生回路5は第3のパルス発生回
路3から出力された読み出し位相パルスを入力し、この
読み出し位相パルスによりその位相が決定されるキー信
号を発生する。従って、このキー信号の位相は、シンク
ロ位相調整データ信号S及び読み出し位相調整データ信
号Rにより変化する。The key signal generating circuit 5 receives the read phase pulse outputted from the third pulse generating circuit 3 and generates a key signal whose phase is determined by the read phase pulse. Therefore, the phase of this key signal changes depending on the synchro phase adjustment data signal S and the readout phase adjustment data signal R.
【0018】また、同期信号発生回路7も第3のパルス
発生回路3から出力された読み出し位相パルスを入力し
、この読み出し位相パルスによりその位相が決定される
付け替え用同期信号を発生する。従って、この付け替え
用同期信号の位相も、シンクロ位相調整データ信号S及
び読み出し位相調整データ信号Rにより変化する。The synchronization signal generation circuit 7 also receives the readout phase pulse output from the third pulse generation circuit 3, and generates a replacement synchronization signal whose phase is determined by this readout phase pulse. Therefore, the phase of this synchronization signal for replacement also changes depending on the synchro phase adjustment data signal S and the readout phase adjustment data signal R.
【0019】映像混合増幅回路6は、遅延回路4から複
数の遅延映像信号を入力し、前記キー信号に基づいてこ
れらの遅延映像信号を混合した後、合成映像信号として
出力する。The video mixing amplification circuit 6 inputs a plurality of delayed video signals from the delay circuit 4, mixes these delayed video signals based on the key signal, and outputs the mixed video signal as a composite video signal.
【0020】同期信号付替回路8は、映像混合増幅回路
6から合成映像信号を入力し、この合成映像信号に含ま
れる同期信号を同期信号発生回路7から出力された付け
替え用同期信号に付け替えた後、この合成映像信号を映
像出力信号Cとして映像出力端子17に出力する。The synchronization signal replacement circuit 8 inputs the composite video signal from the video mixing amplifier circuit 6 and replaces the synchronization signal included in this composite video signal with the replacement synchronization signal output from the synchronization signal generation circuit 7. Thereafter, this composite video signal is outputted to the video output terminal 17 as a video output signal C.
【0021】本実施例においては、シンクロ位相調整デ
ータ信号Sにより書き込み位相パルス、読み出し位相パ
ルス、キー信号及び付け替え用同期信号の位相を管理し
、書き込み位相パルスに対する読み出し位相パルスの相
対位相を調整することにより遅延回路4における映像信
号の遅延時間並びにキー信号及び付け替え用同期信号の
位相を調整することができる。このため、映像システム
において映像出力信号Cの位相を替える必要がある場合
には、例えば読み出し位相調整データ信号Rのみを調整
するだけで対応することができる。In this embodiment, the phases of the write phase pulse, the read phase pulse, the key signal, and the synchronization signal for replacement are managed by the synchro phase adjustment data signal S, and the relative phase of the read phase pulse with respect to the write phase pulse is adjusted. This makes it possible to adjust the delay time of the video signal in the delay circuit 4 and the phases of the key signal and replacement synchronization signal. Therefore, if it is necessary to change the phase of the video output signal C in the video system, this can be done by adjusting only the readout phase adjustment data signal R, for example.
【0022】[0022]
【発明の効果】以上説明したように本発明によれば、書
き込み位相パルスの位相は書き込み位相調整データ信号
及びパルス信号により決定され、読み出し位相パルスの
位相は読み出し位相調整データ信号及び前記パルス信号
により決定され、遅延回路における映像信号の遅延時間
は前記読み出しパルスと前記書き込みパルスとの位相差
により決定されると共に、キー信号及び付け替え用同期
信号の位相は前記読み出し位相パルスにより決定される
から、映像出力信号の位相の調整を例えば前記読み出し
位相調整データ信号の調整のみで対応することができる
。従って、本発明に係る映像混合増幅装置は、従来に比
して映像出力信号の位相の調整が極めて容易であるとい
う効果を奏する。As explained above, according to the present invention, the phase of the write phase pulse is determined by the write phase adjustment data signal and the pulse signal, and the phase of the read phase pulse is determined by the read phase adjustment data signal and the pulse signal. The delay time of the video signal in the delay circuit is determined by the phase difference between the read pulse and the write pulse, and the phases of the key signal and replacement synchronization signal are determined by the read phase pulse. For example, the phase of the output signal can be adjusted only by adjusting the read phase adjustment data signal. Therefore, the video mixing and amplifying device according to the present invention has the advantage that the phase of the video output signal can be adjusted much more easily than in the prior art.
【図面の簡単な説明】[Brief explanation of the drawing]
【図1】本発明の実施例に係る映像混合増幅装置を示す
ブロック図である。FIG. 1 is a block diagram showing a video mixing amplification device according to an embodiment of the present invention.
【図2】従来の映像混合増幅装置を示すブロック図であ
る。FIG. 2 is a block diagram showing a conventional video mixing amplification device.
1,2,3,9;パルス発生回路 4,10;遅延回路 5,11;キー信号発生回路 6;映像混合増幅回路 7,12;同期信号発生回路 8;同期信号付替回路 15a,15b;映像信号入力端子 16;基準同期信号入力端子 17;映像信号出力端子 1, 2, 3, 9; Pulse generation circuit 4,10; Delay circuit 5, 11; Key signal generation circuit 6; Video mixing amplification circuit 7, 12; Synchronization signal generation circuit 8; Synchronous signal replacement circuit 15a, 15b; Video signal input terminal 16; Reference synchronization signal input terminal 17; Video signal output terminal
Claims (2)
ータ信号を入力しこのシンクロ位相調整データ信号によ
りその位相が決定されるパルス信号を出力する第1のパ
ルス発生回路と、書き込み位相調整データ信号及び前記
パルス信号を入力しこれらの信号によりその位相が決定
される書き込み位相パルスを出力する第2のパルス発生
回路と、読み出し位相調整データ信号及び前記パルス信
号を入力しこれらの信号によりその位相が決定される読
み出し位相パルスを出力する第3のパルス発生回路と、
複数の映像信号を入力し前記書き込み位相パルスと前記
読み出し位相パルスとの位相差に基づく時間だけこれら
の映像信号を遅延させ遅延映像信号として出力する遅延
回路と、前記読み出し位相パルスによりその位相が決定
されるキー信号を出力するキー信号発生回路と、前記読
み出し位相パルスによりその位相が決定される付け替え
用同期信号を出力する同期信号発生回路と、前記キー信
号に基づいて前記遅延映像信号を混合し合成映像信号と
して出力する映像混合増幅回路と、この合成映像信号に
含まれている同期信号を前記付け替え用同期信号に付け
替える同期信号付替回路とを有することを特徴とする映
像混合増幅装置。1. A first pulse generating circuit that receives a reference synchronization signal and a synchronized phase adjustment data signal and outputs a pulse signal whose phase is determined by the synchronized phase adjustment data signal; a second pulse generation circuit which receives a pulse signal and outputs a write phase pulse whose phase is determined by these signals; and a second pulse generation circuit which receives a read phase adjustment data signal and the pulse signal and whose phase is determined by these signals. a third pulse generation circuit that outputs a readout phase pulse;
a delay circuit that receives a plurality of video signals, delays these video signals by a time based on a phase difference between the write phase pulse and the read phase pulse, and outputs the delayed video signal; and a delay circuit whose phase is determined by the read phase pulse. a key signal generation circuit that outputs a key signal to be read, a synchronization signal generation circuit that outputs a replacement synchronization signal whose phase is determined by the readout phase pulse, and a synchronization signal generation circuit that mixes the delayed video signal based on the key signal. A video mixing amplification device comprising: a video mixing amplification circuit that outputs a composite video signal; and a synchronization signal change circuit that replaces a synchronization signal included in the composite video signal with the replacement synchronization signal.
定の信号であり、前記読み出し位相調整データ信号は調
整可能な信号であることを特徴とする請求項1に記載の
映像混合増幅装置。2. The video mixing amplification device according to claim 1, wherein the write phase adjustment data signal is a constant signal, and the read phase adjustment data signal is an adjustable signal.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3154591A JPH04245784A (en) | 1991-01-30 | 1991-01-30 | Image mixing/amplifying device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3154591A JPH04245784A (en) | 1991-01-30 | 1991-01-30 | Image mixing/amplifying device |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH04245784A true JPH04245784A (en) | 1992-09-02 |
Family
ID=12334163
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3154591A Pending JPH04245784A (en) | 1991-01-30 | 1991-01-30 | Image mixing/amplifying device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH04245784A (en) |
-
1991
- 1991-01-30 JP JP3154591A patent/JPH04245784A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR20010035705A (en) | Apparatus for converting format in digital tv | |
US5150201A (en) | Digital television-signal-processing circuit with orthogonal output clock | |
JPH04245784A (en) | Image mixing/amplifying device | |
JP6788996B2 (en) | Semiconductor devices, video display systems and video signal output methods | |
JPS58209214A (en) | Method and device for compensating for delay | |
JP3137709B2 (en) | Digital circuit layout | |
US4970596A (en) | Pseudo line locked write clock for picture-in-picture video applications | |
EP0966153B1 (en) | Video signal synchronizing apparatus | |
JPH05130448A (en) | Horizontal afc circuit | |
JP2890861B2 (en) | Phase adjustment device | |
KR920003368B1 (en) | Vertical deflection device for hdtv | |
JPH01119183A (en) | Time base compressor for television signal | |
JPS59135977A (en) | Method and apparatus for expanding television picture | |
EP0522181A4 (en) | Apparatus for processing video image | |
JPH05336489A (en) | Method and circuit for generating advanced black burst signal | |
JPH05219403A (en) | Synchronization converter | |
JPH09218658A (en) | Cross hatch test signal generation circuit | |
JPH0311394A (en) | Synchronizing circuit for personal computer | |
JPH05211632A (en) | Two-screen television circuit | |
JPH03224382A (en) | Time base error correction device | |
JPH0318188A (en) | Digital picture signal processor corresponding to multi-signal system | |
JPH06334972A (en) | Television signal converter | |
JPS63151287A (en) | Video signal processor | |
JPH0823521A (en) | Picture display device | |
JPS63155870A (en) | Delay adjusting system |