JPH04242304A - 周波数逓倍器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はマイクロ波帯を用いたデ
ータ通信装置に使用される周波数逓倍器に関するもので
ある。

【０００２】

【従来の技術】図４に従来の周波数逓倍器を示す。図４
において、１は入力端子、２は入力ローパスフィルタ、
３はストリップ線路、４はダイオード、６は出力バンド
パスフィルタ、７は出力端子８，９は直流阻止用コンデ
ンサ、１０はバイアス抵抗を示すものであり以下にその
動作を説明する。

【０００３】入力端子１に入力された入力信号は入力ロ
ーパスフィルタ２、ストリップ線路３を通りダイオート
４に入力される。ダイオード４で発生した入力信号の高
調波信号のなかで入力信号の３倍波を出力バンドパスフ
ィルタ６で選択し、出力として入力信号の３倍の逓倍信
号を出力端子７で得るものである。

【０００４】

【発明が解決しようとする課題】しかしながら上記従来
の構成では、逓倍効率が低く所望の出力レベルを得るた
めには入力レベルを高くする必要があり、この際に必要
とする３倍波以外の高調波信号のレベルも高くなるため
、出力バンドパスフィルタの段数を多くする必要があり
、逓倍器が大きくなるという課題があった。

【０００５】特に広帯域逓倍の場合、所望の３倍波とス
プリアス信号となる２倍，４倍波信号の周波数関係が近
づき、出力バンドパスフィルタの通過特性から４倍波の
減衰量が２倍波に比べて少ないため４倍波のスプリアス
信号が出力され、低スプリアス特性の逓倍器を得ること
ができないという課題を有していた。

【０００６】本発明は上記従来の課題を解決し、逓倍効
率が高く、小型で低スプリアス特性の周波数逓倍器を提
供することを目的とするものである。

【０００７】

【課題を解決するための手段】この課題を解決するため
に本発明の周波数逓倍器は、入力ローパスフィルタに接
続されたストリップ線路と出力バンドパスフィルタとの
間にカソード端子を接地した第１のダイオードとアノー
ド端子を接地した第２のダイオードからなる非線形素子
を接続し、上記ストリップ線路の長さを入力信号の４倍
波の波長である約０．５波長として構成したものである
。

【０００８】

【作用】この構成により非線形素子として設けた第１の
ダイオードと第２のダイオードから逓倍効率を高くする
ことができるため、入力信号レベルを低くでき、不要の
スプリアス信号の発生を押さえることができる。また、
入力ローパスフィルタと非線形素子間のストリップ線路
の長さを入力信号の４倍波の波長である約０．５波長と
することにより、特に問題となる４倍波のスプリアス信
号レベルを抑えることができる。したがって、出力バン
ドパスフィルタの段数が少なくても小型で低スプリアス
特性の周波数逓倍器を得ることができる。

【０００９】

【実施例】以下本発明の一実施例について、図面を参照
しながら説明する。図１は本発明の実施例による周波数
逓倍器を示す回路図、図２は同実装状態を示す平面図、
図３は出力バンドパスフィルタに入力される信号レベル
を示す特性図である。図１，図２において、１は入力端
子、２はローパスフィルタ、３はストリップ線路、４，
５はダイオード、６は出力バンドパスフィルタ、７は出
力端子、８，９は直流阻止用コンデンサ、１１，１２，
１３は空心コイル、１４，１５はチップコンデンサ、１
６，１７はスルーホール、１８は金属ケース、１９は誘
電体基板を示すものであり以下にその構成ならびに動作
について説明する。

【００１０】入力端子１に入力された入力信号は入力ロ
ーパスフィルタ２、ストリップ線路３を通りダイオード
４と５に入力される。ダイオード４と５で発生した入力
信号の高調波信号のなかで３倍波を通す出力バンドパス
フィルタ６により３倍波の逓倍信号を選択し、出力端子
７で入力信号の３倍の逓倍信号を取り出すものである。

【００１１】上記ストリップ線路３の長さは入力信号の
４倍波信号の波長（λｇ）で０．５波長（λｇ／２）と
して構成し、本実施例では入力信号は７２６ＭＨｚから
８３６ＭＨｚとし、２．１７８ＧＨｚから２．５０８Ｇ
Ｈｚの３倍波信号を取り出している。

【００１２】また、ダイオード４，５はシリコンのショ
トキバリアダイオード、入力ローパスフィルタ２は空心
コイル１１，１２，１３とチップコンデンサ１４，１５
で構成しており、出力バンドパスフィルタ６はストリッ
プ線路半波長共振器を用いたフィルタである。なお、誘
電体基板１９には誘電率＝１０．４、厚み＝０．８ｍｍ
のものを用いた。

【００１３】またストリップ線路３は本実施例では特性
インピーダンスが５０Ωであり、線路長は約１７ｍｍと
長いため、入力ローパスフィルタ２の部分と他の回路を
ケース１９の一部を用いて分離することが可能である。 ダイオード４，５と出力バンドパスフィルタ６を形成す
るケース部分の開口幅（Ｗ）を１５ｍｍとし、使用周波
数よりも導波管モードで十分高いカットオフ周波数（１
０ＧＨｚ）となるようにしている。また、直流阻止用コ
ンデンサ９は入力信号でハイインピーダンスとするため
に１ｐＦとしている。

【００１４】図３は出力バンドパスフィルタに入力され
る２，３，４倍波の各信号レベルを示した特性図であり
図３より明らかなように、本実施例による周波数逓倍器
は逓倍効率が高く、４倍波の信号レベルも低く押えるこ
とができる。

【００１５】なお、本実施例ではダイオードを平行に実
装しているが、対向して実装してもよいことは言うまで
もない。

【００１６】

【発明の効果】以上のように本発明による周波数逓倍器
は、前記構成より逓倍効率を高くすることができるため
、入力レベルを低くでき、不要のスプリアス信号の発生
を押えることができる。また、入力ローパスフィルタと
非線形素子間のストリップ線路の長さを入力信号の４倍
波の波長である約０．５波長とすることにより、特に問
題となる４倍波のスプリアス信号レベルを抑えることが
できる。

【００１７】従って、出力バンドパスフィルタの段数を
少なくしてもスプリアス信号レベルを低くできる。さら
に、入力ローパスフィルタと他の回路ケースで分離して
形成できるのでスプリアス信号が入力端子に漏れること
を防ぐことができる。

【００１８】また、ダイオードと出力バンドパスフィル
タを形成するケース部分の開口幅を使用周波数よりも導
波管モードで十分高いカットオフ周波数となるように形
成しているため、導波管モードでのスプリアス信号の伝
達がなく出力端子でのスプリアスレベルを低くできる。 従って、小型で低スプリアス特性の周波数逓倍器を得る
ことが可能な工業的価値の大なるものである。

【図面の簡単な説明】

【図１】本発明の一実施例による周波数逓倍器の構成を
示す回路図

【図２】同実装状態を示す平面図

【図３】本発明および従来例における出力バンドパスフ
ィルタに入力される信号レベルを示す特性図

【図４】従
来の周波数逓倍器の構成を示す回路図

【符号の説明】

１　　入力端子 ２　　ローパスフィルタ ３　　ストリップ線路 ４，５　　ダイオード ６　　出力バンドパスフィルタ ７　　出力端子 ８，９　　直流阻止用コンデンサ １０　　バイアス抵抗 １１，１２，１３　　空心コイル １４，１５　　チップコンデンサ １６，１７　　スルーホール １８　　金属ケース １９　　誘電体基板

Claims (2)

【特許請求の範囲】
1. 【請求項１】入力ローパスフィルタに接続されたストリ
   ップ線路と出力バンドパスフィルタとの間にカソード端
   子を接地した第一のダイオードとアノード端子を接地し
   た第二のダイオードからなる非線形素子を接続し、上記
   非線形素子によって発生する入力信号の高調波のうち３
   倍波を出力信号として取り出すように構成された周波数
   逓倍器。
2. 【請求項２】ストリップ線路の長さを入力信号の４倍波
   の波長である約０．５波長として構成した請求項１記載
   の周波数逓倍器。