JPH04239917A - Information processor with branch history table - Google Patents
Information processor with branch history tableInfo
- Publication number
- JPH04239917A JPH04239917A JP675491A JP675491A JPH04239917A JP H04239917 A JPH04239917 A JP H04239917A JP 675491 A JP675491 A JP 675491A JP 675491 A JP675491 A JP 675491A JP H04239917 A JPH04239917 A JP H04239917A
- Authority
- JP
- Japan
- Prior art keywords
- virtual machine
- branch
- history table
- identification information
- machine identification
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010365 information processing Effects 0.000 claims description 18
- 238000010586 diagram Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 1
Abstract
Description
【0001】0001
【産業上の利用分野】本発明は分岐ヒストリテーブルを
有する情報処理装置に関し、特に仮想計算機システムに
おける分岐命令格納アドレスと分岐命令分岐先アドレス
との対の履歴を記憶する分岐ヒストリテーブルを有する
情報処理装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an information processing apparatus having a branch history table, and more particularly to an information processing apparatus having a branch history table that stores the history of pairs of branch instruction storage addresses and branch destination addresses in virtual computer systems. Regarding equipment.
【0002】0002
【従来の技術】従来の分岐ヒストリテーブルを有する情
報処理装置は、分岐命令を高速に処理するために、分岐
命令が格納されていたアドレスとその分岐命令の分岐先
のアドレスとの対の履歴を記憶する分岐ヒストリテーブ
ルを備え、命令の読出し時に索引して、分岐先のアドレ
スの予測値を出力している。2. Description of the Related Art In order to process branch instructions at high speed, an information processing device having a conventional branch history table records the history of pairs of addresses where branch instructions are stored and addresses to which the branch instructions are branched. It has a stored branch history table, which is indexed when reading an instruction, and outputs a predicted value of the branch destination address.
【0003】なお、従来の分岐ヒストリテーブルの参考
文献としては、「Branch predictio
n strategies and Branc
hTarget Buffer Design」,
J.K.F.Lee,A.J.Smith IEEE
COMPUTER 1984 Jan.がある
。[0003] As a reference for the conventional branch history table, ``Branch prediction
n Strategies and Branc
hTarget Buffer Design”,
J. K. F. Lee, A. J. Smith IEEE
COMPUTER 1984 Jan. There is.
【0004】0004
【発明が解決しようとする課題】上述した従来の分岐ヒ
ストリテーブルを有する情報処理装置は、分岐命令が格
納されていたアドレスとその分岐命令の分岐先のアドレ
スとの対の履歴を記憶する分岐ヒストリテーブルを備え
、命令の読出し時に索引して、分岐先のアドレスの予測
値を出力しているけれども、仮想計算機システムでは、
異なるオペレーティングシステムの間で同じアドレス空
間を使用するので、あるオペレーティングシステムの動
作中に登録さた分岐ヒストリテーブルのエントリに対し
て、別のオペレーティングの動作中に同一のエントリに
ヒットして、誤った予測アドレスを出力することにより
、分岐命令の処理に余分のオーバーヘッドを発生すると
いう欠点を有している。Problems to be Solved by the Invention The information processing device having the conventional branch history table described above has a branch history table that stores the history of pairs of addresses where branch instructions are stored and addresses to which the branch instructions are branched. Although the virtual machine system is equipped with a table, indexed when reading an instruction, and outputs the predicted value of the branch destination address,
Since the same address space is used between different operating systems, an entry in the branch history table registered while one operating system is running may hit the same entry while another operating system is running, resulting in an incorrect address space. It has the disadvantage that outputting the predicted address generates extra overhead in processing branch instructions.
【0005】本発明の目的は、分岐ヒストリテーブルに
、分岐命令が格納されていたアドレスとその分岐命令の
分岐先のアドレスとの対の履歴に加えて、動作中の仮想
計算機の識別情報の履歴または動作中の仮想計算機の識
別情報が格納されているスタックのエントリ番号の履歴
を記憶して、索引時に動作中の仮想計算機の識別情報ま
たは動作中の仮想計算機の識別情報が格納されているス
タックのエントリ番号と一致したときにだけ、分岐命令
の分岐先のアドレスを含むヒット情報を出力することに
より、誤ったヒット情報による予測アドレスの出力を防
止して、分岐命令の分岐先に対する効率の良い先取り処
理を実施できる分岐ヒストリテーブルを有する情報処理
装置を提供することにある。An object of the present invention is to include, in a branch history table, a history of pairs of addresses where branch instructions are stored and addresses of branch destinations of the branch instructions, as well as a history of identification information of virtual machines in operation. Alternatively, the history of the entry number of the stack in which the identification information of the operating virtual machine is stored is stored, and the identification information of the operating virtual machine or the stack in which the identification information of the operating virtual machine is stored at the time of indexing. By outputting hit information including the address of the branch destination of the branch instruction only when the entry number matches the entry number of the branch instruction, it is possible to prevent the output of predicted addresses due to incorrect hit information. An object of the present invention is to provide an information processing device having a branch history table that can perform prefetch processing.
【0006】[0006]
【課題を解決するための手段】第1の発明の分岐ヒスト
リテーブルを有する情報処理装置は、
(A)仮想計算機システムで現在割付けられている仮想
計算機を示す仮想計算機識別情報を保持する仮想計算機
識別情報レジスタ、
(B)有効ビットと仮想計算機識別情報と分岐命令格納
アドレスと分岐命令分岐先アドレスとを含む複数個のエ
ントリを有する分岐ヒストリテーブル、を備えることに
より、
(C)前記分岐ヒストリテーブルの索引に際して、前記
分岐ヒストリテーブルの選択されたエントリに記憶され
た有効ビットがある場合にだけ、指定された索引アドレ
スが、前記分岐ヒストリテーブルの選択されたエントリ
に記憶された分岐命令格納アドレスに一致するとともに
、前記仮想計算機識別情報レジスタに保持する仮想計算
機識別情報が、前記分岐ヒストリテーブルの選択された
エントリに記憶された仮想計算機識別情報に一致したと
きに、前記分岐ヒストリテーブルの選択されたエントリ
に記憶された分岐命令分岐先アドレスを含むヒット情報
を出力する、ことにより構成されている。[Means for Solving the Problems] An information processing device having a branch history table according to the first invention provides: (A) a virtual machine identifier that holds virtual machine identification information indicating a virtual machine currently allocated in a virtual machine system; information register; (B) a branch history table having a plurality of entries including a valid bit, virtual machine identification information, a branch instruction storage address, and a branch instruction branch destination address; (C) of the branch history table; Upon indexing, the specified index address matches the branch instruction storage address stored in the selected entry of the branch history table only if there is a valid bit stored in the selected entry of the branch history table. At the same time, when the virtual machine identification information held in the virtual machine identification information register matches the virtual machine identification information stored in the selected entry of the branch history table, the selected entry of the branch history table It is configured by outputting hit information including the branch destination address of the branch instruction stored in the .
【0007】また、第2の発明の分岐ヒストリテーブル
を有する情報処理装置は、
(A)仮想計算機システムの仮想計算機識別情報レジス
タに、現在割付けられている仮想計算機を示す仮想計算
機識別情報を保持し、
(B)分岐ヒストリテーブルには、仮想計算機識別情報
と分岐命令格納アドレスと分岐命令分岐先アドレスとを
含む複数個のエントリを有し、
(C)前記分岐ヒストリテーブルの索引に際して、指定
された索引アドレスが、前記分岐ヒストリテーブルの選
択されたエントリに記憶された分岐命令格納アドレスに
一致するとともに、前記仮想計算機識別情報レジスタに
保持する仮想計算機識別情報が、前記分岐ヒストリテー
ブルの選択されたエントリに記憶された仮想計算機識別
情報に一致したときに、前記分岐ヒストリテーブルの選
択されたエントリに記憶された分岐命令分岐先アドレス
を含むヒット情報を出力する、ことにより構成されてい
る。[0007] Furthermore, the information processing device having the branch history table of the second invention has the following features: (A) Holds virtual machine identification information indicating the currently allocated virtual machine in a virtual machine identification information register of the virtual machine system. (B) The branch history table has a plurality of entries including virtual machine identification information, a branch instruction storage address, and a branch instruction branch destination address; (C) When indexing the branch history table, The index address matches the branch instruction storage address stored in the selected entry of the branch history table, and the virtual machine identification information held in the virtual machine identification information register is the selected entry of the branch history table. When the virtual machine identification information stored in the branch history table matches the virtual machine identification information stored in the branch history table, hit information including the branch destination address of the branch instruction stored in the selected entry of the branch history table is output.
【0008】さらに、第3の発明の分岐ヒストリテーブ
ルを有する情報処理装置は、
(A)仮想計算機システムで現在割付けられている仮想
計算機を示す仮想計算機識別情報を保持する仮想計算機
識別情報レジスタ、
(B)前記仮想計算機識別情報レジスタに保持された仮
想計算機識別情報を含む複数個の仮想計算機識別情報を
記憶する仮想計算機識別情報スタック、(C)前記仮想
計算機識別情報レジスタに保持された仮想計算機識別情
報が記憶された前記仮想計算機識別情報スタックのスタ
ックエントリ番号を保持するスタックエントリ番号レジ
スタ、
(D)前記スタックエントリ番号レジスタのスタックエ
ントリ番号と分岐命令格納アドレスと分岐命令分岐先ア
ドレスとを含む複数個のエントリを記憶する分岐ヒスト
リテーブル、を備えることにより、
(E)前記分岐ヒストリテーブルの索引に際して、指定
された索引アドレスが、前記分岐ヒストリテーブルの選
択されたエントリに記憶された分岐命令格納アドレスに
一致するとともに、前記スタックエントリ番号レジスタ
に保持するスタックエントリ番号が、前記分岐ヒストリ
テーブルの選択されたエントリに記憶されたスタックエ
ントリ番号に一致したときに、前記分岐ヒストリテーブ
ルの選択されたエントリに記憶された分岐命令分岐先ア
ドレスを含むヒット情報を出力する、ことにより構成さ
れている。Furthermore, the information processing apparatus having the branch history table of the third invention includes: (A) a virtual machine identification information register that holds virtual machine identification information indicating the virtual machine currently allocated in the virtual machine system; B) a virtual machine identification information stack that stores a plurality of pieces of virtual machine identification information including the virtual machine identification information held in the virtual machine identification information register; (C) a virtual machine identification held in the virtual machine identification information register; a stack entry number register that holds a stack entry number of the virtual machine identification information stack in which information is stored; (D) a plurality of stack entry numbers of the stack entry number register, a branch instruction storage address, and a branch instruction branch destination address; (E) When indexing the branch history table, a specified index address is a branch instruction storage address stored in the selected entry of the branch history table. and the stack entry number held in the stack entry number register matches the stack entry number stored in the selected entry of the branch history table, It is configured by outputting hit information including the stored branch instruction branch destination address.
【0009】[0009]
【実施例】次に、本発明の実施例について図面を参照し
て説明する。Embodiments Next, embodiments of the present invention will be described with reference to the drawings.
【0010】図1は第1の発明の分岐ヒストリテーブル
を有する情報処理装置の一実施例を示すブロック図であ
る。FIG. 1 is a block diagram showing an embodiment of an information processing apparatus having a branch history table according to the first invention.
【0011】図1に示す仮想計算機識別情報レジスタ7
は、仮想計算機システムで現在割付けられている仮想計
算機を示す仮想計算機識別情報を保持している。Virtual machine identification information register 7 shown in FIG.
holds virtual machine identification information indicating the virtual machine currently allocated in the virtual machine system.
【0012】また、分岐ヒストリテーブル3は、有効ビ
ットViと仮想計算機識別情報Siと分岐命令格納アド
レスKiと分岐命令分岐先アドレスBiとを含む多数の
エントリを有し、これらの履歴を記憶している。Further, the branch history table 3 has a large number of entries including a valid bit Vi, virtual machine identification information Si, a branch instruction storage address Ki, and a branch instruction branch destination address Bi, and stores the history of these entries. There is.
【0013】そこで、分岐ヒストリテーブル3の索引に
際して、アドレスレジスタ1から索引するアドレスが与
えられ、索引フラグ2がオンになるので、アドレスレジ
スタ1の下位ビットにより選択されたエントリiが読出
される。Therefore, when indexing the branch history table 3, the address to be indexed is given from the address register 1 and the index flag 2 is turned on, so that the entry i selected by the lower bit of the address register 1 is read out.
【0014】そして、索引フラグ2がオンにより“1”
がANDゲート6に送られるとともに、分岐ヒストリテ
ーブル3の選択されたエントリiに記憶された有効ビッ
トViがオンである場合にだけ“1”がANDゲート6
に送られる。[0014] Then, index flag 2 is turned on and becomes "1".
is sent to the AND gate 6, and "1" is sent to the AND gate 6 only if the valid bit Vi stored in the selected entry i of the branch history table 3 is on.
sent to.
【0015】また、比較器4で、仮想計算機識別情報レ
ジスタ7に保持された仮想計算機識別情報が、分岐ヒス
トリテーブル3の選択されたエントリiに記憶された仮
想計算機識別情報Siに一致したときに、“1”がAN
Dゲート6に送られる。Furthermore, when the comparator 4 matches the virtual machine identification information held in the virtual machine identification information register 7 with the virtual machine identification information Si stored in the selected entry i of the branch history table 3, , "1" is AN
Sent to D Gate 6.
【0016】さらに、比較器5で、アドレスレジスタ1
の上位ビットにより指定された索引アドレスが、分岐ヒ
ストリテーブル3の選択されたエントリiに記憶された
分岐命令格納アドレスKiに一致したときに、“1”が
ANDゲート6に送られる。Furthermore, in the comparator 5, the address register 1
When the index address specified by the upper bit of the branch history table 3 matches the branch instruction storage address Ki stored in the selected entry i of the branch history table 3, "1" is sent to the AND gate 6.
【0017】この結果で、ANDゲート6の四つの入力
条件が“1”に揃ったときにのみ、ANDゲート6は、
ヒット信号Hを出力している。そして、ヒット信号Hと
ともに、分岐ヒストリテーブル3の選択されたエントリ
iに記憶された分岐命令分岐先アドレスBiが、ヒット
情報として出力されている。As a result, only when the four input conditions of the AND gate 6 are all "1", the AND gate 6
A hit signal H is output. Along with the hit signal H, the branch instruction branch destination address Bi stored in the selected entry i of the branch history table 3 is output as hit information.
【0018】図2は第3の発明の分岐ヒストリテーブル
を有する情報処理装置の一実施例を示すブロック図であ
る。FIG. 2 is a block diagram showing an embodiment of an information processing apparatus having a branch history table according to the third invention.
【0019】図2に示す仮想計算機識別情報レジスタ1
7は、仮想計算機システムで現在割付けられている仮想
計算機を示す仮想計算機識別情報を保持している。Virtual machine identification information register 1 shown in FIG.
7 holds virtual machine identification information indicating the virtual machine currently allocated in the virtual machine system.
【0020】一方、仮想計算機識別情報スタック18は
、仮想計算機識別情報レジスタ17に保持された仮想計
算機識別情報を含む複数個の仮想計算機識別情報を記憶
している。On the other hand, the virtual machine identification information stack 18 stores a plurality of pieces of virtual machine identification information including the virtual machine identification information held in the virtual machine identification information register 17.
【0021】また、スタックエントリ番号レジスタ19
は、仮想計算機識別情報レジスタ17に保持された仮想
計算機識別情報が記憶された仮想計算機識別情報スタッ
ク18のスタックエントリ番号を保持している。[0021] Also, the stack entry number register 19
holds the stack entry number of the virtual machine identification information stack 18 in which the virtual machine identification information held in the virtual machine identification information register 17 is stored.
【0022】他方、分岐ヒストリテーブル13は、有効
ビットViとスタックエントリ信号Eiと分岐命令格納
アドレスKiと分岐命令分岐先アドレスBiとを含む多
数のエントリを有し、これらの履歴を記憶している。On the other hand, the branch history table 13 has a large number of entries including a valid bit Vi, a stack entry signal Ei, a branch instruction storage address Ki, and a branch instruction branch destination address Bi, and stores the history of these entries. .
【0023】そこで、分岐ヒストリテーブル13の索引
に際して、アドレスレジスタ11から索引するアドレス
が与えられ、索引フラグ12がオンになるので、アドレ
スレジスタ11の下位ビットにより選択されたエントリ
iが読出される。Therefore, when indexing the branch history table 13, the address to be indexed is given from the address register 11 and the index flag 12 is turned on, so that the entry i selected by the lower bit of the address register 11 is read out.
【0024】そして、索引フラグ12がオンにより“1
”がANDゲート16に送られるとともに、分岐ヒスト
リテーブル13の選択されたエントリiに記憶された有
効ビットViがオンである場合にだけ“1”がANDゲ
ート16に送られる。Then, when the index flag 12 is turned on, it becomes “1”.
" is sent to the AND gate 16, and "1" is sent to the AND gate 16 only if the valid bit Vi stored in the selected entry i of the branch history table 13 is on.
【0025】また、比較器14で、スタックエントリ番
号レジスタ19に保持されたスタックエントリ番号が、
分岐ヒストリテーブル13の選択されたエントリiに記
憶されたスタックエントリ信号Eiに一致したときに、
“1”がANDゲート16に送られる。Furthermore, the comparator 14 determines that the stack entry number held in the stack entry number register 19 is
When matching the stack entry signal Ei stored in the selected entry i of the branch history table 13,
“1” is sent to AND gate 16.
【0026】さらに、比較器15で、アドレスレジスタ
11の上位ビットにより指定された索引アドレスが、分
岐ヒストリテーブル13の選択されたエントリiに記憶
された分岐命令格納アドレスKiに一致したときに、“
1”がANDゲート16に送られる。Furthermore, when the index address specified by the upper bits of the address register 11 matches the branch instruction storage address Ki stored in the selected entry i of the branch history table 13, the comparator 15 determines "
1” is sent to AND gate 16.
【0027】この結果、ANDゲート16の四つの入力
条件が“1”に揃ったときにのみ、ANDゲート16は
、ヒット信号Hを出力している。そして、ヒット信号H
とともに、分岐ヒストリテーブル13の選択されたエン
トリiに記憶された分岐命令分岐先アドレスBiが、ヒ
ット情報として出力されている。As a result, the AND gate 16 outputs the hit signal H only when the four input conditions of the AND gate 16 are all "1". And hit signal H
At the same time, the branch instruction branch destination address Bi stored in the selected entry i of the branch history table 13 is output as hit information.
【0028】[0028]
【発明の効果】以上説明したように、本発明の分岐ヒス
トリテーブルを有する情報処理装置は、分岐ヒストリテ
ーブルに、分岐命令が格納されていたアドレスとその分
岐命令の分岐先のアドレスとの対の履歴に加えて、動作
中の仮想計算機の識別情報の履歴または動作中の仮想計
算機の識別情報が格納されているスタックのエントリ番
号の履歴を記憶して、索引時に動作中の仮想計算機の識
別情報または動作中の仮想計算機の識別情報が格納され
ているスタックのエントリ番号と一致したときにだけ、
分岐命令の分岐先のアドレスを含むヒット情報を出力す
ることにより、誤ったヒット情報による予測アドレスの
出力を防止して、分岐命令の分岐先に対する効率の良い
先取り処理を実施できるという効果を有している。As explained above, the information processing device having the branch history table of the present invention stores in the branch history table the pair of the address where the branch instruction was stored and the address of the branch destination of that branch instruction. In addition to the history, the history of the identification information of the running virtual machine or the history of the stack entry number in which the running virtual machine identification information is stored is stored, and the running virtual machine identification information is stored at the time of indexing. Or, only when the identification information of the running virtual machine matches the entry number of the stack where it is stored,
By outputting hit information that includes the address of the branch destination of a branch instruction, it is possible to prevent a predicted address from being output due to incorrect hit information and to perform efficient prefetch processing for the branch destination of a branch instruction. ing.
【0029】なお、特に第3の発明の分岐ヒストリテー
ブルを有する情報処理装置は、スタックのエントリ番号
を使用することにより、第1の発明または第2の発明よ
り、分岐ヒストリテーブルの大きさを節約して、高価な
高速のメモリ素子の使用数を減らすことができるという
効果を有している。In particular, the information processing device having the branch history table of the third invention saves the size of the branch history table by using the stack entry number compared to the first or second invention. This has the effect of reducing the number of expensive high-speed memory elements used.
【図1】第1の発明の分岐ヒストリテーブルを有する情
報処理装置の一実施例を示すブロック図である。FIG. 1 is a block diagram showing an embodiment of an information processing apparatus having a branch history table according to a first invention.
【図2】第3の発明の分岐ヒストリテーブルを有する情
報処理装置の一実施例を示すブロック図である。FIG. 2 is a block diagram showing an embodiment of an information processing apparatus having a branch history table according to a third invention.
1,11 アドレスレジスタ
2,12 索引フラグ
3,13 分岐ヒストリテーブル4,5,14,
15 比較器
6,16 ANDゲート
7,17 仮想計算機識別情報レジスタ18
仮想計算機識別情報スタック19 スタック
エントリ番号レジスタBi 分岐命令分岐先アド
レス
Ei スタックエントリ信号
H ヒット信号
Ki 分岐命令格納アドレス
Si 仮想計算機識別情報1, 11 Address register 2, 12 Index flag 3, 13 Branch history table 4, 5, 14,
15 Comparator 6, 16 AND gate 7, 17 Virtual machine identification information register 18
Virtual machine identification information stack 19 Stack entry number register Bi Branch instruction branch destination address Ei Stack entry signal H Hit signal Ki Branch instruction storage address Si Virtual machine identification information
Claims (3)
れている仮想計算機を示す仮想計算機識別情報を保持す
る仮想計算機識別情報レジスタ、 (B)有効ビットと仮想計算機識別情報と分岐命令格納
アドレスと分岐命令分岐先アドレスとを含む複数個のエ
ントリを有する分岐ヒストリテーブル、を備えることに
より、 (C)前記分岐ヒストリテーブルの索引に際して、前記
分岐ヒストリテーブルの選択されたエントリに記憶され
た有効ビットがある場合にだけ、指定された索引アドレ
スが、前記分岐ヒストリテーブルの選択されたエントリ
に記憶された分岐命令格納アドレスに一致するとともに
、前記仮想計算機識別情報レジスタに保持する仮想計算
機識別情報が、前記分岐ヒストリテーブルの選択された
エントリに記憶された仮想計算機識別情報に一致したと
きに、前記分岐ヒストリテーブルの選択されたエントリ
に記憶された分岐命令分岐先アドレスを含むヒット情報
を出力する、ことを特徴とする分岐ヒストリテーブルを
有する情報処理装置。Claim 1: (A) a virtual machine identification information register that holds virtual machine identification information indicating the virtual machine currently allocated in the virtual machine system; (B) a valid bit, virtual machine identification information, and branch instruction storage address; (C) When the branch history table is indexed, the valid bit stored in the selected entry of the branch history table is Only in certain cases, the specified index address matches the branch instruction storage address stored in the selected entry of the branch history table, and the virtual machine identification information held in the virtual machine identification information register is When the virtual machine identification information stored in the selected entry of the branch history table matches, hit information including the branch destination address of the branch instruction stored in the selected entry of the branch history table is output. An information processing device having a characteristic branch history table.
別情報レジスタに、現在割付けられている仮想計算機を
示す仮想計算機識別情報を保持し、 (B)分岐ヒストリテーブルには、仮想計算機識別情報
と分岐命令格納アドレスと分岐命令分岐先アドレスとを
含む複数個のエントリを有し、 (C)前記分岐ヒストリテーブルの索引に際して、指定
された索引アドレスが、前記分岐ヒストリテーブルの選
択されたエントリに記憶された分岐命令格納アドレスに
一致するとともに、前記仮想計算機識別情報レジスタに
保持する仮想計算機識別情報が、前記分岐ヒストリテー
ブルの選択されたエントリに記憶された仮想計算機識別
情報に一致したときに、前記分岐ヒストリテーブルの選
択されたエントリに記憶された分岐命令分岐先アドレス
を含むヒット情報を出力する、ことを特徴とする分岐ヒ
ストリテーブルを有する情報処理装置。Claim 2: (A) The virtual machine identification information register of the virtual machine system holds virtual machine identification information indicating the currently allocated virtual machine, and (B) The branch history table contains the virtual machine identification information and the virtual machine identification information. (C) When indexing the branch history table, a specified index address is stored in a selected entry of the branch history table; when the virtual machine identification information held in the virtual machine identification information register matches the virtual machine identification information stored in the selected entry of the branch history table; An information processing device having a branch history table, characterized in that the information processing device outputs hit information including a branch destination address of a branch instruction stored in a selected entry of the branch history table.
れている仮想計算機を示す仮想計算機識別情報を保持す
る仮想計算機識別情報レジスタ、 (B)前記仮想計算機識別情報レジスタに保持された仮
想計算機識別情報を含む複数個の仮想計算機識別情報を
記憶する仮想計算機識別情報スタック、(C)前記仮想
計算機識別情報レジスタに保持された仮想計算機識別情
報が記憶された前記仮想計算機識別情報スタックのスタ
ックエントリ番号を保持するスタックエントリ番号レジ
スタ、 (D)前記スタックエントリ番号レジスタのスタックエ
ントリ番号と分岐命令格納アドレスと分岐命令分岐先ア
ドレスとを含む複数個のエントリを記憶する分岐ヒスト
リテーブル、を備えることにより、 (E)前記分岐ヒストリテーブルの索引に際して、指定
された索引アドレスが、前記分岐ヒストリテーブルの選
択されたエントリに記憶された分岐命令格納アドレスに
一致するとともに、前記スタックエントリ番号レジスタ
に保持するスタックエントリ番号が、前記分岐ヒストリ
テーブルの選択されたエントリに記憶されたスタックエ
ントリ番号に一致したときに、前記分岐ヒストリテーブ
ルの選択されたエントリに記憶された分岐命令分岐先ア
ドレスを含むヒット情報を出力する、ことを特徴とする
分岐ヒストリテーブルを有する情報処理装置。3. (A) a virtual machine identification information register that holds virtual machine identification information indicating a virtual machine currently allocated in a virtual computer system; (B) a virtual machine identification held in the virtual machine identification information register; (C) a stack entry number of the virtual machine identification information stack in which the virtual machine identification information held in the virtual machine identification information register is stored; (D) a branch history table that stores a plurality of entries including a stack entry number of the stack entry number register, a branch instruction storage address, and a branch instruction branch destination address; (E) When indexing the branch history table, the specified index address matches the branch instruction storage address stored in the selected entry of the branch history table, and the stack entry stored in the stack entry number register When the number matches the stack entry number stored in the selected entry of the branch history table, output hit information including the branch instruction branch destination address stored in the selected entry of the branch history table. An information processing device having a branch history table characterized by the following.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP675491A JPH04239917A (en) | 1991-01-24 | 1991-01-24 | Information processor with branch history table |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP675491A JPH04239917A (en) | 1991-01-24 | 1991-01-24 | Information processor with branch history table |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH04239917A true JPH04239917A (en) | 1992-08-27 |
Family
ID=11646976
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP675491A Pending JPH04239917A (en) | 1991-01-24 | 1991-01-24 | Information processor with branch history table |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH04239917A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7085920B2 (en) | 2000-02-02 | 2006-08-01 | Fujitsu Limited | Branch prediction method, arithmetic and logic unit, and information processing apparatus for performing brach prediction at the time of occurrence of a branch instruction |
-
1991
- 1991-01-24 JP JP675491A patent/JPH04239917A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7085920B2 (en) | 2000-02-02 | 2006-08-01 | Fujitsu Limited | Branch prediction method, arithmetic and logic unit, and information processing apparatus for performing brach prediction at the time of occurrence of a branch instruction |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4068303A (en) | Address translation managing system with translation pair purging | |
KR890004994B1 (en) | Address translation control system | |
EP0098168B1 (en) | Address translation buffer control system | |
US4004278A (en) | System for switching multiple virtual spaces | |
EP0610618A1 (en) | Method and apparatus for address translation | |
JPS63231550A (en) | Multiple virtual space control system | |
US5129071A (en) | Address translation apparatus in virtual machine system using a space identifier field for discriminating datoff (dynamic address translation off) virtual machines | |
US5226132A (en) | Multiple virtual addressing using/comparing translation pairs of addresses comprising a space address and an origin address (sto) while using space registers as storage devices for a data processing system | |
GB1533326A (en) | Storage arrangements | |
JP3190700B2 (en) | Address translator | |
JPH04239917A (en) | Information processor with branch history table | |
GB2132797A (en) | System for detecting access to storage | |
JPH07248974A (en) | Information processor | |
US6757815B2 (en) | Single array banked branch target buffer | |
GB1046357A (en) | Word "selecting system" for data storage arrangement | |
JP2629613B2 (en) | Branch prediction device | |
JPH04225429A (en) | Data processor | |
JPH0480824A (en) | Data processor | |
JPH02176839A (en) | Information processor | |
JPH0394325A (en) | Data selector | |
JPH08212130A (en) | Bit field peripheral equipment | |
JP2797961B2 (en) | Search system | |
JP2004187114A (en) | Address filtering device: | |
JPH04215150A (en) | Address conversion device | |
JPH01316826A (en) | Register file address circuit |