JPH04230171A - Picture processor - Google Patents

Picture processor

Info

Publication number
JPH04230171A
JPH04230171A JP2418758A JP41875890A JPH04230171A JP H04230171 A JPH04230171 A JP H04230171A JP 2418758 A JP2418758 A JP 2418758A JP 41875890 A JP41875890 A JP 41875890A JP H04230171 A JPH04230171 A JP H04230171A
Authority
JP
Japan
Prior art keywords
error
picture
output
value
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2418758A
Other languages
Japanese (ja)
Inventor
Naoki Morishita
直樹 森下
Hironobu Machida
町田 弘信
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2418758A priority Critical patent/JPH04230171A/en
Publication of JPH04230171A publication Critical patent/JPH04230171A/en
Pending legal-status Critical Current

Links

Landscapes

  • Image Processing (AREA)
  • Facsimile Image Signal Circuits (AREA)
  • Image Input (AREA)

Abstract

PURPOSE:To simply implement the multi-value processing at a high speed satisfying simultaneously resolution of a character picture and gradation of a photographic picture. CONSTITUTION:A picture characteristic is extracted from input picture information in which a character picture and a photographic picture exist in mixture and when the information is the character picture, no error is calculated and when the information is the photographic picture, error calculation circuits 22, 23 are activated. The error calculation circuits 22, 23 fetch a picture signal to calculate an error from only an input of a multiplexer circuit 20 and calculate an error of a preceding picture element to a noted error and an error of surrounding picture elements in a preceding line based on an error signal calculated in a prediction way and correct input picture information based thereon.

Description

【発明の詳細な説明】[Detailed description of the invention]

【0001】0001

【産業上の利用分野】この発明は文字画像と写真のよう
な階調性画像とが混在する画像において、文字部の解像
性と写真部の階調性とを共に満足した状態で多値化処理
を行なうための、画像処理装置に関する。
[Industrial Application Field] This invention is a multivalued image that satisfies both the resolution of the text portion and the gradation of the photographic portion in an image in which a text image and a gradation image such as a photograph are mixed. The present invention relates to an image processing device for performing image processing.

【0002】0002

【従来の技術】一般に、コード情報だけでなくイメージ
情報をも扱える文書画像処理装置においては、スキャナ
等の読取り手段で読取った原稿に対して、文字や線図等
のコントラストのある画像情報は固定しきい値により単
純2値化を行い、写真のような階調を有する画像情報は
、デイザ法のような疑似階調化手段によって2値化を行
なっている。これは、読取った画像情報を固定しきい値
により単純2値化処理を行なうと、文字、線画像の領域
は解像性が保存されるため画質劣化は生じないが、写真
画像の領域では階調性が保存されないために、画質劣化
が生じた画像となってしまう。  また一方、読取った
画像情報を組織的デイザ法などで階調化処理を行うと、
写真画像の領域は階調性が保存されるため画質劣化は生
じないが、文字、線画像の領域では解像性が低下するた
め、画質の劣化した画像となってしまう。すなわち、読
取った画像情報に対して、単一の2値化処理では特徴の
異なる夫々の領域の画質を同時に満足することは不可能
である。
[Prior Art] Generally, in a document image processing device that can handle not only code information but also image information, contrast image information such as characters and line drawings is fixed in a document read by a reading means such as a scanner. Simple binarization is performed using a threshold value, and image information having gradations such as photographs is binarized by pseudo gradation means such as a dither method. This is because when the read image information is simply binarized using a fixed threshold, the resolution is preserved in the text and line image areas, so no image quality deterioration occurs, but the image quality does not deteriorate in the photo image area. Since the tonality is not preserved, the resulting image has degraded image quality. On the other hand, if the read image information is subjected to gradation processing using systematic dithering, etc.
In areas of photographic images, gradation is preserved, so no deterioration in image quality occurs, but in areas of characters and line images, resolution decreases, resulting in an image with degraded image quality. That is, it is impossible to satisfy the image quality of each area having different characteristics at the same time by performing a single binarization process on the read image information.

【0003】然し乍ら、写真画像の領域の階調性を満足
し、文字/線画像の領域も組織的デイザ法に比べ解像性
の良い2値化方式として、「誤差拡散法」が提案されて
いる。この「誤差拡散法」は、注目画素の濃度に、既に
多値化した周辺画素の多値化誤差に所定の重み係数を乗
じたものを加え、固定しきい値で多値化する方法である
。図12は「誤差拡散法」による多値化処理の構成ブロ
ック図である。図12において、スキャナ等の入力装置
で読取られた入力画像信号は、入力端40を介して加算
器41の一方の入力端へ供給される。加算器41の他方
の入力端には、ラインバッファ42を介して前ライン誤
差信号が加算器43から供給され、前ライン誤差が補正
された入力画像信号が次段の加算器44の一方の入力端
へ供給される。この加算器44の他方の入力端には、前
画素誤差を出力するための重み誤差係数Aの係数器45
からの前画素誤差が供給され、前ライン誤差に続いて前
画素誤差が補正された入力画像信号が加算器44から得
られ、多値変換回路46の入力端に供給される。多値変
換のための多数のしきい値は外部のしきい値発生手段か
ら発生されて多値変換回路46に供給される。この多値
変換回路46では、加算器44からの補正入力画像信号
が多値化しきい値Th1〜Thnと比較され、所定の多
値化出力が出力端47へ出力される。
However, the ``error diffusion method'' has been proposed as a binarization method that satisfies the gradation characteristics of photographic image areas and has better resolution for text/line image areas than the systematic dither method. There is. This "error diffusion method" is a method in which the density of the pixel of interest is multiplied by the multivalue error of surrounding pixels that have already been multivalued, multiplied by a predetermined weighting coefficient, and multivalued is performed using a fixed threshold. . FIG. 12 is a block diagram of the configuration of multivalue processing using the "error diffusion method." In FIG. 12, an input image signal read by an input device such as a scanner is supplied to one input terminal of an adder 41 via an input terminal 40. The previous line error signal is supplied from the adder 43 to the other input terminal of the adder 41 via the line buffer 42, and the input image signal with the previous line error corrected is input to one input of the adder 44 at the next stage. fed to the end. The other input terminal of this adder 44 is connected to a coefficient unit 45 for weighting error coefficient A for outputting the previous pixel error.
An input image signal in which the previous line error and the previous pixel error have been corrected is obtained from the adder 44 and supplied to the input end of the multi-value conversion circuit 46 . A large number of threshold values for multi-value conversion are generated from an external threshold generation means and supplied to the multi-value conversion circuit 46. In this multi-value conversion circuit 46, the corrected input image signal from the adder 44 is compared with multi-value threshold values Th1 to Thn, and a predetermined multi-value conversion output is outputted to an output terminal 47.

【0004】多値変換回路46から得られた多値化出力
は、加算器44からの補正入力画像信号とともに誤差算
出回路48ヘ供給され、両者の差が誤差信号として出力
される。この誤差信号は係数器49,50,51へ供給
され、夫々において重み誤差係数B,C,Dが掛算され
る。ここで、係数器45,49,50,51の夫々の係
数は、A=1/2,B=1/16,C=5/16,D=
1/8に設定される。係数器49からの重み誤差信号は
、係数器50からの重み誤差信号を遅延回路52で1画
素分遅延させた信号と加算器53で加算され、更に、係
数器51の出力遅延回路54,55で2画素分おくらせ
た信号と加算器43で加算される。このようにして、こ
の加算器43の出力をラインバッファ42で1ライン分
遅延させることで、3画素誤差信号が加算器41へ供給
され、入力画像信号の補正が行なわれる。
The multi-value output obtained from the multi-value conversion circuit 46 is supplied together with the corrected input image signal from the adder 44 to an error calculation circuit 48, and the difference between the two is output as an error signal. This error signal is supplied to coefficient units 49, 50, and 51, and multiplied by weighted error coefficients B, C, and D, respectively. Here, the coefficients of the coefficient units 45, 49, 50, and 51 are A=1/2, B=1/16, C=5/16, D=
It is set to 1/8. The weighted error signal from the coefficient unit 49 is added in an adder 53 to a signal obtained by delaying the weighted error signal from the coefficient unit 50 by one pixel in a delay circuit 52, and is further added to the output delay circuits 54, 55 of the coefficient unit 51. The adder 43 adds the signal delayed by two pixels. In this way, by delaying the output of the adder 43 by one line by the line buffer 42, the three-pixel error signal is supplied to the adder 41, and the input image signal is corrected.

【0005】[0005]

【発明が解決しようとする課題】上記の「誤差拡散法」
は、注目画素の多値化により発生した誤差を、周辺画素
に拡散して誤差補償を行なうことにより、誤差を最小に
するものである。従って、誤差算出を行なう場合、補正
画素を算出後、注目画素と比較、減算を行ない、次に注
目画素に加減算を行なわなければならない。そのため、
誤差拡散処理を高速で行なうのは極めて困難となる。
[Problem to be solved by the invention] The above “error diffusion method”
The method minimizes the error by diffusing the error caused by multilevel conversion of the pixel of interest to surrounding pixels and compensating for the error. Therefore, when calculating an error, after calculating the corrected pixel, it is necessary to compare and subtract from the pixel of interest, and then to perform addition and subtraction to the pixel of interest. Therefore,
It is extremely difficult to perform error diffusion processing at high speed.

【0006】従って、この発明の目的は、文字画像の解
像性と写真画像の階調性を同時に満足した多値化処理を
高速、簡単に行なうことができる画像処理装置を提供す
ることである。
Therefore, it is an object of the present invention to provide an image processing device that can perform multi-value processing that satisfies both the resolution of character images and the gradation of photographic images at high speed and easily. .

【0007】[0007]

【課題を解決するための手段】この発明による画像処理
装置は、注目画素を含む入力画像情報を多値化して多値
情報を得る多値化手段と、この入力画像情報の特徴を表
わす特徴量を抽出する抽出手段と、前記多値化手段によ
る多値化処理により生じる誤差を入力画像情報と特徴量
とを用いて算出する手段と、この算出手段により得られ
た誤差と前記抽出手段により抽出された特徴量とに基づ
いて誤差補正情報を生成する生成手段と、この生成手段
にて生成された誤差補正情報を用いて入力画像情報を補
正する手段とを有することを特徴とする。
[Means for Solving the Problems] An image processing device according to the present invention includes a multi-value conversion means for obtaining multi-value information by converting input image information including a pixel of interest into multi-value information, and a feature amount representing the characteristics of this input image information. an extraction means for extracting the error, a means for calculating an error caused by the multivalue processing by the multivalue conversion means using input image information and a feature amount, and an error obtained by the calculation means and extraction by the extraction means. The image forming apparatus is characterized by comprising a generating means for generating error correction information based on the generated feature quantity, and a means for correcting input image information using the error correction information generated by the generating means.

【0008】[0008]

【作用】多値化手段に供給される入力画像情報と、入力
画像が文字情報か写真等の階調性情報かを表わす判定信
号とが予測誤差算出手段へ供給され、予測誤差信号が得
られる。この予測誤差信号は前画素誤差算出回路および
前ライン誤差を算出回路へ供給され、得られた前画素誤
差および前ライン誤差を用いて、入力画像情報に対して
多値化手段で発生する誤差を補償するように加算される
[Operation] The input image information supplied to the multivalue conversion means and a determination signal indicating whether the input image is text information or gradation information such as a photograph are supplied to the prediction error calculation means, and a prediction error signal is obtained. . This prediction error signal is supplied to the previous pixel error calculation circuit and the previous line error calculation circuit, and the obtained previous pixel error and previous line error are used to calculate the error generated by the multi-level conversion means for the input image information. will be added to compensate.

【0009】[0009]

【実施例】以下図面を参照してこの発明の実施例を詳細
に説明する。図1において、スキャナ等の入力装置で読
取られた入力画像情報は入力端11からラインバッファ
12に供給されて一時的に記憶される。入力画像情報は
ラインバッファ12から所定のクロックに同期して読出
され、遅延回路13および特徴量抽出回路14へ供給さ
れる。遅延回路13は、次段の加算器15においてライ
ンバッファ16からの入力信号とのタイミングを一致さ
せるためのものである。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. In FIG. 1, input image information read by an input device such as a scanner is supplied from an input terminal 11 to a line buffer 12 and temporarily stored therein. Input image information is read out from the line buffer 12 in synchronization with a predetermined clock, and is supplied to the delay circuit 13 and feature amount extraction circuit 14. The delay circuit 13 is used to synchronize the timing with the input signal from the line buffer 16 in the adder 15 at the next stage.

【0010】一方、特徴量抽出回路14は、図2に示し
たような注目画素*を含む(4×4)のウインドウ内の
画像濃度の最大値、最小値を抽出する。抽出された最大
値信号14a、最小値信号14bは夫々画像判定回路1
7ヘ供給される。この画像判定回路17は例えばRAM
で形成され、特徴量抽出回路14からの出力信号14a
,14bがアドレス信号として供給され、対応する出力
が得られる。この出力としては、入力画像が文字のとき
は“1”写真のときは“0”となるように設定されてい
る。
On the other hand, the feature extracting circuit 14 extracts the maximum and minimum values of image density within a (4×4) window including the pixel of interest * as shown in FIG. The extracted maximum value signal 14a and minimum value signal 14b are respectively sent to the image determination circuit 1.
7 is supplied. This image determination circuit 17 is, for example, a RAM.
The output signal 14a from the feature extraction circuit 14
, 14b are supplied as address signals, and a corresponding output is obtained. The output is set to be "1" when the input image is a text, and "0" when it is a photograph.

【0011】遅延回路13で遅延された入力画像信号は
、ラインバッファ16から出力される前ライン誤差信号
と加算され、次段の加算器18へ供給される。加算器1
8には、係数器19から出力される前画素誤差信号も供
給され、両者が加算されて補正画像信号が形成される。 この補正画像信号は多値化回路20へ供給されて多値信
号に変換されて、出力端21へ出力される。多値化回路
20は例えばRAMで形成され、補正画像信号をこのR
AMへアドレス信号として供給し、このアドレス信号に
対応した多値化出力がRAMから読み出される。
The input image signal delayed by the delay circuit 13 is added to the previous line error signal output from the line buffer 16, and is supplied to the adder 18 at the next stage. Adder 1
8 is also supplied with the previous pixel error signal output from the coefficient unit 19, and both are added to form a corrected image signal. This corrected image signal is supplied to the multi-value conversion circuit 20, converted into a multi-value signal, and outputted to the output terminal 21. The multi-level conversion circuit 20 is formed of, for example, a RAM, and converts the corrected image signal into this R.
It is supplied to the AM as an address signal, and a multivalued output corresponding to this address signal is read out from the RAM.

【0012】加算器18から得られる補正画像信号は更
に、予測誤差算出回路22へ供給される。この予測誤差
算出回路22もRAMで形成され、補正画像信号が、画
像判定回路17の出力と組み合わされてアドレス信号と
してRAMに供給される。この予測誤差算出回路22の
具体例を示すと、図3のように構成される。RAM22
aは予測誤差算出回路22を構成し、加算器18からの
10ビットの補正画像信号はそのアドレス入力端A00
〜A09へ供給される。ここで、入力端A09へはMS
Bの符号ビットが供給され、入力端A08へはキャリー
ビットが供給される。又、RAM22aはアドレス入力
端A10を具え、ここへは画像判定回路17からの“1
”又は“0”の信号が供給される。入力端A10はRA
M22aのイネーブル端子であり、前述したように入力
画像が文字のときは画像判定回路17から“1”出力が
出され、この時は誤差出力は0が出力される。端子D0
0〜D08がデータ出力用であって、9ビットの誤差信
号が出力される。
The corrected image signal obtained from the adder 18 is further supplied to a prediction error calculation circuit 22. This prediction error calculation circuit 22 is also formed of RAM, and the corrected image signal is combined with the output of the image determination circuit 17 and supplied to the RAM as an address signal. A specific example of this prediction error calculation circuit 22 is configured as shown in FIG. RAM22
a constitutes the prediction error calculation circuit 22, and the 10-bit corrected image signal from the adder 18 is input to its address input terminal A00.
~A09. Here, MS is connected to input terminal A09.
The sign bit of B is supplied, and the carry bit is supplied to input terminal A08. The RAM 22a also includes an address input terminal A10, to which "1" from the image determination circuit 17 is input.
” or “0” signal is supplied.The input terminal A10 is RA
This is the enable terminal of M22a, and as described above, when the input image is a character, "1" is output from the image determination circuit 17, and at this time, 0 is output as the error output. Terminal D0
0 to D08 are for data output, and a 9-bit error signal is output.

【0013】このようにして得られた予測誤差信号は前
画素誤差信号を形成するために係数器19へ供給されて
係数Aが掛算される。この前画素誤差とは、図5に示し
たように、注目画素*に対して今回ラインL1の走査方
向に関して手前に位置する画素に関するもので、係数A
を掛けて前画素誤差信号が形成される。
The prediction error signal thus obtained is supplied to a coefficient unit 19 and multiplied by a coefficient A to form a previous pixel error signal. This previous pixel error, as shown in FIG.
A previous pixel error signal is formed by multiplying by .

【0014】RAM22aの出力信号は3画素誤差算出
回路23へも供給される。この3画素誤差とは、図4に
示した誤差マトリクスにおいて、注目画素*の一ライン
前の対応画素およびその前後の画素についての誤差を意
味する。
The output signal of the RAM 22a is also supplied to a three-pixel error calculation circuit 23. The three-pixel error means an error regarding the corresponding pixel one line before the pixel of interest * and the pixels before and after it in the error matrix shown in FIG.

【0015】図5は3画素誤差算出回路23の具体例を
示し、予測誤差算出回路22からの誤差信号は係数器2
31,232,233に供給されて、夫々において重み
係数B,C,Dが掛算される。係数Bが乗算された信号
は加算器234の一方の入力端へ供給され、係数Cが乗
算された信号は1画素分の遅延が遅延回路235で与え
られて、加算器236の一方の入力端へ供給される。係
数Dが乗算された信号は遅延回路237,238により
2画素分遅らされてから加算器236の他方の入力端へ
供給される。結局、係数器231の出力信号に対して係
数器232の出力は1画素分、係数器233の出力は2
画素分遅らされて、加算器234の出力端に現われる。
FIG. 5 shows a specific example of the three-pixel error calculation circuit 23, in which the error signal from the prediction error calculation circuit 22 is sent to the coefficient multiplier 2.
31, 232, and 233, and are multiplied by weighting coefficients B, C, and D, respectively. The signal multiplied by the coefficient B is supplied to one input terminal of the adder 234, and the signal multiplied by the coefficient C is given a delay of one pixel by the delay circuit 235, and is supplied to one input terminal of the adder 236. supplied to The signal multiplied by the coefficient D is delayed by two pixels by delay circuits 237 and 238, and then supplied to the other input terminal of the adder 236. In the end, for the output signal of the coefficient unit 231, the output of the coefficient unit 232 corresponds to one pixel, and the output of the coefficient unit 233 corresponds to 2 pixels.
It appears at the output of adder 234 after being delayed by a pixel.

【0016】これらの3画素の重み係数B,C,Dは夫
々、B=1/16,C=5/16,D=1/8であり、
これらの重み誤差は、予測誤差信号をEBとすると夫々
、 eB−1  =B×EB              
  (1)
The weighting coefficients B, C, and D of these three pixels are B=1/16, C=5/16, and D=1/8, respectively.
These weight errors are calculated as eB-1 = B x EB, respectively, where EB is the prediction error signal.
(1)

【0017】 eC0    =C×EB             
   (2)eD+1  =D×EB        
        (3)となる。従って3画素誤差BL
Eは、 BLE=eB−1+eC0+eD+1      (4
)で表わされる。尚、図4の誤差マトリクスに対応して
各画素の重み誤差の配置を示すと図6のようになる。
[0017] eC0 = C×EB
(2) eD+1 = D×EB
(3) becomes. Therefore, 3 pixel error BL
E is BLE=eB-1+eC0+eD+1 (4
). Note that FIG. 6 shows the arrangement of weighted errors of each pixel corresponding to the error matrix of FIG. 4.

【0018】3画素誤差BLEは、誤差記憶手段として
のラインバッファ16へ送って一時記憶される。ライン
バッファ16は前ラインおよび今回ラインの2ライン分
のラインメモリで構成されている。
The three-pixel error BLE is sent to the line buffer 16 as error storage means and temporarily stored. The line buffer 16 is composed of line memories for two lines, the previous line and the current line.

【0019】ところで、入力画像が文字か写真のような
階調性画像かを判別するための特徴量抽出回路14は、
例えば図7に示したように構成される。この特徴量抽出
回路14は、図2に示したように注目画素Pijを含む
(4×4)画素領域内における濃度の最大、最小値を列
単位で求めるように構成されている。
By the way, the feature amount extraction circuit 14 for determining whether the input image is a character or a gradation image such as a photograph is as follows.
For example, it is configured as shown in FIG. As shown in FIG. 2, the feature extracting circuit 14 is configured to obtain the maximum and minimum values of density in each column in a (4×4) pixel region including the pixel of interest Pij.

【0020】例えば、図8のタイミングチャートに示し
たように、前記ラインバッファ12からクロックCLK
に同期してカウンタ142の出力に応じて列方向に4画
素単位でセレクタ141の入力端I1−I4に入力され
る画像情報は1画素当たり8ビットで構成されている。 セレクタ141へ入力された画像情報は、比較器143
−146へ順次分配され、4画素単位で夫々列方向に比
較され、その列における最大濃度と最小濃度とが求めら
れる。
For example, as shown in the timing chart of FIG.
The image information input to the input terminals I1 to I4 of the selector 141 in units of four pixels in the column direction in synchronization with the output of the counter 142 is composed of 8 bits per pixel. The image information input to the selector 141 is sent to the comparator 143
-146 and compared in the column direction in units of 4 pixels to determine the maximum density and minimum density in that column.

【0021】次段の比較器147,148は比較器14
3−146の出力を夫々FTR1のタイミングで入力し
、列方向に夫々求められた最大値と最小値とが求められ
る。この最大値14aと最小値14bとはFTR2のタ
イミングで出力され、次段の減算器149において両者
の差が求められる。従って、減算器149は図1の画像
判定回路17中に含まれる回路である。
The comparators 147 and 148 at the next stage are the comparators 14
The outputs of 3-146 are respectively inputted at the timing of FTR1, and the maximum value and minimum value respectively determined in the column direction are determined. The maximum value 14a and the minimum value 14b are output at the timing of FTR2, and the difference between them is determined by the subtracter 149 at the next stage. Therefore, the subtracter 149 is a circuit included in the image determination circuit 17 of FIG.

【0022】図1の加算器15において、3画素誤差算
出回路23の出力を用いて入力画像信号の補正を行なえ
ば、文字部について補正量がないために解像性が保たれ
、また写真部においては周辺画素の多値化誤差により誤
差の補償を行なうことができるため、階調性良く多値化
処理を施すことができる。
In the adder 15 of FIG. 1, if the input image signal is corrected using the output of the three-pixel error calculation circuit 23, the resolution is maintained since there is no correction amount for the text area, and the resolution is maintained for the photographic area. Since the error can be compensated for using the multi-value conversion error of surrounding pixels, multi-value conversion processing can be performed with good gradation.

【0023】以上述べた如く、この発明では多値化回路
20の出力値を2n−1+1(nは整数)値とすること
で、加算器18より得られる補正画素データより、予測
誤差算出手段22により出力値を予測して、注目画素誤
差を算出するものである。出力値を2n−1+1(nは
整数)値にすることにより、各出力は上位の複数ビット
のみが有意となり、下位の複数ビットが0になる。この
ことから、補正画素データpeと出力レベル値との誤差
は、補正画素データの下位の複数ビットを除いて上位の
所定の複数ビットについて比較するのみで算出できるこ
とになる。
As described above, in the present invention, by setting the output value of the multi-value converting circuit 20 to a value of 2n-1+1 (n is an integer), the prediction error calculation means 22 uses the corrected pixel data obtained from the adder 18. This method predicts the output value and calculates the pixel error of interest. By setting the output value to 2n-1+1 (n is an integer), only the upper bits of each output become significant, and the lower bits become 0. From this, the error between the corrected pixel data pe and the output level value can be calculated by simply comparing the upper predetermined bits of the corrected pixel data, excluding the lower bits.

【0024】図9に示すように、補正画素データpeの
符号ビットをみて1であれば補正画素データpeは負の
値(pe<0)であるため出力値は0となり、誤差は補
正画素データpeをそのまま出力する。次に補正画素デ
ータのキャリービットをみて1であれば補正画素データ
peはff(heX)以上の値であるため、出力値はf
fとなり誤差は補正画素データpe−100(heX)
+1を出力すればよい。
As shown in FIG. 9, if the sign bit of the corrected pixel data pe is 1, the corrected pixel data pe is a negative value (pe<0), so the output value is 0, and the error is due to the corrected pixel data. Output pe as is. Next, look at the carry bit of the corrected pixel data and if it is 1, the corrected pixel data pe is greater than ff(heX), so the output value is f
f, and the error is corrected pixel data pe-100 (heX)
Just output +1.

【0025】次にpeが0≦pe<100(heX)で
あると、補正画素データの(8−n)ビットに1が立っ
ていれば負の値として(8−n)ビットより下のデータ
を出力する。図10および図11に値として2値から9
値までのデータを示す。ここで5値の場合について説明
する。
Next, if pe is 0≦pe<100 (heX), if 1 is set in the (8-n) bit of the corrected pixel data, the data below the (8-n) bit is treated as a negative value. Output. Figures 10 and 11 show values from binary to 9.
Shows data up to the value. Here, the case of five values will be explained.

【0026】補正画素データは10ビットで、MSBは
符号ビット、次位ビットがキャリーである。出力値が5
値である場合、n=3であるので、各しきい値はe0(
hex)、a0(hex)、60(hex)、20(h
ex)であり、出力値はff(hex)、c0(hex
)、80(hex)、40(heX)、00(heX)
である。例えば、補正画素データがae(heX)であ
る場合、出力値はc0(heX)となり、誤差は(ae
−c0)=3eeとなる。(8−3)ビット、つまり5
ビット目が1であるので、4ビット以下の値を負の数と
して出力したことになる。補正データが9e(heX)
である場合、出力値は80(heX)となり、誤差は(
9e−80)=01e(hex)となる。5ビット目が
0であるので、4ビット以下の値を正の値として出力し
たことになる。
The corrected pixel data is 10 bits, the MSB is a sign bit and the next bit is a carry. Output value is 5
value, since n=3, each threshold value is e0(
hex), a0 (hex), 60 (hex), 20 (h
ex), and the output values are ff(hex), c0(hex
), 80 (hex), 40 (heX), 00 (heX)
It is. For example, if the corrected pixel data is ae (heX), the output value will be c0 (heX), and the error will be (ae
-c0)=3ee. (8-3) bits, i.e. 5
Since the bit is 1, a value of 4 bits or less is output as a negative number. Correction data is 9e (heX)
, the output value will be 80 (heX) and the error will be (
9e-80)=01e(hex). Since the 5th bit is 0, this means that a value of 4 bits or less is output as a positive value.

【0027】より一般的に説明すれば、デジタル信号の
大きさを0×00〜P×100の範囲で表わすと、誤差
を算出し易い出力レベルは、(0×00、0×80、0
×100)、(0×00、0×40、0×80、0×A
0、0×100)というように、下位2ビットが0であ
るようなものである。この出力レベルを用いると、上位
の数ビットの比較だけで下位ビットはそのまま出力すれ
ばよい。このような出力レベルは0×100を2で割っ
たものに等しい。m=1なら出力レベルは3値、m=2
なら5値、m=3なら9値というように、2m+1値と
なる。m=n−1を代入すれば、2n−1+1値となる
To explain more generally, if the magnitude of a digital signal is expressed in the range 0x00 to Px100, the output level at which it is easy to calculate the error is (0x00, 0x80, 0
×100), (0×00, 0×40, 0×80, 0×A
0, 0x100), where the lower two bits are 0. When this output level is used, it is only necessary to compare the upper few bits and output the lower bits as they are. Such an output level is equal to 0x100 divided by two. If m=1, the output level is 3 levels, m=2
If so, it becomes 5 values, if m=3, it becomes 9 values, and so on, resulting in 2m+1 values. If m=n-1 is substituted, the value becomes 2n-1+1.

【0028】以上のように、補正画素データに対する出
力値を予測することで、補正画素データの符号ビット、
キャリービット、(8−n)ビット目を検出することで
、誤差が高速で簡単に算出できる。
As described above, by predicting the output value for the corrected pixel data, the sign bit of the corrected pixel data,
By detecting the carry bit, the (8-n)th bit, the error can be calculated quickly and easily.

【0029】[0029]

【発明の効果】以上のようにこの発明によれば、注目画
素を含む画像情報を多値化する際に、多値化手段の出力
を用いずに、その入力側の補正画像情報のみで誤差算出
を行なうようにしたので、従来のような減算器,比較器
が不要となり、高速に多値化処理を行なうことができ、
文字画像の解像性と写真のような階調性画像の階調性を
同時に満足した画像処理装置を提供することができる。
As described above, according to the present invention, when image information including a pixel of interest is multivalued, errors can be reduced only by using corrected image information on the input side without using the output of the multivalue conversion means. Since the calculation is performed, there is no need for subtracters and comparators like in the past, and multi-value processing can be performed at high speed.
It is possible to provide an image processing device that satisfies both the resolution of character images and the gradation of gradation images such as photographs.

【図面の簡単な説明】[Brief explanation of the drawing]

【図1】本発明の一実施例のブロック図。FIG. 1 is a block diagram of an embodiment of the present invention.

【図2】特徴量抽出用の4×4画素ウインドウ図。FIG. 2 is a diagram of a 4×4 pixel window for feature extraction.

【図3】誤差算出回路の具体的ブロック図。FIG. 3 is a specific block diagram of an error calculation circuit.

【図4】注目画素と周辺画素との誤差マトリクス図。FIG. 4 is an error matrix diagram between a pixel of interest and surrounding pixels.

【図5】図1中の3画素誤差算出回路のブロック図。FIG. 5 is a block diagram of a three-pixel error calculation circuit in FIG. 1;

【図6】図4に対応する重み誤差の配置図。FIG. 6 is a layout diagram of weight errors corresponding to FIG. 4;

【図7】図1中の特徴量抽出回路の具体ブロック図。FIG. 7 is a specific block diagram of the feature amount extraction circuit in FIG. 1.

【図8】図7の回路のタイミングチャート。FIG. 8 is a timing chart of the circuit of FIG. 7;

【図9】この発明による補正画素データと出力と誤差と
の関係を示す図。
FIG. 9 is a diagram showing the relationship between corrected pixel data, output, and error according to the present invention.

【図10】出力値と誤差の関係を示す図。FIG. 10 is a diagram showing the relationship between output value and error.

【図11】出力値と誤差の関係を示す図。FIG. 11 is a diagram showing the relationship between output values and errors.

【図12】従来の誤差拡散処理回路のブロック図。FIG. 12 is a block diagram of a conventional error diffusion processing circuit.

【符号の説明】[Explanation of symbols]

12,16…ラインバッファ、13…遅延回路、14…
特徴抽出回路、15,18…加算器、17…画像判定回
路、19…係数器、20…多値化回路、22…予測誤差
算出回路、23…3画素誤差算出回路。
12, 16...Line buffer, 13...Delay circuit, 14...
Feature extraction circuit, 15, 18... Adder, 17... Image determination circuit, 19... Coefficient unit, 20... Multi-value conversion circuit, 22... Prediction error calculation circuit, 23... 3-pixel error calculation circuit.

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】  注目画素を含む入力画像情報を多値化
して多値情報を得る多値化手段と、この入力画像情報の
特徴を表わす特徴量を抽出する抽出手段と、前記多値化
手段による多値化処理により生じる誤差を入力画像情報
と特徴量とを用いて算出する手段と、この算出手段によ
り得られた誤差と前記抽出手段により抽出された特徴量
とに基づいて誤差補正情報を生成する生成手段と、この
生成手段にて生成された誤差補正情報を用いて入力画像
情報を補正する手段とを有することを特徴とする画像処
理装置。
1. Multi-value conversion means for obtaining multi-value information by converting input image information including a pixel of interest into multi-value information, extraction means for extracting feature quantities representing features of the input image information, and said multi-value conversion means. means for calculating an error caused by multivalue processing using input image information and a feature quantity; and error correction information based on the error obtained by the calculation means and the feature quantity extracted by the extraction means. An image processing apparatus comprising: a generating means for generating error correction information; and a means for correcting input image information using error correction information generated by the generating means.
JP2418758A 1990-12-27 1990-12-27 Picture processor Pending JPH04230171A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2418758A JPH04230171A (en) 1990-12-27 1990-12-27 Picture processor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2418758A JPH04230171A (en) 1990-12-27 1990-12-27 Picture processor

Publications (1)

Publication Number Publication Date
JPH04230171A true JPH04230171A (en) 1992-08-19

Family

ID=18526544

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2418758A Pending JPH04230171A (en) 1990-12-27 1990-12-27 Picture processor

Country Status (1)

Country Link
JP (1) JPH04230171A (en)

Similar Documents

Publication Publication Date Title
US7643180B2 (en) Image processing and display apparatus and method for tone resolution expansion of digital images
JPH05268462A (en) Picture processor
JPH04119763A (en) Image processor
JPH02253765A (en) Picture processor
US8699792B2 (en) Error diffusion processing circuit
JP3031994B2 (en) Image processing device
US6356361B1 (en) Image processing apparatus and method for processing gradation image data using error diffusion
EP0604759B1 (en) Method of and apparatus for processing digital image data
JPH04230171A (en) Picture processor
JP3791029B2 (en) Image signal processing apparatus and method
JPH0698157A (en) Halftone image forming device
JP3225099B2 (en) Image processing device
JP3157870B2 (en) Image processing method
JP2570890B2 (en) Image processing device
JP3774523B2 (en) Image processing apparatus and control method thereof
JP2860039B2 (en) Pseudo halftone image reduction device
JP3315705B2 (en) Image processing device
JP2001136389A (en) Picture processor
JPH0522588A (en) Picture processor
JP2004023587A (en) Image processing circuit, image processing method, and image display device
JPH0818783A (en) Picture processor
JPH06292005A (en) Picture signal processing unit
JPH03187677A (en) Image processor
JPH07203203A (en) Picture processing unit
JPH0646266A (en) Picture processing method