JPH04228B2 - - Google Patents

Info

Publication number
JPH04228B2
JPH04228B2 JP57208831A JP20883182A JPH04228B2 JP H04228 B2 JPH04228 B2 JP H04228B2 JP 57208831 A JP57208831 A JP 57208831A JP 20883182 A JP20883182 A JP 20883182A JP H04228 B2 JPH04228 B2 JP H04228B2
Authority
JP
Japan
Prior art keywords
wiring board
probes
alignment
probe
small hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP57208831A
Other languages
Japanese (ja)
Other versions
JPS5999264A (en
Inventor
Yoshe Hasegawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Priority to JP20883182A priority Critical patent/JPS5999264A/en
Publication of JPS5999264A publication Critical patent/JPS5999264A/en
Publication of JPH04228B2 publication Critical patent/JPH04228B2/ja
Granted legal-status Critical Current

Links

Description

【発明の詳細な説明】 この発明は、主として半導体ウエハ上に完成さ
れたモノリツク半導体集積回路装置(半導体チツ
プ)の検査測定に用いられる固定プローブ・ボー
ドに関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a fixed probe board used primarily for testing and measuring monolithic semiconductor integrated circuit devices (semiconductor chips) completed on semiconductor wafers.

半導体集積回路技術の進展によつて、半導体基
板上に形成される素子の微細化が可能になり、そ
の高集積化が図られている。また、半導体チツプ
の大きさもこれに伴つて大きくなつている。
Advances in semiconductor integrated circuit technology have made it possible to miniaturize elements formed on semiconductor substrates, leading to higher integration. Additionally, the size of semiconductor chips has also increased accordingly.

このため、1つの半導体集積回路に多くの回路
機能を持たせることができ、例えば、ゲートアレ
イ等を構成する半導体集積回路装置においては、
その端子数が百数十乃至二百数本と多くなつてし
まう。この場合、半導体チツプの大きさが大きく
なると、その周辺での熱膨脹率を影響を受けるの
で、ボンデイングパツドを半導体チツプの中央に
密集して設けるようにするものである。
Therefore, one semiconductor integrated circuit can have many circuit functions. For example, in a semiconductor integrated circuit device that constitutes a gate array, etc.
The number of terminals increases to over 100 to over 200. In this case, as the size of the semiconductor chip increases, the coefficient of thermal expansion in the periphery is affected, so the bonding pads are arranged closely in the center of the semiconductor chip.

このような半導体集積回路装置の半導体ウエハ
上での検査測定に用いられるプローブ(探針)も
必然的に上記端子数に見合つた多数、密集になる
ため、従来のようにその接触端を顕微鏡等により
観察することができなくなつてしまう。例えば、
本願出願人の先願に係る「実願昭53−155955」の
ように、プローブを多層高密度に配列した場合、
プローブが互いに重なり合うことによつて測定す
べき半導体チツプの表面及びプローブの接触端の
相互の位置関係を観察することができなくなつて
しまう。
The probes used for inspection and measurement on semiconductor wafers of such semiconductor integrated circuit devices are inevitably large in number and densely packed in proportion to the number of terminals mentioned above. This makes it impossible to observe. for example,
When probes are arranged in multiple layers at high density, as in "Utility Application No. 53-155955" related to the applicant's earlier application,
If the probes overlap each other, it becomes impossible to observe the mutual positional relationship between the surface of the semiconductor chip to be measured and the contact ends of the probes.

したがつて、上記検査測定すべき半導体チツプ
への電気的接続を行うための針合わせが出来なく
なつてしまう問題が生じる。
Therefore, a problem arises in that the needles cannot be aligned for electrical connection to the semiconductor chip to be inspected and measured.

この発明の目的は、その接触端の観察が不能な
形態に配置された複数のプローブを有する固定プ
ローブ・ボードにおける針合わせを実現すること
にある。
An object of the present invention is to realize needle alignment on a fixed probe board having a plurality of probes arranged in such a manner that their contact ends cannot be observed.

この発明の他の目的は、上記針合わせのための
位置合わせマークを高精度に形成することのでき
る固定プローブ・ボードを提供することにある。
Another object of the present invention is to provide a fixed probe board that can form alignment marks for needle alignment with high precision.

この発明の更に他の目的は、以下の説明及び図
面から明らかになるであろう。
Further objects of the invention will become apparent from the following description and drawings.

以下、この発明を実施例とともに詳細に説明す
る。
Hereinafter, this invention will be explained in detail together with examples.

第1図には、この発明に係る半完成状態の固定
プローブ・ボードの一実施例の下面(測定面)図
が示されている。なお、同図においては、各構成
部品の引出き線を明確にするため、プローブの配
列が一部省略して描かれている。
FIG. 1 shows a bottom (measurement side) view of an embodiment of a semi-finished stationary probe board according to the present invention. Note that, in this figure, the arrangement of the probes is partially omitted in order to make the lead lines of each component clear.

この実施例の固定プローブ・ボードは、特に制
限されないが、上記「実願昭53−155955」によつ
て提案されているように、多数のプローブが多層
の放射錘状に高密度に配列されているものであ
る。すなわち、配線基板1は、周知のプリント配
線技術によつて形成され、その差し込み部分の電
極3から延びるプリント配線(図示せず)が形成
されている。このプリント配線は、ほゞ中央に形
成された開口2の周辺で終端する。上記開口2に
沿つた配線基板1の下面側には、プローブを固定
する支持体4が設けられ、その支持表面に多数
(例えば百数十乃至二百数本程度)のプローブ5
が放射錘状の下に後述する固着層によつて多層に
固定支持されている。この支持体4の少なくとも
支持表面は、電気絶縁性を持つように構成され、
上記固着層も加工硬化する絶縁性の接着剤により
構成される。これらのプローブ2の接着端は、測
定すべき半導体チツプの電極(ボンデイングパツ
ド)に位置合わせされて上述のように高密度に配
列されるものである。
The fixed probe board of this embodiment has a large number of probes arranged at high density in a multilayer radial cone shape, as proposed in the above-mentioned "Utility Application No. 53-155955", although it is not particularly limited. It is something that exists. That is, the wiring board 1 is formed by a well-known printed wiring technique, and has printed wiring (not shown) extending from the electrode 3 at the insertion portion. This printed wiring terminates around the opening 2 formed approximately in the center. A support 4 for fixing probes is provided on the lower surface side of the wiring board 1 along the opening 2, and a large number of probes 5 (for example, about 100 to 200 probes) are mounted on the support surface.
are fixedly supported in multiple layers by a fixing layer, which will be described later, below the radial cone shape. At least the support surface of this support 4 is configured to have electrical insulation,
The fixing layer is also made of an insulating adhesive that is work-hardened. The bonded ends of these probes 2 are aligned with the electrodes (bonding pads) of the semiconductor chip to be measured and are arranged at high density as described above.

この実施例では、上記高密度のプローブの接触
端と測定すべき半導体チツプの電極との針合わせ
を実現するため、上記配線基板1に開口3a,3
bが形成される。そして、同図に破線で示すよう
な位置に次のような位置合わせマスクが取り付け
られる。
In this embodiment, in order to achieve needle alignment between the contact ends of the high-density probes and the electrodes of the semiconductor chip to be measured, openings 3a and 3 are provided in the wiring board 1.
b is formed. Then, the following alignment mask is attached to the position shown by the broken line in the figure.

第2図には、その位置合わせマスクの一実施例
の平面図が示されている。
FIG. 2 shows a plan view of one embodiment of the alignment mask.

この位置合わせマスク6は、特に制限されない
が、薄いアムミニウム板で形成され、その表面に
は、周知のアルマイト処理によつて酸化アルミニ
ユウム膜が形成されており、実質的に電気絶縁性
を持つものとされる。
This alignment mask 6 is formed of a thin aluminum plate, although not particularly limited, and has an aluminum oxide film formed on its surface by well-known alumite treatment, so that it has substantially electrical insulation properties. be done.

そして、特に制限されないが、同図に配線で示
した上記第1図の開口3a,3b及び2に対応す
る位置に、次のような位置合わせ用のマークとし
ての小孔群7a,7b及び配線基板1への取り付
け時の位置合わせ手段としての小孔群7cが形成
される。これらの小孔群は、ぞれぞれ上記測定す
べき半導体チツプの電極のパターン(プローブの
接触端のパターン)と同一のパターンを持つもの
とされる。特に制限されないが、これらの小孔群
は、公知の写真技術あるいはレーザー光線を用い
たレーザー加工技術等によつて、高密度に形成さ
れる。上記小孔群7a,7bにおける小孔の大き
さは、上記電極の観察を行なうため、上記電極の
大きさ(通常100μm×100μm)と同じか少し大
きく形成される。また、小孔群7cにおける小孔
の大きさは、プローブの接触端を貫通させるため
にその接触端の径より大きく形成される。
Although not particularly limited, the following small hole groups 7a, 7b as positioning marks and wiring are placed at positions corresponding to the openings 3a, 3b and 2 shown in FIG. A group of small holes 7c is formed as a positioning means during attachment to the substrate 1. Each of these small hole groups has the same pattern as the electrode pattern (the contact end pattern of the probe) of the semiconductor chip to be measured. Although not particularly limited, these small hole groups are formed at high density by known photographic techniques or laser processing techniques using laser beams. The size of the small holes in the small hole groups 7a and 7b is the same as or slightly larger than the size of the electrode (usually 100 μm×100 μm) in order to observe the electrode. Further, the size of the small hole in the small hole group 7c is formed to be larger than the diameter of the contact end of the probe in order to allow the contact end of the probe to pass therethrough.

また、上記各小孔群7a,7b及び7cの対応
する小孔相互の位置関係は、特に制限されない
が、一直線上に配置されるとともに、その間隔が
半導体チツプ1個の大きさの整数(N)倍の間隔
L1,L2をもつて形成される。
Further, the positional relationship between the corresponding small holes in each of the small hole groups 7a, 7b, and 7c is not particularly limited, but they are arranged in a straight line, and the distance between them is an integer number (N) of the size of one semiconductor chip. ) are formed with twice the spacing L1, L2.

なお、上記各小孔群7a,7b及び7cを形成
しない中央乃至周辺部分には、比較的大きな開口
を設けて、後述する半導体チツプとの針合わせに
おける半導体チツプの大まかな位置を確認を容易
にすることが便利である。
In addition, relatively large openings are provided in the central and peripheral parts where the above-mentioned small hole groups 7a, 7b, and 7c are not formed, so that it is easy to confirm the rough position of the semiconductor chip during needle alignment with the semiconductor chip, which will be described later. It is convenient to do so.

第3図には、この発明に係る固定プローブ・ボ
ードの一実施例の断面図が示されている。
FIG. 3 shows a cross-sectional view of one embodiment of a fixed probe board according to the present invention.

同図において、配線基板1に形成されるプリン
ト配線は省略され、横方向が部分的に省略して描
かれている。すなわち、プローブ5は、支持体か
ら先端側のみが示され、プリント配線の接続端側
及び接続部分が省略されている。
In the figure, the printed wiring formed on the wiring board 1 is omitted, and the lateral direction is partially omitted. That is, only the tip side of the probe 5 from the support body is shown, and the connection end side of the printed wiring and the connection portion are omitted.

特に制限されないが、所定の位置合わせ治具を
用いて、プローブを上記放射錘状に配列するとと
もにその接触端の位置合わせを行い、この状態で
支持体4の支持表面に固着層4′によつて固定支
持させる。そして、この支持体4を上記配線基板
1の開口2に沿つた下面側に取り付けられる。そ
して、その接続端が対応するプリント配線の接続
端に半田等により接続される。なお、同図におい
て、プローブ5は代表的なものによつて簡略化し
て示されており、実際にはより多層高密度に配列
されている。
Although not particularly limited, the probes are arranged in the radial cone shape and their contact ends are aligned using a predetermined positioning jig, and in this state, the fixing layer 4' is attached to the support surface of the support 4. Securely support it. This support body 4 is attached to the lower surface side of the wiring board 1 along the opening 2. Then, the connection end is connected to the connection end of the corresponding printed wiring by soldering or the like. In addition, in the same figure, the probes 5 are shown in a simplified manner as a representative probe, and in reality, they are arranged in multiple layers with high density.

この後、上記配線基板1の下面に上記位置合わ
せマスク6をスペーサ8を介して取り付ける。こ
の場合、上記小孔群7cの各小孔に対応するプロ
ーブの接触端を貫通させように挿入させ、その尖
端が位置合わせマスク6の下面側に突出させるも
のである。この突出長さは、特に制限されない
が、200μm程度になるように構成される。
Thereafter, the alignment mask 6 is attached to the lower surface of the wiring board 1 via a spacer 8. In this case, the contact ends of the probes corresponding to the small holes of the small hole group 7c are inserted so as to pass through them, and the tips thereof are made to protrude to the lower surface side of the alignment mask 6. This protrusion length is not particularly limited, but is configured to be approximately 200 μm.

そして、適当な固着手段によつて、上記スペー
サ8を介して配線基板1と位置合わせマスクとが
固着される。
Then, the wiring board 1 and the alignment mask are fixed to each other via the spacer 8 using a suitable fixing means.

この実施例では、上記構成の位置合わせマスク
が取り付けられた固定プローブ・ポードをウエハ
プローバに装填される。このウエハプローバに
は、上記固定プローブ・ボードの下面側にステー
ジ機構に取り付けられたウエハチヤツクトツプ
と、その上面側に取り付けられた顕微鏡とが設け
られている。したがつて、上記ウエハチヤツクト
ツプに載置された測定すべき半導体ウエハの表面
を観察して針合わせを行う時、上記位置合わせマ
スク6の小孔(位置合わせマーク)を通して見る
ことができる。これにより、上記小孔と測定すべ
き半導体チツプの電極とが一致させるように上記
ステージ機構を操作することにより針合わせを行
うことができる。例えば、半導体ウエハ上におい
て一体的に形成されている1つの半導体チツプ9
aの電極群と小孔群7aとが一致し場合には、右
方向にN個分離れは半導体チツプ9の電極とプロ
ーブ5の接触端とが必然的に一致するものとな
る。あるいは、上記小孔7aに対応した半導体チ
ツプ9aに上記プローブ5の接触端を接触させる
時には、その半導体ウエハを半導体チツプN個分
左方向に移動させればよい。
In this embodiment, a wafer prober is loaded with a fixed probe port to which an alignment mask configured as described above is attached. This wafer prober is provided with a wafer chuck top attached to a stage mechanism on the lower side of the fixed probe board, and a microscope attached on the upper side. Therefore, when the surface of the semiconductor wafer to be measured placed on the wafer desktop is observed and aligned, it can be seen through the small holes (alignment marks) of the alignment mask 6. Thereby, needle alignment can be performed by operating the stage mechanism so that the small hole and the electrode of the semiconductor chip to be measured are aligned. For example, one semiconductor chip 9 integrally formed on a semiconductor wafer
When the electrode group a and the small hole group 7a match, the electrodes of the semiconductor chip 9 and the contact ends of the probes 5 will necessarily match at N intervals in the right direction. Alternatively, in order to bring the contact end of the probe 5 into contact with the semiconductor chip 9a corresponding to the small hole 7a, the semiconductor wafer may be moved to the left by N semiconductor chips.

このことは、小孔群7bを用いて上記同様に針
合わせを行う場合にも同様である。したがつて、
開口2を通して、プローブの接触端の観察が出来
なくとも、上記位置合わせマークとしての小孔を
用いることにより、間接的に針合わを行うことが
できる。
This also applies when needle alignment is performed using the small hole group 7b in the same manner as described above. Therefore,
Even if the contact end of the probe cannot be observed through the opening 2, needle alignment can be performed indirectly by using the small hole as the alignment mark.

この実施例では、位置合わせマスクの位置合わ
せマークは、上記写真技術またはレーザー加工技
術によつて、高精度に形成できる。また、プロー
ブの接触端を貫通させる小孔も形成しておくこと
によつて、上記位置合わせマスクを極めて簡単
に、かつ上記位置合わせマークと同じ高精度をも
つて配線基板1に取り付けることができる。
In this embodiment, the alignment marks on the alignment mask can be formed with high precision by the above-mentioned photographic technique or laser processing technique. Furthermore, by forming a small hole through which the contact end of the probe passes, the alignment mask can be attached to the wiring board 1 very easily and with the same high precision as the alignment mark. .

さらに、上記小孔群7cは、その半導体チツプ
の電極への繰り返し圧着におけるプローブの接触
端の位置ずれを防ぐという硬化も奏するから、そ
の耐久性を高めるたとがきる。
Furthermore, the small hole group 7c has a hardening effect that prevents the contact end of the probe from shifting when repeatedly pressed onto the electrode of the semiconductor chip, thereby increasing its durability.

この発明は、前記実施例に限定されない。 The invention is not limited to the above embodiments.

例えば、上記位置合わせマークとしての小孔
は、代表させた電極に対して設けるものであつて
もよい。また、上記位置合わせ用のマーク及び開
口は、配線基板1の一箇所にのみ設けるものであ
つてもよい。さらに、上記位置合わせマスクとし
て透明板で構成し、位置合わせマークを描くよう
にするものであつてもよい。
For example, the small hole serving as the alignment mark may be provided for each representative electrode. Furthermore, the alignment mark and opening may be provided only at one location on the wiring board 1. Furthermore, the above-mentioned alignment mask may be constructed of a transparent plate, on which alignment marks are drawn.

また、上記位置合わせマークとプローブとの位
置関係は、上記半導体チツプの大きさのN(整数)
個分に設定することが実際の測定動作において便
利であるが、上記ステージ機構は、数μmの精度
で位置制御が可能であるから、上記ステージ機構
の最小移動距離の整数倍の任意の距離に設定する
ものであつてもよい。
The positional relationship between the alignment mark and the probe is determined by the size N (integer) of the semiconductor chip.
Although it is convenient to set individual measurements in actual measurement operations, the stage mechanism described above can control the position with an accuracy of several μm, so it can be set at any distance that is an integral multiple of the minimum moving distance of the stage mechanism. It may be something that you set.

また、上記位置合わせマスクは、他の位置合わ
せ方法により、上記配線基板1へのプローブとの
位置合あせを行うことも可能であるから、上記プ
ローブの接触端を貫通させる小孔を省略するもの
であつてもよい。
Furthermore, since the alignment mask can be used to align the probe to the wiring board 1 using other alignment methods, the small hole through which the contact end of the probe passes is omitted. It may be.

さらに、上記配線基板1の上面から開口2を通
して半導体チツプの表面に延長びるエツジセンサ
ーを設け、半導体ウエハのエツジを検出する機能
を設けるものであつてもよい。
Furthermore, an edge sensor extending from the upper surface of the wiring board 1 through the opening 2 to the surface of the semiconductor chip may be provided to provide a function of detecting the edge of the semiconductor wafer.

また、固定プローブ・ボードは、公知のように
プローブホルダーを構成する配線基板にプローブ
を取り付け、プラグイン方式により配線基板に装
填するように構成のものであつてもよい。
Further, the fixed probe board may be configured such that the probe is attached to a wiring board constituting a probe holder and loaded onto the wiring board by a plug-in method, as is known in the art.

さらに、上記位置合わせマスクは、配線基板の
面と平行な面を構成するようにすることの他、許
容誤差範囲内で、上記配線基板の面に向かつたテ
ーパー状の面を構成するようにするものであつて
もよい。すなわち、上記プローブに対応した部分
に対して、周辺部におけるスペーサの厚みを少し
小さくするようにするものである。これにより、
測定時でのスペーサの下面が半導体ウエハ表面と
接触してしまう虞れを小さくできる。
Furthermore, in addition to forming a surface parallel to the surface of the wiring board, the alignment mask may form a tapered surface facing the surface of the wiring board within a tolerance range. It may be something that does. That is, the thickness of the spacer at the peripheral portion is made slightly smaller than the portion corresponding to the probe. This results in
It is possible to reduce the possibility that the lower surface of the spacer will come into contact with the surface of the semiconductor wafer during measurement.

この発明は、上記放射錘状に配列されたプロー
ブの他、例えば、本願出願人の先願「特願昭54−
40789(実願昭56−174247)」に係る固定プロー
ブ・ボードのように配線基板の面に関して垂直方
向に配列されることにより、この接触端の観察が
不能となるもの等にも利用することができるもの
である。
In addition to the above-mentioned probes arranged in a radial cone shape, the present invention also includes, for example,
40789 (Utility Application No. 174247)", it can also be used for fixed probe boards that are arranged perpendicularly to the surface of the wiring board, making it impossible to observe the contact ends. It is possible.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は、この発明の一実施例を示す半完成状
態の固定プローブ・ボードの下面(測定面)図、
第2図は、位置合わせマスクの一実施例を示す平
面図、第3図は、この発明の一実施例を示す概略
断面図である。 1……配線基板、2,3a,3b……開口、3
……プリント配線、4……支持体、5……プロー
ブ、6……位置合わせマスク、7a,7b,7c
……小孔、8……スペーサ、9,9a,9b……
半導体チツプ。
FIG. 1 is a bottom (measurement surface) view of a semi-finished stationary probe board showing an embodiment of the present invention;
FIG. 2 is a plan view showing one embodiment of the alignment mask, and FIG. 3 is a schematic cross-sectional view showing one embodiment of the present invention. 1... Wiring board, 2, 3a, 3b... Opening, 3
...Printed wiring, 4...Support, 5...Probe, 6...Positioning mask, 7a, 7b, 7c
...Small hole, 8...Spacer, 9, 9a, 9b...
semiconductor chip.

Claims (1)

【特許請求の範囲】 1 配線基板と、この配線基板の下面側の所定の
位置に接触端が測定すべき半導体チツプの電極に
位置合わせされて多層高密度に放射錘状に配置さ
れるとともに接触端が上面側から観測不能にされ
た細い線条からなる複数のプローブと、上記配線
基板におけるプローブの取り付け部分と異なり、
測定すべき半導体チツプの複数個分に対応した所
定の距離をもつて設けられた開口と、上記配線基
板の下面側にスペーサを介して固定的に取り付け
られ、上記開口に対応する位置において上記複数
のプローブのうち特定の1ないし複数又は全ての
接触端に対応させて複数個分の半導体チツプに対
応した間隔をもつて形成された位置合わせマーク
を持つ位置合わせマスクとを含むことを特徴とす
る固定プローブ・ボード。 2 上記位置合わせマスクは、その表面に電気絶
縁処理が施された薄い一体構造のアルミニユウム
板により構成され、上記複数のプローブのうち特
定の1ないし複数又は全ての接触端を貫通させる
小孔が設けられ、これと同様な小孔により位置合
わせマークが形成されることを特徴とする特許請
求の範囲第1項記載の固定プローブ・ボード。
[Scope of Claims] 1. A wiring board, and a contact end is aligned with the electrode of the semiconductor chip to be measured, and is arranged in a radial cone shape in a multilayered high-density manner at a predetermined position on the lower surface side of the wiring board, and is in contact with the wiring board. Unlike the plurality of probes made of thin wires whose ends are made unobservable from the top side, and the probe attachment part on the wiring board mentioned above,
Apertures are provided at predetermined distances corresponding to a plurality of semiconductor chips to be measured; and an alignment mask having alignment marks formed at intervals corresponding to a plurality of semiconductor chips in correspondence with a specific one, a plurality, or all of the contact ends of the probes. Fixed probe board. 2 The alignment mask is composed of a thin, monolithic aluminum plate whose surface is electrically insulated, and is provided with a small hole through which the contact end of one or more or all of the plurality of probes passes through. 2. The fixed probe board according to claim 1, wherein the alignment mark is formed by a small hole similar to the above.
JP20883182A 1982-11-29 1982-11-29 Fixed probe board Granted JPS5999264A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20883182A JPS5999264A (en) 1982-11-29 1982-11-29 Fixed probe board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20883182A JPS5999264A (en) 1982-11-29 1982-11-29 Fixed probe board

Publications (2)

Publication Number Publication Date
JPS5999264A JPS5999264A (en) 1984-06-07
JPH04228B2 true JPH04228B2 (en) 1992-01-06

Family

ID=16562826

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20883182A Granted JPS5999264A (en) 1982-11-29 1982-11-29 Fixed probe board

Country Status (1)

Country Link
JP (1) JPS5999264A (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0337571A (en) * 1989-07-03 1991-02-18 Nippon Denshi Zairyo Kk Probe card
JP2001099864A (en) * 1999-09-29 2001-04-13 Nec Corp Printed board inspecting jig and its manufacturing method

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56105647A (en) * 1980-01-25 1981-08-22 Yoshie Hasegawa Probeboard

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56105647A (en) * 1980-01-25 1981-08-22 Yoshie Hasegawa Probeboard

Also Published As

Publication number Publication date
JPS5999264A (en) 1984-06-07

Similar Documents

Publication Publication Date Title
US6419844B1 (en) Method for fabricating calibration target for calibrating semiconductor wafer test systems
US8468690B2 (en) Holding member for use in test and method for manufacturing same
KR20070085202A (en) Substrate with patterned conductive layer
JP2001056345A (en) Probing card and its manufacture
JPH02181946A (en) Probing sheet for wafer test
US6297653B1 (en) Interconnect and carrier with resistivity measuring contacts for testing semiconductor components
JP2001215256A (en) Chip testing device using printed circuit board
US6824395B2 (en) Semiconductor device-socket
JPH04228B2 (en)
JPS5811741B2 (en) probe board
JPH11154694A (en) Method of alignment for batch wafer measuring test and method for manufacturing probe card
JP3076831B2 (en) Device test equipment
JP3124983B2 (en) Electric circuit inspection equipment
KR101106607B1 (en) Test device for semiconductor device
JPH04294559A (en) Probe card
JP3446636B2 (en) Contact probe and probe device
JPS5912615Y2 (en) probe card
JPH03205842A (en) Probe card device
JPH03159146A (en) Probing card
JPH04364054A (en) Inspecting device
JP3132400B2 (en) Probe card for IC tester
JP2826400B2 (en) Inspection method for semiconductor device
JPH0833415B2 (en) Probe card
JPH01216282A (en) Method and device for inspecting circuit board
JPH05340965A (en) Probe card