JPH04225641A - Device and method for checking node of series control device - Google Patents

Device and method for checking node of series control device

Info

Publication number
JPH04225641A
JPH04225641A JP2407948A JP40794890A JPH04225641A JP H04225641 A JPH04225641 A JP H04225641A JP 2407948 A JP2407948 A JP 2407948A JP 40794890 A JP40794890 A JP 40794890A JP H04225641 A JPH04225641 A JP H04225641A
Authority
JP
Japan
Prior art keywords
data
node
signal
frame signal
main controller
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2407948A
Other languages
Japanese (ja)
Other versions
JP2603159B2 (en
Inventor
Masao Hagiwara
萩原 政雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Komatsu Ltd
Original Assignee
Komatsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Komatsu Ltd filed Critical Komatsu Ltd
Priority to JP2407948A priority Critical patent/JP2603159B2/en
Publication of JPH04225641A publication Critical patent/JPH04225641A/en
Application granted granted Critical
Publication of JP2603159B2 publication Critical patent/JP2603159B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Data Exchanges In Wide-Area Networks (AREA)
  • Small-Scale Networks (AREA)
  • Maintenance And Management Of Digital Transmission (AREA)
  • Selective Calling Equipment (AREA)

Abstract

PURPOSE:To easily and precisely check a node function in a series control device. CONSTITUTION:The communication error detection function, the erroneous output prevention function, and the data input/output function of the node 21 are checked on the basis of the transmitted contents of a data frame signal transmitted from a personal computer 3 to the node 21, received contents at the personal computer 3, and the contents of input/output data between the personal computer 3 and a dummy I/O box. Besides, a breaking of wire detection function is checked by stopping the transmission of a transmission signal from the personal computer 3 to the node 21, and monitoring the received contents of the personal computer 3.

Description

【発明の詳細な説明】[Detailed description of the invention]

【0001】0001

【産業上の利用分野】本発明は、プレス、工作機械、建
設機械、船舶、航空機等の各種機械の集中管理システム
および無人搬送装置、無人倉庫等の集中管理システムに
用いられる直列制御装置において、その直列接続される
前にノ−ド個々の機能を簡易な構成で容易にかつ完璧に
チェックすることができるノ−ドチェック装置及びその
方法に関する。
[Industrial Application Field] The present invention relates to a series control device used in a centralized control system for various machines such as presses, machine tools, construction machines, ships, and aircraft, as well as in a centralized control system for unmanned conveyance devices, unmanned warehouses, etc. The present invention relates to a node check device and a method thereof, which can easily and completely check the functions of individual nodes with a simple configuration before they are connected in series.

【0002】0002

【従来の技術】図13は複数のノ−ド(ノ−ドコントロ
−ラ)21、22、23を直列に接続するとともにこれ
ら各ノ−ドに、対象機械内の各部に配される1乃至複数
のセンサ31およびアクチュエ−タ32を接続し、これ
らノ−ドをメインコントロ−ラ10を介して信号線30
によりル−プ状に接続し、メインコントロ−ラ10から
の信号によって各ノ−ドを制御するようにした直列制御
装置の構成を概念的に示すものである。制御用コントロ
−ラ11は対象機械を統括的に制御するものである。な
お、こうした直列制御装置の具体的構成およびその作用
は、本出願人に係る種々の特許出願により公知であるの
で本願ではその詳細な説明は省略する。
2. Description of the Related Art FIG. 13 shows a plurality of nodes (node controllers) 21, 22, 23 connected in series. sensor 31 and actuator 32 are connected, and these nodes are connected to the signal line 30 via the main controller 10.
This conceptually shows the configuration of a series control device in which the nodes are connected in a loop and each node is controlled by a signal from the main controller 10. The control controller 11 controls the target machine in an integrated manner. Note that the specific configuration of such a series control device and its operation are well known from various patent applications filed by the present applicant, and therefore detailed explanation thereof will be omitted in this application.

【0003】このようなル−プ状の直列制御装置では、
図11に示すようにとデ−タ部(主としてアクチュエ−
タに付与する制御デ−タDO)とエラ−チェックコ−ド
CRCとを1フレ−ムとするデ−タフレ−ム信号S0(
以下、フレ−ム信号という)がメインコントロ−ラ10
から所定の周期を以て一方向に伝送されている。ところ
で、各ノ−ドは以下のような機能を有している。
[0003] In such a loop-shaped series control device,
As shown in Figure 11, the data section (mainly the actuator)
A data frame signal S0(
(hereinafter referred to as frame signal) is the main controller 10.
The signal is transmitted in one direction at a predetermined period. By the way, each node has the following functions.

【0004】1)通信エラ−の検出機能ノ−ドの手前で
通信エラ−が発生すると、ノ−ドではフレ−ム信号中の
エラ−チェックコ−ドCRCを検査することにより通信
エラ−が発生したことを検出する。このとき受信フレ−
ム信号にエラ−発生を示すエラ−コ−ドERRを付加し
て、送出する(図12参照)。これによりメインコント
ロ−ラ側では、受信されたフレ−ム信号に付加されたエ
ラ−コ−ドERRを検出することにより通信エラ−の発
生を知ることができる。
1) Communication error detection function When a communication error occurs before a node, the node detects the communication error by checking the error check code CRC in the frame signal. Detect what has happened. At this time, the received frame
An error code ERR indicating the occurrence of an error is added to the system signal and sent (see FIG. 12). As a result, the main controller side can detect the occurrence of a communication error by detecting the error code ERR added to the received frame signal.

【0005】2)誤出力防止機能 同様に通信異常時には制御デ−タDOの内容がエラ−と
なってしまう。そこでノ−ドではエラ−のある制御デ−
タDOを安全のためアクチュエ−タに出力しないように
している。すなわち、ノ−ドでは前回受信したフレ−ム
信号中に含まれる制御デ−タを保持しており、今回受信
したフレ−ム信号中の制御デ−タの内容が検査した結果
エラ−である場合には、保持された前回の正常な制御デ
−タをアクチュエ−タに付与する(エラ−なしの場合は
今回の正常な制御デ−タを付与する)ようにしている。
2) Erroneous output prevention function Similarly, when a communication abnormality occurs, the contents of control data DO become erroneous. Therefore, the node handles the control data with the error.
For safety, the data DO is not output to the actuator. In other words, the node retains the control data included in the previously received frame signal, and the content of the control data in the currently received frame signal has been inspected and found to be an error. In this case, the previous normal control data held is applied to the actuator (if there is no error, the current normal control data is applied).

【0006】3)デ−タの入出力機能 ノ−ドはフレ−ム信号を受信すると、フレ−ム信号中に
含まれた制御デ−タDOをアクチュエ−タに出力すると
もに、センサで検出された検出デ−タDIを入力して前
記フレ−ム信号に付加して送出する(図12参照)。
3) Data input/output function When the node receives the frame signal, it outputs the control data DO included in the frame signal to the actuator and also detects it with the sensor. The detected detection data DI is inputted, added to the frame signal, and sent out (see FIG. 12).

【0007】4)断線検出機能 ノ−ドはフレ−ム信号が所定の断線検出時間以上検出さ
れないと、断線位置を示す断線位置デ−タを含む断線信
号SB(図9参照)を出力する。メインコントロ−ラ側
では断線信号SBを受信することにより断線発生を知る
4) If a frame signal is not detected for a predetermined wire breakage detection time or longer, the wire breakage detection function node outputs a wire breakage signal SB (see FIG. 9) containing wire breakage position data indicating the wire breakage position. The main controller side learns of the occurrence of a wire breakage by receiving the wire breakage signal SB.

【0008】以上のような各機能は個々のノ−ドが製造
され、直列制御装置に組み入れる前のノ−ドの出荷段階
においてチェックされる必要がある。そこでこうした機
能チェックを行うためのチェック装置として図14に示
すようなものが考えられる。すなわち、同図に示すよう
に装置1´と個々のノ−ドコントロ−ラ(たとえば21
)と装置2´とを信号線33により直列接続する。そし
て、装置1´の信号生成回路部1´aから所定のソフト
ウェアに基づきフレ−ム信号を送出する。そして、装置
2´の波形観測監査回路部2´aでは所定のソフトウェ
アに基づきフレ−ム信号を受信して波形を観測、検査す
ることによりノ−ド21の機能をチェックする。
[0008] Each of the functions described above needs to be checked at the stage when each node is manufactured and shipped before being incorporated into a serial control device. Therefore, a check device shown in FIG. 14 can be considered as a check device for performing such a function check. That is, as shown in the figure, the device 1' and the individual node controllers (for example, 21
) and the device 2' are connected in series by a signal line 33. Then, a frame signal is sent out from the signal generation circuit section 1'a of the device 1' based on predetermined software. The waveform observation/inspection circuit section 2'a of the device 2' receives the frame signal based on predetermined software, and checks the function of the node 21 by observing and inspecting the waveform.

【0009】[0009]

【発明が解決しようとする課題】従来の図14に示すチ
ェック装置では装置をフレ−ム信号の送信側と受信側に
分離したため、2台の装置1´、2´を必要とする。こ
のため、フレ−ム信号の送信のための操作を行うため、
また受信フレ−ム信号の観測、検査を行うために2台の
装置1´、2´側にそれぞれオペレ−タを配置させなけ
ればならなかったり、また、離れた場所を移動したりす
る必要があるため装置の使いがってが悪く、操作が煩わ
しいという面がある。
In the conventional checking apparatus shown in FIG. 14, the apparatus is separated into a frame signal transmitting side and a frame signal receiving side, so two apparatuses 1' and 2' are required. Therefore, in order to perform operations for transmitting frame signals,
In addition, in order to observe and inspect the received frame signals, operators must be placed on the 1' and 2' sides of the two devices, or they must be moved to separate locations. Because of this, the device is difficult to use and the operation is cumbersome.

【0010】また、2台の装置1´、2´を分離したた
め、これら装置1´、2´では信号の同期が取れていな
い。このため、4)の断線検出機能をチェックすべく装
置1´でフレ−ム信号の送信をストップしたとしても「
装置1´が送信をストップした」という情報を装置2´
に対して正確なタイミングで伝えることができずに、断
線検出機能を精度よくチェックすることができないとい
う面がある。
Furthermore, since the two devices 1' and 2' are separated, signals are not synchronized in these devices 1' and 2'. Therefore, even if device 1' stops transmitting the frame signal to check the disconnection detection function in 4),
"Device 1' has stopped transmitting" information to device 2'
There is an aspect that it is not possible to accurately check the disconnection detection function because it is not possible to notify the user at an accurate timing.

【0011】また、センサ31の検出デ−タおよびアク
チュエ−タ32の制御デ−タの入出力があったとしても
、こうしたデ−タの入出力が行われたかは装置2´で受
信されたフレ−ム信号の観測結果に基づき判断するしか
なく、実際にセンサ31がノ−ド21に対して検出デ−
タを出力したということ、実際にアクチュエ−タ32が
制御デ−タをノ−ド21から入力したかということまで
完全にチェックすることができない。したがって、2)
の誤出力防止機能および3)のデ−タの入出力機能のチ
ェックを完璧になし得ないこととなっていた。
Furthermore, even if there is input/output of detection data of the sensor 31 and control data of the actuator 32, whether such data has been input/output is determined by the reception by the device 2'. There is no choice but to make a judgment based on the observation results of the frame signal, and the sensor 31 actually sends the detection data to the node 21.
It is not possible to completely check whether the control data has been output from the node 21 or whether the actuator 32 has actually inputted the control data from the node 21. Therefore, 2)
Therefore, it was not possible to completely check the erroneous output prevention function (2) and the data input/output function (3).

【0012】本発明はこうした実情に鑑みてなされたも
のであり、ノ−ドの機能チェックを煩わしい操作なく簡
易に行えるとともに、ノ−ドの機能を正確かつ完璧に行
うことができる装置及びその方法を提供することをその
目的としている。
The present invention has been made in view of the above circumstances, and provides an apparatus and a method thereof that can easily check the functions of a node without any troublesome operations, and can perform the functions of the node accurately and completely. Its purpose is to provide.

【0013】[0013]

【課題を解決するための手段】そこでこの発明の第1発
明では、複数のノ−ドとメインコントロ−ラとを信号線
を介して直列接続することにより、メインコントロ−ラ
から前記複数のノ−ドに与える所定のデ−タフレ−ム信
号を前記信号線を介して所定の周期で一方向伝送すると
ともに、前記複数のノ−ドはそれぞれ、受信された前記
デ−タフレ−ム信号のデ−タエラ−を検出しエラ−が発
生しているときに前記デ−タフレ−ム信号中のエラ−発
生を示すエラ−コ−ド部分を発生したエラ−に対応する
エラ−コ−ドにして送出するエラ−チェック機能を備え
るようにした直列制御装置において、前記デ−タエラ−
を発生させるデ−タを含むデ−タフレ−ム信号を送出す
る送出手段と、前記ノ−ドから送出されたデ−タフレ−
ム信号を受信して、該受信デ−タフレ−ム信号に含まれ
る前記エラ−コ−ドを検出するエラ−コ−ド検出手段と
、前記エラ−コ−ド検出手段によって、発生させたデ−
タエラ−に対応するエラ−コ−ドが検出されない場合に
前記ノ−ドが異常であることを示す信号を出力する手段
とを有する疑似メインコントロ−ラを具え、この疑似メ
インコントロ−ラを前記複数のノ−ドに個々に接続して
前記複数のノ−ド個々のエラ−チェック機能を検査する
ようにしている。
[Means for Solving the Problems] Accordingly, in a first aspect of the present invention, a plurality of nodes and a main controller are connected in series via signal lines, so that a plurality of nodes can be connected from the main controller to the main controller. - A predetermined data frame signal given to the node is unidirectionally transmitted via the signal line at a predetermined period, and each of the plurality of nodes transmits the data of the received data frame signal. When a data error is detected and an error has occurred, the error code portion indicating the occurrence of the error in the data frame signal is changed to an error code corresponding to the error that has occurred. In the serial control device equipped with an error check function for sending data,
a sending means for sending a data frame signal including data for generating a data frame; and a sending means for sending a data frame signal including data for generating
error code detection means for receiving a frame signal and detecting the error code included in the received data frame signal; and detecting the error code generated by the error code detection means. −
a pseudo main controller having means for outputting a signal indicating that the node is abnormal when an error code corresponding to the error is not detected; It connects to a plurality of nodes individually to check the error checking function of each of the plurality of nodes.

【0014】またこの発明の第2発明では、1乃至複数
のアクチュエ−タが接続された複数のノ−ドとメインコ
ントロ−ラとを信号線を介して直列接続することにより
、メインコントロ−ラから前記アクチュエ−タに与える
制御デ−タを含むデ−タフレ−ム信号を前記信号線を介
して所定の周期で一方向伝送するとともに、前記複数の
ノ−ドはそれぞれ、受信されたデ−タフレ−ム信号に含
まれる制御デ−タにエラ−が発生しているときは前記ア
クチュエ−タに対して制御デ−タを印加するバッファ回
路をこの今回の制御デ−タで更新しないデ−タ更新機能
を備えるようにした直列制御装置において、エラ−が発
生しない制御デ−タを含むデ−タフレ−ム信号とエラ−
を発生させる制御デ−タを含むデ−タフレ−ム信号とを
順次送出する送出手段と、この送出手段の出力を前記ノ
−ドに接続する第1の信号線と、前記ノ−ドのバッファ
回路の出力端子に接続された第2の信号線と、この第2
の信号線から前記バッファ回路の出力を受入する受信メ
モリと、前記受信メモリのデ−タ内容を判別することに
より前記デ−タ更新機能を検査する検査手段と  を有
する疑似メインコントロ−ラを具え、この疑似メインコ
ントロ−ラによって前記複数のノ−ド個々のデ−タ更新
機能を検査するようにしている。
Further, in the second aspect of the present invention, the main controller is connected in series with a plurality of nodes to which one or more actuators are connected via signal lines. A data frame signal including control data to be applied to the actuator from the plurality of nodes is unidirectionally transmitted via the signal line at a predetermined period, and each of the plurality of nodes transmits the received data. If an error occurs in the control data included in the data frame signal, the buffer circuit that applies control data to the actuator is not updated with the current control data. In a serial control device equipped with a data update function, a data frame signal containing error-free control data and an error-free
a first signal line connecting the output of the sending means to the node; and a buffer of the node. a second signal line connected to the output terminal of the circuit;
a pseudo main controller comprising: a receiving memory that receives the output of the buffer circuit from a signal line; and testing means that tests the data update function by determining data contents of the receiving memory. The data update function of each of the plurality of nodes is checked by this pseudo main controller.

【0015】また、この発明の第3発明では、1乃至複
数のセンサおよび1乃至複数のアクチュエ−タがそれぞ
れ接続された複数のノ−ドとメインコントロ−ラとを信
号線を介して直列接続することにより、メインコントロ
−ラから前記アクチュエ−タに与える制御デ−タを含む
デ−タフレ−ム信号を前記信号線を介して所定の周期で
一方向伝送するとともに、前記複数のノ−ドはそれぞれ
、受信されたデ−タフレ−ム信号に含まれた制御デ−タ
を前記アクチュエ−タに出力するともに、前記センサで
検出された検出デ−タを入力して該入力検出デ−タを前
記デ−タフレ−ム信号に付加して送出するデ−タ入出力
機能を備えるようにした直列制御装置において、前記ノ
−ドに前記センサおよびアクチュエ−タの替りとしての
疑似入出力装置を接続して、この疑似入出力装置が接続
されたノ−ド個々と前記メインコントロ−ラの替りとし
ての疑似メインコントロ−ラとを信号線を介して直列接
続するとともに、前記疑似メインコントロ−ラは、前記
検出デ−タを前記疑似入出力装置に送出するとともに、
前記制御デ−タを含むデ−タフレ−ム信号を前記信号線
を介して送出する送出手段と、前記送出手段によって送
出した前記検出デ−タおよび前記制御デ−タを記憶する
記憶手段とを具え、前記疑似入出力装置は、前記送出手
段により送出された検出デ−タを前記ノ−ドに出力する
とともに、前記ノ−ドから入力された制御デ−タを前記
疑似メインコントロ−ラに送出する手段を具え、前記疑
似メインコントロ−ラは、前記ノ−ドから送出されたデ
−タフレ−ム信号を受信して、該受信されたデ−タフレ
−ム信号に含まれる検出デ−タが前記記憶手段で記憶し
た検出デ−タと一致していない場合に前記ノ−ドが異常
であることを示す信号を出力するとともに、前記疑似入
出力装置から送出された制御デ−タが前記記憶手段で記
憶した制御デ−タと一致していない場合に前記ノ−ドが
異常であることを示す信号を出力する手段をさらに具え
、前記複数のノ−ド個々のデ−タ入出力機能を検査する
ようにしている。
Further, in the third aspect of the present invention, a plurality of nodes to which one or more sensors and one or more actuators are connected, respectively, and the main controller are connected in series via a signal line. By doing so, a data frame signal containing control data given to the actuator from the main controller is unidirectionally transmitted via the signal line at a predetermined period, and the data frame signal is transmitted between the plurality of nodes. Each outputs the control data included in the received data frame signal to the actuator, and inputs the detection data detected by the sensor and outputs the input detection data. In the serial control device equipped with a data input/output function for adding and transmitting a data frame signal to the data frame signal, a pseudo input/output device is provided at the node as a substitute for the sensor and actuator. Each node to which this pseudo input/output device is connected is connected in series via a signal line to a pseudo main controller as a substitute for the main controller, and the pseudo main controller is sends the detection data to the pseudo input/output device, and
A sending means for sending out a data frame signal including the control data via the signal line, and a storage means for storing the detection data and the control data sent by the sending means. The pseudo input/output device outputs the detection data sent by the sending means to the node, and also outputs the control data input from the node to the pseudo main controller. The pseudo main controller receives the data frame signal transmitted from the node and transmits detected data included in the received data frame signal. If the data does not match the detection data stored in the storage means, a signal indicating that the node is abnormal is output, and the control data sent from the pseudo input/output device is Further comprising means for outputting a signal indicating that the node is abnormal when the control data does not match the control data stored in the storage means, and the data input/output function of each of the plurality of nodes is controlled. I am trying to inspect it.

【0016】また、この発明の第4発明では、複数のノ
−ドとメインコントロ−ラとを信号線を介して直列接続
することにより、メインコントロ−ラから前記複数のノ
−ドに与える所定のデ−タフレ−ム信号を前記信号線を
介して所定の周期で一方向伝送するとともに、前記複数
のノ−ドはそれぞれ、前記デ−タフレ−ム信号が予め設
定された断線検出時間以上検出されない場合に予め設定
された断線位置デ−タを含む、断線発生を示す断線信号
を送出する断線検出機能を備えるようにした直列制御装
置において、前記デ−タフレ−ム信号の伝送を停止する
伝送停止手段と、前記伝送停止手段による伝送停止から
前記断線信号が受信されるまでの時間を計時するタイマ
手段と、前記タイマ手段のカウント値と前記予設定され
た断線検出時間との比較に基づき前記ノ−ドの異常を検
出するとともに、受信された断線信号に含まれる断線位
置デ−タを判定することにより前記ノ−ドの異常を検出
する検出手段とを有する疑似メインコントロ−ラを具え
、この疑似メインコントロ−ラを前記複数のノ−ド個々
に接続して前記複数のノ−ド個々の断線検出機能を検査
するようにしている。
Further, in the fourth aspect of the present invention, by connecting the plurality of nodes and the main controller in series via the signal line, the predetermined signals given from the main controller to the plurality of nodes are connected in series. The data frame signal is unidirectionally transmitted via the signal line at a predetermined period, and each of the plurality of nodes detects the data frame signal for a preset disconnection detection time or longer. In a series control device that is equipped with a disconnection detection function that sends out a disconnection signal indicating the occurrence of a disconnection, including preset disconnection position data when the data frame signal is not detected, the transmission stops the transmission of the data frame signal. a stop means; a timer means for measuring the time from when the transmission is stopped by the transmission stop means until the wire breakage signal is received; A pseudo main controller having detection means for detecting an abnormality in a node and detecting an abnormality in the node by determining disconnection position data included in a received disconnection signal, This pseudo main controller is connected to each of the plurality of nodes to test the disconnection detection function of each of the plurality of nodes.

【0017】[0017]

【作用】すなわち、第1発明の構成によれば、疑似メイ
ンコントロ−ラからノ−ドにエラ−発生状態であること
を示すデ−タフレ−ム信号が送出される。ここでノ−ド
が正常であれば、受信されたデ−タフレ−ム信号のデ−
タエラ−を検出してデ−タフレ−ム信号にエラ−発生を
示すエラ−コ−ドを付加して疑似メインコントロ−ラに
送出することになる。疑似メインコントロ−ラはノ−ド
から送出されたデ−タフレ−ム信号を受信して、該受信
デ−タフレ−ム信号に含まれるエラ−コ−ドを検出する
。ここでノ−ドが正常であればエラ−コ−ドが検出され
るが、エラ−コ−ドが検出されない場合にノ−ドが異常
であることを示す信号を出力する。こうしてノ−ドのエ
ラ−コ−ド付加機能のチェック、つまり1)の通信エラ
−検出機能のチェックが行われる。
According to the configuration of the first aspect of the invention, a data frame signal indicating that an error has occurred is sent from the pseudo main controller to the node. If the node is normal, the data of the received data frame signal
When a data frame error is detected, an error code indicating the occurrence of an error is added to the data frame signal and the signal is sent to the pseudo main controller. The pseudo main controller receives a data frame signal sent from a node and detects an error code contained in the received data frame signal. Here, if the node is normal, an error code is detected, but if no error code is detected, a signal indicating that the node is abnormal is output. In this way, the error code addition function of the node is checked, that is, the communication error detection function (1) is checked.

【0018】また、第2発明の構成によれば、疑似メイ
ンコントロ−ラからノ−ドにエラ−のない制御デ−タを
含むデ−タフレ−ム信号とエラ−のある制御デ−タを含
むデ−タフレ−ム信号とが連続して送出される。ここで
ノ−ドが正常であれば、2回目のデ−タフレ−ム信号が
受信された際に今回のデ−タフレ−ム信号に含まれる制
御デ−タがエラ−であることを検出して前回入力された
デ−タフレ−ム信号に含まれた制御デ−タを疑似アクチ
ュエ−タに出力する。この結果、疑似アクチュエ−タに
連続して入力された制御デ−タは一致する。疑似アクチ
ュエ−タは入力された制御デ−タを疑似メインコントロ
−ラに送出する。疑似メインコントロ−ラは、疑似アク
チュエ−タから送出された制御デ−タを受信して、該受
信された両制御デ−タの内容が一致していない場合にノ
−ドが異常であることを示す信号を出力する。こうして
制御デ−タにエラ−が発生したときは制御デ−タを更新
しないという機能、つまり2)の誤出力防止機能のチェ
ックが行われる。
Further, according to the configuration of the second invention, the data frame signal containing error-free control data and the error-containing control data are sent from the pseudo main controller to the node. The data frame signals containing the data frame signals are continuously transmitted. If the node is normal, when the second data frame signal is received, it will detect that the control data included in the current data frame signal is an error. Then, the control data included in the previously input data frame signal is output to the pseudo actuator. As a result, the control data successively input to the pseudo actuator match. The pseudo actuator sends input control data to the pseudo main controller. The pseudo main controller receives the control data sent from the pseudo actuator, and determines that the node is abnormal if the contents of both received control data do not match. Outputs a signal indicating. In this way, the function of not updating the control data when an error occurs in the control data, that is, the erroneous output prevention function of 2) is checked.

【0019】また、第3発明の構成によれば、疑似メイ
ンコントロ−ラからノ−ドに制御デ−タを含むデ−タフ
レ−ム信号が送出される。一方、疑似メインコントロ−
ラから疑似入出力装置に対しても検出デ−タが送出され
る。これら送出される制御デ−タおよび検出デ−タは記
憶される。ここでノ−ドが正常であれば、疑似入出力装
置から検出デ−タを入力してこれをデ−タフレ−ム信号
に付加するとともに、デ−タフレ−ム信号中の制御デ−
タを疑似入出力装置に出力した後デ−タフレ−ム信号を
疑似メインコントロ−ラに送出する。疑似入出力装置は
入力された制御デ−タを疑似メインコントロ−ラに送出
する。疑似メインコントロ−ラは受信したデ−タフレ−
ム中の検出デ−タが記憶した検出デ−タと一致していな
いとノ−ドが異常であることを示す信号を出力する。ま
た、疑似入出力装置から送出された制御デ−タが記憶し
た制御デ−タと一致していないとノ−ドが異常であるこ
とを示す信号を出力する。こうして、実際に疑似入出力
装置からノ−ドに検出デ−タが入力されたか否か、およ
び実際にノ−ドから疑似入出力装置に制御デ−タが出力
されたか否かを監視することにより3)のデ−タ入出力
機能のチェックが行われる。
According to the configuration of the third aspect of the invention, a data frame signal containing control data is sent from the pseudo main controller to the nodes. On the other hand, the pseudo main control
Detection data is also sent from the controller to the pseudo input/output device. These transmitted control data and detection data are stored. If the node is normal, the detected data is input from the pseudo input/output device and added to the data frame signal, and the control data in the data frame signal is
After outputting the data to the pseudo input/output device, the data frame signal is sent to the pseudo main controller. The pseudo input/output device sends input control data to the pseudo main controller. The pseudo main controller receives the received data frame.
If the detected data in the system does not match the stored detected data, a signal is output indicating that the node is abnormal. Further, if the control data sent from the pseudo input/output device does not match the stored control data, a signal indicating that the node is abnormal is output. In this way, it is possible to monitor whether detection data is actually input to the node from the pseudo I/O device and whether control data is actually output from the node to the pseudo I/O device. 3) The data input/output function is checked.

【0020】また、第4発明の構成によれば、疑似メイ
ンコントロ−ラは、デ−タフレ−ム信号の所定周期の伝
送を停止する。これにより、ノ−ドが正常であれば、デ
−タフレ−ム信号が予め設定された断線検出時間以上検
出されない場合に予め設定された断線位置デ−タを含む
、断線発生を示す断線信号を送出する。疑似メインコン
トロ−ラではデ−タフレ−ム信号の伝送停止時にタイマ
がスタ−トされており、ノ−ドから送出された断線信号
が受信された時点までの時間をカウントする。ここで、
ノ−ドが正常であれば、このカウント値と予設定された
断線検出時間とは一致するはずである。そこで、カウン
ト値が予設定された断線検出時間と一致していないとノ
−ドが異常であることを示す信号を出力する。一方、ノ
−ドが正常であれば、疑似メインコントロ−ラで受信し
た断線信号中の断線位置デ−タと予設定された断線位置
デ−タとは一致しているはずである。そこで、受信した
断線信号中の断線位置デ−タが予設定された断線位置デ
−タと一致していない場合にノ−ドが異常であることを
示す信号を出力する。こうして4)の断線検出機能のチ
ェックが行われる。
According to the fourth aspect of the invention, the pseudo main controller stops transmitting the data frame signal at a predetermined period. As a result, if the node is normal, if the data frame signal is not detected for a preset disconnection detection time, it will generate a disconnection signal indicating the occurrence of a disconnection, including the preset disconnection position data. Send. In the pseudo main controller, a timer is started when transmission of the data frame signal is stopped, and counts the time until the disconnection signal sent from the node is received. here,
If the node is normal, this count value should match the preset disconnection detection time. Therefore, if the count value does not match the preset disconnection detection time, a signal indicating that the node is abnormal is output. On the other hand, if the node is normal, the wire breakage position data in the wire breakage signal received by the pseudo main controller should match the preset wire breakage position data. Therefore, if the wire breakage position data in the received wire breakage signal does not match the preset wire breakage position data, a signal indicating that the node is abnormal is output. In this way, the disconnection detection function 4) is checked.

【0021】[0021]

【実施例】以下、図面を参照して本発明に係る直列制御
装置のノ−ドチェック装置の実施例について説明する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, embodiments of a node check device for a serial control device according to the present invention will be described with reference to the drawings.

【0022】図1は実施例のノ−ドチェック装置の外観
を示したものである。なお、実施例ではチェック対象で
あるノ−ドとして図13に示すノ−ド21を想定してい
る。同図に示すようにノ−ド21が製造され、図13の
直列制御装置に組み入れられる前の出荷段階においてノ
−ド21のI/O端子26、27には信号線36を介し
て後述するダミ−I/Oボックス2が接続される。また
、ノ−ド21のフレ−ム信号用端子24、25には光フ
ァイバまたは電線で構成される通信線34のそれぞれ一
端が接続され、通信線34のそれぞれの他端は汎用のパ
−ソナルコンピュ−タ本体(以下、単にパソコンという
)3に挿入された拡張制御ボ−ドである後述するチェッ
クボ−ド1に接続される。すなわち、ノ−ド21とチェ
ックボ−ド1とは通信線34を介して閉ル−プ状に直列
に接続されている。さらにチェックボ−ド1とダミ−I
/Oボックス2とは信号線35により接続されている。
FIG. 1 shows the external appearance of a node check device according to an embodiment. In this embodiment, the node 21 shown in FIG. 13 is assumed as the node to be checked. As shown in the figure, the node 21 is manufactured and is connected to I/O terminals 26 and 27 of the node 21 via signal lines 36 at the shipping stage before being incorporated into the serial control device of FIG. Dummy I/O box 2 is connected. Further, one end of a communication line 34 made of an optical fiber or an electric wire is connected to the frame signal terminals 24 and 25 of the node 21, and the other end of each communication line 34 is connected to a general-purpose personal It is connected to a check board 1, which will be described later, which is an expansion control board inserted into a computer main body (hereinafter simply referred to as a personal computer) 3. That is, the node 21 and the check board 1 are connected in series in a closed loop via the communication line 34. Furthermore, check board 1 and dummy I
It is connected to the /O box 2 by a signal line 35.

【0023】パソコン3にはCRT表示装置4が接続さ
れていて、この表示装置4の表示画面4a上に後述する
表示を行う。パソコン3およびこれに挿入されるチェッ
クボ−ド1は図13におけるメインコントロ−ラ10の
機能を有しており、ハ−ドディスクに入れられたチェッ
ク処理用ソフトに応じて動作する。すなわち、通信線3
4を介して図11に示すようなプロトコルのフレ−ム信
号S0を生成してノ−ド21の端子24に向けて一方向
にシルアル伝送する。そして、ノ−ド21ではこのフレ
−ム信号S0を受信して図12に示すようなプロトコル
のフレ−ム信号S1を端子25から通信線34を介して
チェックボ−ド1に送出する。ダミ−I/Oボックス2
は図13におけるセンサ31およびアクチュエ−タ32
の機能を有しており、チェックボ−ド1から信号線35
を介して入力される指令に応じてノ−ド21との間でセ
ンサ31の検出デ−タおよびアクチュエ−タ32の制御
デ−タの入出力を行う。すなわち、ノ−ド21の端子2
7から信号線36を介して出力された制御デ−タDOを
入力するとともに、入力された制御デ−タDOを信号線
35を介してチェックボ−ド1に送出する。一方、チェ
ックボ−ド1からフレ−ム信号S0に付加すべき検出デ
−タDIがダミ−I/Oボックス2に送出されるとダミ
−I/Oボックス2は信号線36を介してノ−ド21の
端子26に検出デ−タDIを送出して、フレ−ム信号S
0に検出デ−タDIを付加する。
A CRT display device 4 is connected to the personal computer 3, and a display described below is performed on a display screen 4a of the display device 4. The personal computer 3 and the check board 1 inserted therein have the functions of the main controller 10 in FIG. 13, and operate according to check processing software stored in the hard disk. That is, communication line 3
4, a frame signal S0 of the protocol shown in FIG. 11 is generated and serially transmitted in one direction toward the terminal 24 of the node 21. The node 21 receives this frame signal S0 and sends a frame signal S1 of the protocol shown in FIG. 12 from the terminal 25 to the check board 1 via the communication line 34. Dummy I/O box 2
are the sensor 31 and actuator 32 in FIG.
It has the function of signal line 35 from check board 1.
Input/output of detection data of the sensor 31 and control data of the actuator 32 is performed between the node 21 and the node 21 according to commands inputted via the node 21. That is, terminal 2 of node 21
The control data DO outputted from the check board 7 via the signal line 36 is input, and the input control data DO is sent to the check board 1 via the signal line 35. On the other hand, when the detection data DI to be added to the frame signal S0 is sent from the check board 1 to the dummy I/O box 2, the dummy I/O box 2 sends the detection data DI to the dummy I/O box 2 via the signal line 36. - The detection data DI is sent to the terminal 26 of the board 21, and the frame signal S
Add detection data DI to 0.

【0024】図2はチェックボ−ド1の構成を示し、図
3はダミ−I/Oボックス2の構成を示したものである
FIG. 2 shows the structure of the check board 1, and FIG. 3 shows the structure of the dummy I/O box 2.

【0025】図2に示すようにパソコン3のアドレスバ
スはチップセレクト回路40を介して送信メモリ41、
42、受信メモリ43、44、エラ−バッファ45、断
線バッファ46、タイミング回路53に接続されるとと
もに、信号線35を介してダミ−I/Oボックス2のダ
ミ−出力信号回路59、ダミ−入力信号回路60に接続
されている(図3参照)。パソコン3ではチェック処理
用ソフトに応じた命令がアドレスバス、チップセレクト
回路40に送出され、選択的に送信メモリ41、42、
受信メモリ43、44、エラ−バッファ45、断線バッ
ファ46、ダミ−出力信号回路59、ダミ−入力信号回
路60に読みだし書き込み命令を、タイミング回路53
に制御命令を出力する。パソコン3のデ−タバスは送信
メモリ41、42、受信メモリ43、44、エラ−バッ
ファ45、断線バッファ46、断線検出時間測定用カウ
ンタ58に接続されるとともに、信号線35を介してダ
ミ−I/Oボックス2のダミ−出力信号回路59、ダミ
−入力信号回路60に接続されている。パソコン3では
チップセレクト回路40の選択に応じて送信メモリ41
、42、受信メモリ43、44、エラ−バッファ45、
断線バッファ46、断線検出時間測定用カウンタ58、
ダミ−出力信号回路59、ダミ−入力信号回路60にお
けるデ−タの入出力を行う。タイミング回路53は制御
命令に応じて切換回路51、52に切換信号を出力する
とともに、断線検出時間測定用カウンタ58にカウント
値をリセットするリセットするためのリセット信号Rを
出力する。切換回路51に入力される切換信号の内容に
応じてP/S変換回路47、48を選択する。すなわち
、P/S変換回路47が選択されたときは送信メモリ4
1に格納されたデ−タがP/S変換回路47でパラレル
/シルアル変換されて切換回路51を介して送信回路5
4を経て通信線34を介してノ−ド21の端子24にフ
レ−ム信号S0としてシリアル伝送される。同様にP/
S変換回路48が選択されたときは送信メモリ42に格
納されたデ−タが通信線34からノ−ド21の端子24
にシリアル伝送される。受信回路55ではノ−ド21の
端子25から送出されたフレ−ム信号S1が通信線34
を介して受信される。切換回路52も切換回路51と同
様に入力された切換信号の内容に応じてS/P変換回路
49、50を選択するものであり、選択結果に応じて受
信回路55で受信されたフレ−ム信号S1をS/P変換
回路49、50のいずれかに加える。S/P変換回路4
9、50ではフレ−ム信号S1をシリアル/パラレル変
換してそれぞれ受信メモリ43、44に格納する。
As shown in FIG. 2, the address bus of the personal computer 3 passes through a chip select circuit 40 to a transmission memory 41,
42, connected to the receiving memories 43, 44, error buffer 45, disconnection buffer 46, timing circuit 53, and connected to the dummy output signal circuit 59 and dummy input of the dummy I/O box 2 via the signal line 35. It is connected to the signal circuit 60 (see FIG. 3). In the personal computer 3, commands according to the check processing software are sent to the address bus and the chip select circuit 40, and are selectively sent to the transmission memories 41, 42,
The timing circuit 53 sends read and write commands to the reception memories 43 and 44, the error buffer 45, the disconnection buffer 46, the dummy output signal circuit 59, and the dummy input signal circuit 60.
Outputs control instructions to. The data bus of the personal computer 3 is connected to transmitting memories 41 and 42, receiving memories 43 and 44, an error buffer 45, a disconnection buffer 46, and a disconnection detection time measurement counter 58, and is also connected to a dummy I via a signal line 35. It is connected to a dummy output signal circuit 59 and a dummy input signal circuit 60 of the /O box 2. In the personal computer 3, the transmission memory 41 is selected according to the selection of the chip select circuit 40.
, 42, reception memories 43, 44, error buffer 45,
Disconnection buffer 46, disconnection detection time measurement counter 58,
Data input/output is performed in the dummy output signal circuit 59 and the dummy input signal circuit 60. The timing circuit 53 outputs a switching signal to the switching circuits 51 and 52 according to the control command, and also outputs a reset signal R for resetting the count value to the disconnection detection time measuring counter 58. The P/S conversion circuits 47 and 48 are selected depending on the content of the switching signal input to the switching circuit 51. That is, when the P/S conversion circuit 47 is selected, the transmission memory 4
1 is subjected to parallel/serial conversion in the P/S conversion circuit 47 and sent to the transmission circuit 5 via the switching circuit 51.
4 and is serially transmitted to the terminal 24 of the node 21 via the communication line 34 as a frame signal S0. Similarly P/
When the S conversion circuit 48 is selected, the data stored in the transmission memory 42 is transferred from the communication line 34 to the terminal 24 of the node 21.
is serially transmitted. In the receiving circuit 55, the frame signal S1 sent from the terminal 25 of the node 21 is transmitted to the communication line 34.
is received via. Similar to the switching circuit 51, the switching circuit 52 also selects the S/P conversion circuits 49 and 50 according to the contents of the input switching signal, and selects the frame received by the receiving circuit 55 according to the selection result. The signal S1 is applied to either the S/P conversion circuit 49 or 50. S/P conversion circuit 4
At 9 and 50, the frame signal S1 is serial/parallel converted and stored in reception memories 43 and 44, respectively.

【0026】エラ−コ−ド検出回路56では受信回路5
5で受信されたフレ−ム信号S1を入力して、該フレ−
ム信号S1中に含まれるエラ−コ−ドERRを検出する
。該エラ−コ−ドERRがエラ−コ−ド検出回路56に
入力されている間、エラ−コ−ド検出回路56はエラ−
コ−ド検出信号をエラ−バッファ45に加え、このエラ
−コ−ド検出信号が加えられている間に、エラ−バッフ
ァ45はエラ−コ−ドERRを記憶、格納する。断線コ
−ド検出回路57では受信回路55で受信された断線信
号SBを入力して、該断線信号S´1中に含まれる断線
コ−ドを検出する。断線コ−ドが検出され、これに続く
断線位置デ−タが断線コ−ド検出回路57に入力されて
いる間、断線コ−ド検出回路56は断線位置デ−タ検出
信号を断線バッファ46に加え、この断線位置デ−タ検
出信号が加えられている間に、断線バッファ46は断線
位置デ−タを記憶、格納する。タイミング回路53から
リセット信号Rが断線検出時間カウンタ58に加えられ
るとカウント値がリセットされる。以後、断線検出時間
カウンタ58はカウントアップする。そして断線コ−ド
検出回路57で断線コ−ドが検出された時点で断線コ−
ド検出回路57からカウントを終了させるためのカウン
ト終了信号Eが断線検出時間カウンタ58に出力され、
これに応じてカウンタ58はカウントアップを終了する
。以後、上記断線位置デ−タ検出信号が入力されている
間、カウンタ58のカウント値が保持される。
In the error code detection circuit 56, the reception circuit 5
The frame signal S1 received at step 5 is input, and the frame signal S1 received at
The error code ERR contained in the system signal S1 is detected. While the error code ERR is input to the error code detection circuit 56, the error code detection circuit 56 detects an error.
The code detection signal is applied to the error buffer 45, and while the error code detection signal is being applied, the error buffer 45 stores the error code ERR. The disconnection code detection circuit 57 receives the disconnection signal SB received by the receiving circuit 55 and detects the disconnection code included in the disconnection signal S'1. While a disconnection code is detected and subsequent disconnection position data is input to the disconnection code detection circuit 57, the disconnection code detection circuit 56 transfers the disconnection position data detection signal to the disconnection buffer 46. In addition to this, while this wire breakage position data detection signal is being applied, the wire breakage buffer 46 stores the wire breakage position data. When a reset signal R is applied from the timing circuit 53 to the disconnection detection time counter 58, the count value is reset. Thereafter, the disconnection detection time counter 58 counts up. When the disconnection code detection circuit 57 detects the disconnection code, the disconnection code is detected.
A count end signal E for ending counting is output from the code detection circuit 57 to the disconnection detection time counter 58.
In response to this, the counter 58 finishes counting up. Thereafter, while the wire breakage position data detection signal is being input, the count value of the counter 58 is held.

【0027】一方、図3に示すようにダミ−I/Oボッ
クス2のダミ−出力信号回路59にパソコン3のデ−タ
バスから信号線35を介してロジック電圧5Vの検出デ
−タDIに加えられると、該検出デ−タDIは信号レベ
ル変換回路61によりセンサの検出電圧レベルであるA
C100VまたはDC24Vの電圧にレベル変換され、
信号線36を介してノ−ド21の端子26に加えられる
。ノ−ド21では端子26に加えられた検出デ−タDI
を再度ロジック電圧5Vにレベル変換して入力する。 またノ−ド21の端子27からアクチュエ−タの駆動電
圧レベルであるAC100VまたはDC24Vの電圧の
制御デ−タDOが信号線36を介して信号レベル変換回
路62に加えられる。信号レベル変換回路62では制御
デ−タDOをロジック電圧5Vにレベル変換してダミ−
入力信号回路60に加える。ダミ−入力信号回路60は
信号線35、デ−タバスを介してパソコン3に制御デ−
タDOを出力する。
On the other hand, as shown in FIG. 3, the dummy output signal circuit 59 of the dummy I/O box 2 receives the logic voltage 5V detection data DI from the data bus of the personal computer 3 via the signal line 35. When the detection data DI is detected by the signal level conversion circuit 61, it is converted to the detection voltage level A of the sensor.
The level is converted to a voltage of C100V or DC24V,
It is applied to terminal 26 of node 21 via signal line 36. At the node 21, the detection data DI applied to the terminal 26
The level is again converted to a logic voltage of 5V and input. Further, control data DO having a voltage of 100 VAC or 24 VDC, which is the drive voltage level of the actuator, is applied from the terminal 27 of the node 21 to the signal level conversion circuit 62 via the signal line 36. The signal level conversion circuit 62 converts the control data DO into a logic voltage of 5V and converts it into a dummy signal.
It is added to the input signal circuit 60. The dummy input signal circuit 60 transmits control data to the personal computer 3 via the signal line 35 and the data bus.
Output data DO.

【0028】ノ−ド21としては、正常であれば以下の
ように動作する。なお、ノ−ド21の具体的回路構成は
本願発明の特徴とする部分ではないので、その図示およ
び詳細な説明は省略する。
If the node 21 is normal, it operates as follows. Incidentally, since the specific circuit configuration of the node 21 is not a feature of the present invention, its illustration and detailed explanation will be omitted.

【0029】いま、図13の直列制御装置においてメイ
ンコントロ−ラ10とノ−ド21のみが閉ル−プ状に接
続された構成を考える。メインコントロ−ラ10からま
ず図11に示すようなプロトコルのフレ−ム信号S0が
所定のサンプリング周期Tで伝送される。このフレ−ム
信号S0は、センサ31で検出される検出デ−タDIの
先頭を示す第1のスタ−トコ−ドSTIと、アクチュエ
−タ32に与える制御デ−タDOの先頭を示す第2のス
タ−トコ−ドSTOと、これらデ−タ列の末尾を示すス
トップコ−ドSPと、CRCチェックによるデ−タ誤り
チェックを行うためのCRCコ−ドとからなる。ノ−ド
21では上記フレ−ム信号S0が受信される。
Now, consider a configuration in which only the main controller 10 and the node 21 are connected in a closed loop in the series control device shown in FIG. First, a frame signal S0 of a protocol as shown in FIG. 11 is transmitted from the main controller 10 at a predetermined sampling period T. This frame signal S0 includes a first start code STI indicating the beginning of the detection data DI detected by the sensor 31, and a first start code STI indicating the beginning of the control data DO given to the actuator 32. 2 start code STO, a stop code SP indicating the end of these data strings, and a CRC code for checking data errors by CRC check. The node 21 receives the frame signal S0.

【0030】3)デ−タの入出力機能 ノ−ド21においてはまずフレ−ム信号S0の第1のス
タ−トコ−ドSTIが検出された時点で、ノ−ド21に
接続されたセンサ31からの検出デ−タDIが入力され
る。そしてこの第1のスタ−トコ−ドSTIに続いて検
出デ−タDIが付加されたフレ−ム信号S1が信号線3
0を介してメインコントロ−ラ10に出力される(図1
2参照)。
3) In the data input/output function node 21, when the first start code STI of the frame signal S0 is detected, the sensor connected to the node 21 Detection data DI from 31 is input. Then, a frame signal S1 to which detection data DI is added following the first start code STI is transmitted to the signal line 3.
0 to the main controller 10 (Fig. 1
(see 2).

【0031】2)誤出力防止機能、3)デ−タの入出力
機能 つぎに第2のスタ−トコ−ドSTOが検出されると、ノ
−ド21に接続されたアクチュエ−タ32に与える制御
デ−タDOのエラ−の検出が行われる。ここで、ノ−ド
21では前回受信したフレ−ム信号S´0中の制御デ−
タDO´を保持している。そこで今回の制御デ−タDO
のエラ−検出の結果、エラ−が検出されなかった場合、
今回の制御デ−タDOをアクチュエ−タ32に送出する
。一方、今回の制御デ−タDOのエラ−検出の結果、エ
ラ−が検出された場合は前回の制御デ−タDO´をアク
チュエ−タ32に送出する。結局、今回エラ−が検出さ
れた場合は連続して前回の同一の制御デ−タDO´がア
クチュエ−タ32に出力されることになる。なお、第2
のスタ−トコ−ドSTOは、信号線30を介してメイン
コントロ−ラ10に出力される(図12参照)。
2) Erroneous output prevention function, 3) Data input/output function Next, when the second start code STO is detected, it is applied to the actuator 32 connected to the node 21. Detection of errors in control data DO is performed. Here, the node 21 uses the control data in the previously received frame signal S'0.
It holds the data DO'. Therefore, this time the control data DO
If no error is detected as a result of error detection,
The current control data DO is sent to the actuator 32. On the other hand, if an error is detected as a result of the error detection of the current control data DO, the previous control data DO' is sent to the actuator 32. After all, if an error is detected this time, the same control data DO' from the previous time will be continuously output to the actuator 32. In addition, the second
The start code STO is output to the main controller 10 via the signal line 30 (see FIG. 12).

【0032】1)通信エラ−の検出機能フレ−ム信号S
0からの制御デ−タDOの抜き取りに続いてストップコ
−ドSPが検出され、信号線30を介してメインコント
ロ−ラ10に出力される(図12参照)。ところで、第
1のスタ−トコ−ドSTIが検出されてからノ−ド21
では新たなCRCコ−ドを生成している。この新たなC
RCコ−ドはストップコ−ドSPに続いて信号線30を
介してメインコントロ−ラ10に出力される(図12参
照)。また、ノ−ド21ではCRCコ−ドを検査するこ
とにより通信エラ−の検出を行っている。ここでCRC
コ−ドの内容がエラ−発生状態であることを示している
ならば、上記新たなCRCコ−ドに続いてエラ−発生状
態であることを示すエラ−コ−ドERR(たとえばすべ
てのビットが論理“1”レベル)を付加して信号線30
を介してメインコントロ−ラ10に出力する(図12参
照)。 4)断線検出機能 ノ−ド21の手前で信号線30の断線が発生すると、メ
インコントロ−ラ10から周期Tごとに伝送されていた
上記フレ−ム信号S0が以後入力されなくなる。そこで
、最後に検出されたスタ−トコ−ドSTI検出時点から
つぎにスタ−トコ−ドSTIが検出されないまま所定の
断線検出時間nT(nは予設定数)経過した時点におい
てノ−ド21は図9に示すような断線信号SBを信号線
30を介してメインコントロ−ラ10に出力する。
1) Communication error detection function frame signal S
Following extraction of the control data DO from 0, a stop code SP is detected and output to the main controller 10 via the signal line 30 (see FIG. 12). By the way, after the first start code STI is detected, the node 21
Now, a new CRC code is generated. This new C
The RC code is output to the main controller 10 via the signal line 30 following the stop code SP (see FIG. 12). Further, the node 21 detects communication errors by checking the CRC code. Here the CRC
If the contents of the code indicate that an error has occurred, the new CRC code is followed by an error code ERR (for example, all bits are is the logic “1” level) and connects the signal line 30.
It is output to the main controller 10 via (see FIG. 12). 4) If a disconnection occurs in the signal line 30 before the disconnection detection function node 21, the frame signal S0, which has been transmitted from the main controller 10 every cycle T, will no longer be input. Therefore, when a predetermined disconnection detection time nT (n is a preset number) has elapsed without a start code STI being detected since the last start code STI was detected, the node 21 A disconnection signal SB as shown in FIG. 9 is output to the main controller 10 via the signal line 30.

【0033】断線信号SBは、断線発生を示す断線コ−
ドと、該コ−ドの後尾に付加されて断線位置を示す断線
位置デ−タとで構成される。ここで断線位置デ−タとし
てはノ−ド21で最初に断線が検出されたものとして番
号「1」をその内容としている。
The disconnection signal SB is a disconnection code indicating the occurrence of a disconnection.
The wire breakage position data is added to the end of the code and indicates the breakage position. Here, as the wire breakage position data, the number "1" is used to indicate that the wire breakage was first detected at the node 21.

【0034】以下、上述するようなノ−ド21の機能を
図1の装置によってチェックする手順を図4から図7に
示すフロ−チャ−トおよび図8から図10に示すタイム
チャ−トを参照して説明する。
Hereinafter, the procedure for checking the functions of the node 21 as described above using the apparatus shown in FIG. 1 will be described with reference to the flowcharts shown in FIGS. 4 to 7 and the time charts shown in FIGS. 8 to 10. and explain.

【0035】・通信エラ−チェック(図4、図8参照)
まず、オペレ−タとしてはパソコン3のキ−ボ−ドを操
作して、図4の通信エラ−チェック処理を起動する。
・Communication error check (see FIGS. 4 and 8)
First, the operator operates the keyboard of the personal computer 3 to start the communication error check process shown in FIG.

【0036】これに応じて送信メモリ41、42を選択
する処理が行われ(ステップ101)、送信メモリ41
、42に図11に示すフレ−ム信号S0が順次書き込ま
れる。ここで41、42とメモリを2つ用意しているの
は一方のメモリにフレ−ム信号S0のデ−タを書き込ん
でいる途中でも他方のメモリからフレ−ム信号S0のデ
−タを取り出し送信回路54を介して送信させることに
より送信が途絶えないようにさせるためである。つぎに
送信メモリ41にフレ−ム信号S0のデ−タが格納され
ていない空き状態であるかが判断される(ステップ10
2)。デ−タが格納されていない場合は書き込み可能で
あるので、送信メモリ41にフレ−ム信号S0のデ−タ
を書き込む処理を実行する(ステップ103)。一方、
送信メモリ41にデ−タが格納され、送信されている途
中であれば送信メモリ42にフレ−ム信号S0のデ−タ
を書き込む処理を実行する(ステップ104)。つぎに
書き込みが終了した時点でタイミング回路53は書き込
みが終了した方のメモリからデ−タを送出するための切
換信号を切換回路51に出力する。これに応じてたとえ
ば送信メモリ41でデ−タの書き込みが終了したものと
するとP/S変換回路47、切換回路51、送信回路5
4から通信線34を介してフレ−ム信号S0がノ−ド2
1に伝送される(ステップ105)。以後、フレ−ム信
号S0は所定周期Tごとに伝送されるようになされる。 ここで、上記CRCコ−ドの内容としては通信エラ−が
発生していない正常な状態であることを示す内容のフレ
−ム信号S0が送信される。つぎにCRCコ−ドの内容
をエラ−発生状態であることを示す内容としたデ−タを
メモリ41、42に書き込む処理がなされる。このフレ
−ム信号S0がノ−ド21で受信されると、ノ−ド21
が正常である場合には、上述するようにフレ−ム信号S
0にエラ−コ−ドERRが付加され、図12で示される
フレ−ム信号S1が受信回路55で受信される。すなわ
ち、図8に示すように受信回路55では、エラ−コ−ド
ERRが付加されない前回のフレ−ム信号S´1に続い
てエラ−コ−ドERRが付加されたフレ−ム信号S1が
受信される。エラ−コ−ド検出回路56ではエラ−コ−
ドERRが検出され、この間、論理“1”レベルのエラ
−コ−ド検出信号をエラ−バッファ45に加える。 断線バッファ45はエラ−コ−ド検出信号が入力されて
いる間に受信フレ−ム信号S1中のエラ−コ−ドERR
を格納する。そしてエラ−バッファ45の内容が読み出
され(ステップ106)、エラ−が発生したか否か、つ
まりエラ−コ−ドERRが付加されたフレ−ム信号S1
が受信されたか否かが判断される(ステップ107)。 ここでノ−ド21が正常であれば上述のごとくエラ−バ
ッファ45からエラ−コ−ドERRが読み出されるので
、表示装置4の表示画面4aに「通信エラ−有り」と表
示して、ノ−ド21の通信エラ−検出機能が正常に動作
していることが認識される。一方、ノ−ド21の通信エ
ラ−検出機能が正常でない場合には、今回のフレ−ム信
号S1にはエラ−コ−ドERRが付加されていない。 したがってエラ−コ−ド検出回路56では図8に示すエ
ラ−コ−ド検出信号は検出されない。このため、エラ−
バッファ45にはエラ−コ−ドERRが格納されずエラ
−バッファ45からエラ−コ−ドERRが読み出されな
い。このためステップ107の判断結果はNOとなり、
表示装置4の表示画面4aに「ノ−ド21は異常」と表
示して、ノ−ド21の通信エラ−検出機能が正常に動作
していないことが認識される(ステップ109)。
[0036] In response, processing for selecting the transmission memories 41 and 42 is performed (step 101), and the transmission memories 41 and 42 are selected.
, 42, the frame signal S0 shown in FIG. 11 is sequentially written. The reason why two memories 41 and 42 are prepared is that even while the data of the frame signal S0 is being written to one memory, the data of the frame signal S0 can be retrieved from the other memory. This is to prevent the transmission from being interrupted by transmitting through the transmission circuit 54. Next, it is determined whether the transmission memory 41 is in an empty state in which data of the frame signal S0 is not stored (step 10).
2). If the data is not stored, it is writable, so the process of writing the data of the frame signal S0 into the transmission memory 41 is executed (step 103). on the other hand,
If the data is stored in the transmission memory 41 and is being transmitted, a process is executed to write the data of the frame signal S0 into the transmission memory 42 (step 104). Next, when the writing is completed, the timing circuit 53 outputs a switching signal to the switching circuit 51 for transmitting data from the memory for which the writing has been completed. In response to this, for example, assuming that data writing has been completed in the transmission memory 41, the P/S conversion circuit 47, the switching circuit 51, the transmission circuit 5
A frame signal S0 is sent from node 4 to node 2 via communication line 34.
1 (step 105). Thereafter, the frame signal S0 is transmitted at every predetermined period T. Here, a frame signal S0 is transmitted which indicates that the CRC code is in a normal state in which no communication error has occurred. Next, a process is performed in which data is written in the memories 41 and 42 with the contents of the CRC code indicating that an error has occurred. When this frame signal S0 is received by the node 21, the node 21
is normal, the frame signal S
Error code ERR is added to the frame signal S1 shown in FIG. 12, which is received by the receiving circuit 55. That is, as shown in FIG. 8, the receiving circuit 55 receives a frame signal S1 to which the error code ERR is added following the previous frame signal S'1 to which the error code ERR is not added. Received. The error code detection circuit 56 detects the error code.
During this period, an error code detection signal of logic "1" level is applied to the error buffer 45. The disconnection buffer 45 detects the error code ERR in the received frame signal S1 while the error code detection signal is being input.
Store. Then, the contents of the error buffer 45 are read out (step 106), and it is determined whether or not an error has occurred, that is, the frame signal S1 to which the error code ERR has been added is
is received (step 107). Here, if the node 21 is normal, the error code ERR is read out from the error buffer 45 as described above, so "Communication error detected" is displayed on the display screen 4a of the display device 4, and the node - It is recognized that the communication error detection function of the card 21 is operating normally. On the other hand, if the communication error detection function of the node 21 is not normal, the error code ERR is not added to the current frame signal S1. Therefore, the error code detection circuit 56 does not detect the error code detection signal shown in FIG. For this reason, the error
The error code ERR is not stored in the buffer 45, and the error code ERR is not read out from the error buffer 45. Therefore, the judgment result in step 107 is NO.
``Node 21 is abnormal'' is displayed on the display screen 4a of the display device 4, and it is recognized that the communication error detection function of the node 21 is not operating normally (step 109).

【0037】・誤出力防止機能チェック(図5参照)な
お、この処理に先立ちエラ−のない制御デ−タDO´を
含むフレ−ム信号S0を前回の通信エラ−検出機能チェ
ックテストにおいてノ−ド21に送信しておくことが前
提となる。ノ−ド21では制御デ−タDO´を信号線3
6を介してダミ−I/Oボックス2に出力する。制御デ
−タDO´はダミ−I/Oボックス2の信号レベル変換
回路62を介してダミ−入力信号回路60に入力される
。制御デ−タDO´は信号線35、デ−タバスを介して
所定のメモリに記憶、格納される。
- Erroneous output prevention function check (see FIG. 5) Note that prior to this process, the frame signal S0 containing error-free control data DO' was checked for no errors in the previous communication error detection function check test. It is a prerequisite that the information is sent to the card 21 in advance. At node 21, control data DO' is connected to signal line 3.
6 to the dummy I/O box 2. The control data DO' is input to the dummy input signal circuit 60 via the signal level conversion circuit 62 of the dummy I/O box 2. The control data DO' is stored in a predetermined memory via the signal line 35 and the data bus.

【0038】続いて、誤出力防止機能チェック処理が開
始される。ステップ201〜204では上記ステップ1
01〜104と同様の処理が実行される。このとき送信
メモリ41、42にはエラ−のある制御デ−タDOを含
んだフレ−ム信号S0が書き込まれ(ステップ203、
204)、書き込まれた方のメモリからフレ−ム信号S
0を送出する処理を行う(ステップ205)。ノ−ド2
1では、フレ−ム信号S0を受信すると制御デ−タDO
のエラ−検出を行う。ここでノ−ド21が正常であれば
、制御デ−タDOのエラ−を検出し、すでに保持されて
いる前回のエラ−のない正常な制御デ−タDO´を信号
線36を介してダミ−I/Oボックス2に出力する。 制御デ−タDO´はダミ−I/Oボックス2の信号レベ
ル変換回路62を介してダミ−入力信号回路60に入力
される。制御デ−タDO´は信号線35、デ−タバスを
介してパソコン3の所定のメモリに記憶、格納される(
ステップ206)。ここで今回メモリに記憶された制御
デ−タの内容と前回記憶された制御デ−タの内容とを比
較して一致しているか否かが判断される(ステップ20
7、208)。正常であれば両者とも前回のデ−タDO
´となり一致するので、表示装置4の表示画面4aに「
誤出力防止機能正常」という表示がなされ、ノ−ド21
の誤出力防止機能が正常に動作していることを認識し得
る(ステップ209)。一方、ノ−ド21が正常に動作
していないならば、今回の制御デ−タDOがエラ−であ
ったとしても、ノ−ド21は今回の制御デ−タDOをダ
ミ−I/Oボックス2に出力していまい、ステップ20
8で比較される両デ−タは前回(DO´)と今回(DO
)とで異なってしまう(ステップ208の判断結果NO
)。この結果、表示装置4の表示画面4aに「ノ−ド2
1は異常」という表示がなされ、ノ−ド21の誤出力防
止機能が正常に動作していないことを認識し得る(ステ
ップ210)。
[0038] Subsequently, the erroneous output prevention function check process is started. In steps 201 to 204, the above step 1
Processing similar to 01 to 104 is executed. At this time, a frame signal S0 containing the erroneous control data DO is written into the transmission memories 41 and 42 (step 203,
204), frame signal S from the written memory
Processing to send 0 is performed (step 205). node 2
1, when the frame signal S0 is received, the control data DO
Error detection is performed. If the node 21 is normal, it detects an error in the control data DO and sends the previous error-free normal control data DO' that is already held via the signal line 36. Output to dummy I/O box 2. The control data DO' is input to the dummy input signal circuit 60 via the signal level conversion circuit 62 of the dummy I/O box 2. The control data DO' is stored in a predetermined memory of the personal computer 3 via the signal line 35 and the data bus (
Step 206). Here, the contents of the control data stored in the memory this time and the contents of the control data stored last time are compared to determine whether they match (step 20).
7, 208). If normal, both are the previous data DO
', so they match, so the display screen 4a of the display device 4 shows "
The error output prevention function is normal” is displayed, and the node 21
It can be recognized that the erroneous output prevention function of the computer is operating normally (step 209). On the other hand, if the node 21 is not operating normally, even if the current control data DO is an error, the node 21 will transfer the current control data DO to the dummy I/O. Output to box 2, step 20
The data compared in step 8 are the previous time (DO') and this time (DO').
) (determination result of step 208 is NO).
). As a result, "Node 2" is displayed on the display screen 4a of the display device 4.
1 is abnormal" is displayed, and it can be recognized that the erroneous output prevention function of the node 21 is not operating normally (step 210).

【0039】・デ−タ入出力機能チェック(図6参照)
つぎに制御デ−タDOをエラ−なしの状態にしてフレ−
ム信号S0をノ−ド21に送信する。このとき送信され
る制御デ−タDOの内容は所定のメモリに記憶しておく
。ここでノ−ド21は正常であれば、ノ−ド21ではフ
レ−ム信号S0を受信すると、抜き取った信号中の制御
デ−タDOを信号線36を介してダミ−I/Oボックス
2に出力する。制御デ−タDOは信号レベル変換回路6
2、ダミ−入力信号回路60、信号線35を介してデ−
タバスに入力され、所定のメモリに記憶される(ステッ
プ301)。ここでこのダミ−I/Oボックス2から送
出されてきた制御デ−タDOの内容と送信前に記憶され
ら制御デ−タDOの内容とを比較して、両者が一致して
いるか否かが判断される(ステップ302)。この結果
、両制御デ−タの内容が一致していると判断された場合
には、ノ−ド21のアクチュエ−タに対する制御デ−タ
の出力機能が正常であるものされる(表示装置4の表示
画面4a上にその旨を表示するようにしてもよい)。 一方、ステップ302で両制御デ−タの内容が一致して
いないと判断された場合には、ノ−ド21のアクチュエ
−タに対する制御デ−タの出力機能が正常に動作してい
ない場合なので、この場合は表示装置4の表示画面4a
に「デ−タ出力エラ−、ノ−ド21は異常」という内容
を表示して、この表示により制御デ−タの出力機能の異
常を認識する(ステップ304)。
・Data input/output function check (see Figure 6)
Next, set the control data DO to an error-free state and frame it.
A system signal S0 is transmitted to the node 21. The contents of the control data DO transmitted at this time are stored in a predetermined memory. Here, if the node 21 is normal, when the node 21 receives the frame signal S0, the control data DO in the extracted signal is sent to the dummy I/O box 2 via the signal line 36. Output to. Control data DO is signal level conversion circuit 6
2. Dummy input signal circuit 60, data via signal line 35
input into the tabus and stored in a predetermined memory (step 301). Here, the contents of the control data DO sent from this dummy I/O box 2 are compared with the contents of the control data DO stored before transmission, and it is determined whether or not they match. is determined (step 302). As a result, if it is determined that the contents of both control data match, the output function of the control data to the actuator of the node 21 is determined to be normal (the display device 4 This may be displayed on the display screen 4a). On the other hand, if it is determined in step 302 that the contents of both control data do not match, this means that the output function of the control data to the actuator of the node 21 is not operating normally. , in this case, the display screen 4a of the display device 4
The message ``Data output error, node 21 is abnormal'' is displayed, and the abnormality in the control data output function is recognized from this display (step 304).

【0040】つぎに、パソコン3のデ−タバス、信号線
35を介してダミ−I/Oボックス2のダミ−出力信号
回路59にフレ−ム信号S0に付加すべきセンサ用の検
出デ−タDIを送出する処理が実行される。この送出さ
れる検出デ−タDIも送出前に所定のメモリに記憶され
る(ステップ305)。ダミ−出力信号回路59は上記
入力された検出デ−タDIを信号レベル変換回路61、
信号線36を介してノ−ド21に出力する。これよりノ
−ド21が正常である場合にはスタ−トコ−ドSTIに
引き続いて検出デ−タDIを付加する処理が行われ、図
12に示すフレ−ム信号S1をチェックボ−ド1に送信
する。チェックボ−ド1の受信回路55ではフレ−ム信
号S1が受信され、フレ−ム信号S1を受信メモリ43
、44に記憶、格納する。ここで受信メモリ43、44
の選択が行われる(ステップ306)。送信メモリ41
、42を2つ設けたのと同様に受信メモリを43、44
と2つ設けたのは、一方の受信メモリにフレ−ム信号S
1の受信デ−タの書き込みがなされている最中でも、他
方の受信メモリに書き込みができるようにして、受信処
理を途絶えないようにするためである。すなわち、受信
メモリ43で受信フレ−ム信号S1の書き込み中である
か否かが判断され(ステップ307)、この結果受信メ
モリ43が書き込み中であれば受信フレ−ム信号S1の
書き込みを受信メモリ44に切り換える(ステップ30
8)。そして受信メモリ43から書き込みが終了した受
信フレ−ム信号S1を読み出す処理が行われる(ステッ
プ309)。ステップ307で受信メモリ43の書き込
みが終了したと判断されれば、書き込みを受信メモリ4
4に切り換え(ステップ310)、受信メモリ44に書
き込んだ受信フレ−ム信号S1を読み出す(ステップ3
11)。受信メモリ43、44から読み出されたフレ−
ム信号S1から検出デ−タDIが取り出され、この検出
デ−タDIの内容と上記ステップ305でダミ−I/O
ボックス2への送出前に記憶した検出デ−タDIの内容
とを比較して、両検出デ−タが一致しているか否かが判
断される(ステップ312、313)。この結果、ノ−
ド21が正常であれば、上述するごとく受信フレ−ム信
号S1に対する検出デ−タDIの付加が正常に行われて
両者は一致する(表示装置4の表示画面4a上にその旨
を表示するようにしてもよい)。一方、ステップ313
で両検出デ−タの内容が一致していないと判断された場
合には、ノ−ド21のセンサの入力機能、フレ−ム信号
S0へのデ−タの付加機能がが正常に動作していない場
合なので、この場合は表示装置4の表示画面4aに「デ
−タ入力エラ−、ノ−ド21は異常」という内容を表示
して、この表示により検出デ−タの入力機能の異常を認
識する(ステップ314)。
Next, the detection data for the sensor to be added to the frame signal S0 is sent to the dummy output signal circuit 59 of the dummy I/O box 2 via the data bus of the personal computer 3 and the signal line 35. Processing to send DI is executed. This transmitted detection data DI is also stored in a predetermined memory before being transmitted (step 305). The dummy output signal circuit 59 converts the input detection data DI into a signal level conversion circuit 61,
It is output to the node 21 via the signal line 36. From this, if the node 21 is normal, a process of adding detection data DI following the start code STI is performed, and the frame signal S1 shown in FIG. 12 is sent to the check board 1. Send to. The receiving circuit 55 of the check board 1 receives the frame signal S1, and transfers the frame signal S1 to the receiving memory 43.
, 44. Here, reception memories 43, 44
A selection is made (step 306). Transmission memory 41
, 42, the receiving memories 43 and 44 are provided.
The reason why two are provided is that the frame signal S is stored in one reception memory.
This is to allow writing to the other reception memory even while one reception data is being written, so that the reception process is not interrupted. That is, it is determined whether or not the receiving memory 43 is currently writing the received frame signal S1 (step 307). As a result, if the receiving memory 43 is currently writing, the receiving frame signal S1 is not written to the receiving memory. 44 (step 30
8). Then, a process is performed to read out the written received frame signal S1 from the received memory 43 (step 309). If it is determined in step 307 that writing to the receiving memory 43 has been completed, the writing is completed to the receiving memory 43.
4 (step 310), and reads out the received frame signal S1 written in the reception memory 44 (step 3
11). Frames read out from reception memories 43 and 44
Detection data DI is extracted from the system signal S1, and the contents of this detection data DI and the dummy I/O are extracted in step 305.
The contents of the detected data DI stored before sending to box 2 are compared to determine whether or not both detected data match (steps 312, 313). As a result, no
If the code 21 is normal, the detection data DI is normally added to the received frame signal S1 as described above, and the two match (a message to that effect is displayed on the display screen 4a of the display device 4). ). On the other hand, step 313
If it is determined that the contents of both detection data do not match, the input function of the sensor of node 21 and the function of adding data to frame signal S0 will not operate normally. In this case, the message "Data input error, node 21 is abnormal" is displayed on the display screen 4a of the display device 4, and this display indicates that the detected data input function is abnormal. is recognized (step 314).

【0041】・断線検出機能チェック(図7、図9、図
10参照) 以上のチェックはフレ−ム信号S0の伝送周期をTに一
定(もしくはそれ以下)にした状態で行われるが、ここ
でこの一定周期の伝送を停止する処理が行われる(これ
は、ノ−ド21の手前の通信線34で断線が発生した状
態を再現している)。すなわち、タイミング回路53に
送信停止の制御命令が入力され、タイミング回路53は
図10に示すようにリセット信号Rを断線検出時間測定
用カウンタ58に出力する。カウンタ58はこのリセッ
ト信号R入力に応じてカウント値をリセットして時刻t
0から計時を開始する(矢印A参照;ステップ401)
。ノ−ド21ではフレ−ム信号S0受信ごとにリセット
しつつ、最後に受信したフレ−ム信号S0中のスタ−ト
コ−ドSTI検出時刻からの時間を計時している。 ここでノ−ド21が正常であるならこの計時時間が予設
定された断線検出時間nTになると断線が発生したもの
として図9に示す断線信号SBをチェックボ−ド1に送
出する。断線信号SBは受信回路55で受信され、断線
コ−ド検出回路57では断線信号SBの断線コ−ドを検
出して、検出した時点t1以後、断線コ−ドに続く断線
位置デ−タが検出されている間、論理“1”レベルの断
線位置デ−タ検出信号を断線バッファ46に出力する。 断線バッファ46では断線位置デ−タ検出信号が入力さ
れている間、受信された断線信号SBに含まれる断線位
置デ−タを格納する処理が行われる(図9参照)。また
、断線コ−ド検出回路57で断線コ−ドが検出された時
刻t1においてカウント終了信号Eを断線検出時間測定
用カウンタ58に出力する。カウンタ58は該カウント
終了信号E入力に応じて計時を終了する。以後、断線位
置デ−タ検出信号が入力されている間カウント値を保持
する(図10参照)。そして断線バッファ46に格納さ
れた断線位置デ−タが読み出される(ステップ402)
- Disconnection detection function check (see Figures 7, 9, and 10) The above checks are performed with the transmission period of the frame signal S0 constant at T (or less). A process of stopping the transmission at a fixed period is performed (this reproduces a state in which a disconnection occurs in the communication line 34 in front of the node 21). That is, a control command to stop transmission is input to the timing circuit 53, and the timing circuit 53 outputs a reset signal R to the disconnection detection time measuring counter 58 as shown in FIG. The counter 58 resets the count value in response to the input of this reset signal R, and then resets the count value at time t.
Start timing from 0 (see arrow A; step 401)
. The node 21 measures the time from the detection time of the start code STI in the last received frame signal S0, while resetting it every time the frame signal S0 is received. Here, if the node 21 is normal, when the measured time reaches the preset disconnection detection time nT, it is assumed that a disconnection has occurred and a disconnection signal SB shown in FIG. 9 is sent to the check board 1. The disconnection signal SB is received by the receiving circuit 55, the disconnection code detection circuit 57 detects the disconnection code of the disconnection signal SB, and after the detected time t1, the disconnection position data following the disconnection code is detected. While being detected, a disconnection position data detection signal of logic "1" level is output to the disconnection buffer 46. While the wire breakage position data detection signal is being inputted to the wire breakage buffer 46, processing for storing the wire breakage position data included in the received wire breakage signal SB is performed (see FIG. 9). Further, at time t1 when the disconnection code detection circuit 57 detects a disconnection code, a count end signal E is output to the disconnection detection time measuring counter 58. The counter 58 ends timekeeping in response to the input of the count end signal E. Thereafter, the count value is held while the disconnection position data detection signal is being input (see FIG. 10). Then, the disconnection position data stored in the disconnection buffer 46 is read out (step 402).
.

【0042】ここで、ノ−ド21が正常であればノ−ド
21は断線位置デ−タとして番号「1」を内容とする断
線信号SBを送出するので断線バッファ46からノ−ド
21の断線位置を示す「1」の内容を読み出すことがで
きる。そこでバッファ46から読み出されたデ−タが番
号「1」であるか否かの判断がなされる(ステップ40
3、404)。この結果、バッファ46から読み出され
たデ−タが番号「1」でないならば、ノ−ド21の断線
位置デ−タの生成機能が正常でないものとして表示装置
4の表示画面4aに「断線番号異常、ノ−ド21は異常
」といった内容を表示する(ステップ405)。
Here, if the node 21 is normal, the node 21 sends the disconnection signal SB containing the number "1" as the disconnection position data, so that the disconnection buffer 46 outputs the disconnection signal SB of the node 21. The contents of "1" indicating the disconnection position can be read. Then, it is determined whether the data read out from the buffer 46 is number "1" (step 40).
3, 404). As a result, if the data read from the buffer 46 is not numbered "1", it is assumed that the disconnection position data generating function of the node 21 is not normal, and the display screen 4a of the display device 4 displays "Disconnection". A message such as "Number abnormal, node 21 is abnormal" is displayed (step 405).

【0043】つぎに断線検出時間測定用カウンタ58で
保持されているカウンタ値を読み出す処理がなされ(ス
テップ406)、このカウンタ値と予設定された断線検
出時間nTとを比較して時間が一致しているか否かが判
断される(ステップ407)。ここでノ−ド21が正常
であれば、ステップ407で両者は一致していると判断
され、ノ−ド21において予設定された断線検出時間n
Tが経過した時点で断線信号SBを送出する機能が正常
であるものとして処理が終了する。一方、ステップ40
7で両者は一致していないと判断されると、ノ−ド21
において予設定された断線検出時間通りには断線信号S
Bが送出されなかったとして、表示装置4の表示画面4
aに「断線検出時間の設定異常、ノ−ド21は異常」と
いう表示をする。これよりノ−ド21では設定時間での
断線検出が行われない異常があるということを認識し得
る(ステップ409)。
Next, the counter value held in the wire breakage detection time measuring counter 58 is read out (step 406), and this counter value is compared with a preset wire breakage detection time nT to determine if the times match. It is determined whether or not (step 407). If the node 21 is normal, it is determined in step 407 that the two match, and the preset disconnection detection time n in the node 21 is determined.
When T has elapsed, it is assumed that the function of sending the disconnection signal SB is normal, and the process ends. Meanwhile, step 40
If it is determined in step 7 that the two do not match, node 21
The disconnection signal S is generated at the preset disconnection detection time.
Assuming that B is not sent, the display screen 4 of the display device 4
The message ``Disconnection detection time setting is abnormal, node 21 is abnormal'' is displayed on a. From this, the node 21 can recognize that there is an abnormality in which disconnection detection is not performed within the set time (step 409).

【0044】以上説明したように実施例によれば、パソ
コン3側のみでノ−ド21の機能チェックが行われるの
で、機能チェックのテストを容易に行うことができるよ
うになる。
As explained above, according to the embodiment, since the function check of the node 21 is performed only on the personal computer 3 side, the function check test can be easily performed.

【0045】また、実施例によればノ−ド21において
実際に検出デ−タおよび制御デ−タの入出力があったと
いうことを正確に検査することができるので、2)の誤
出力防止機能および3)のデ−タの入出力機能のチェッ
クを完璧になし得ることができる。
Furthermore, according to the embodiment, it is possible to accurately check that there has actually been input/output of detection data and control data at the node 21, so that erroneous output prevention in 2) can be prevented. Functions and 3) data input/output functions can be completely checked.

【0046】また、実施例によればフレ−ム信号の送信
をストップしてから断線信号が入力されるまでの時間が
正確に計時されるので、4)の断線検出機能のチェック
を精度よく行うことができる。
Furthermore, according to the embodiment, since the time from when frame signal transmission is stopped to when a disconnection signal is input is accurately measured, the disconnection detection function in 4) can be checked with high accuracy. be able to.

【0047】[0047]

【発明の効果】以上説明したように本発明によれば、直
列制御装置におけるノ−ドコントロ−ラの各機能のチェ
ックを1つの装置の操作だけで行うことができるので、
チェックを容易かつ短時間で行うことができるとともに
、ノ−ドの各機能のチェックを正確かつ完璧に行うこと
ができる。
As explained above, according to the present invention, each function of a node controller in a series control device can be checked by only operating one device.
Checks can be performed easily and in a short time, and each function of the node can be checked accurately and completely.

【図面の簡単な説明】[Brief explanation of the drawing]

【図1】図1は本発明に係る直列制御装置のノ−ドチェ
ック装置の実施例の外観を示す斜視図である。
FIG. 1 is a perspective view showing the appearance of an embodiment of a node check device for a serial control device according to the present invention.

【図2】図2は図1に示すチェックボ−ドの構成を示す
回路図である。
FIG. 2 is a circuit diagram showing the configuration of the check board shown in FIG. 1;

【図3】図3は図1に示すダミ−I/Oボックスの構成
を示す回路図である。
FIG. 3 is a circuit diagram showing the configuration of the dummy I/O box shown in FIG. 1.

【図4】図4は実施例の通信エラ−チェックの処理手順
を示すフロ−チャ−トである。
FIG. 4 is a flowchart showing a communication error check processing procedure according to the embodiment.

【図5】図5は実施例の誤出力防止機能チェックの処理
手順を示すフロ−チャ−トである。
FIG. 5 is a flowchart showing the processing procedure for checking the function for preventing erroneous output according to the embodiment.

【図6】図6は実施例のデ−タ入出力チェックの処理手
順を示すフロ−チャ−トである。
FIG. 6 is a flowchart showing a processing procedure for checking data input/output according to the embodiment.

【図7】図7は実施例の断線検出機能チェックの処理手
順を示すフロ−チャ−トである。
FIG. 7 is a flowchart showing the processing procedure for checking the disconnection detection function in the embodiment.

【図8】図8は図4の処理を説明するために用いたタイ
ムチャ−トである。
FIG. 8 is a time chart used to explain the process of FIG. 4;

【図9】図9は図7の処理を説明するために用いたタイ
ムチャ−トである。
FIG. 9 is a time chart used to explain the process of FIG. 7;

【図10】図10は図7の処理を説明するために用いた
タイムチャ−トである。
FIG. 10 is a time chart used to explain the process of FIG. 7;

【図11】図11は図1のチェックボ−ドからノ−ドに
伝送されるとされるデ−タフレ−ム信号のプロトコルを
示す図である。
FIG. 11 is a diagram showing a protocol of a data frame signal that is supposed to be transmitted from the check board of FIG. 1 to a node.

【図12】図12は図1のノ−ドからチェックボ−ドに
送出されるとされるデ−タフレ−ム信号のプロトコルを
示す図である。
FIG. 12 is a diagram showing a protocol of a data frame signal that is sent from the node in FIG. 1 to a check board.

【図13】図13は直列制御装置の接続態様を例示した
図である。
FIG. 13 is a diagram illustrating a connection mode of a series control device.

【図14】図14は従来のノ−ドチェック装置の構成を
概念的に示す図である。
FIG. 14 is a diagram conceptually showing the configuration of a conventional node check device.

【符号の説明】[Explanation of symbols]

1      チェックボ−ド 2      ダミ−I/Oボックス 3      パソコン本体 4      表示装置 10    メインコントロ−ラ 21    ノ−ドコントロ−ラ 34    通信線 35    信号線 36    信号線 1 Check board 2 Dummy I/O box 3    PC body 4 Display device 10 Main controller 21 Node controller 34 Communication line 35 Signal line 36 Signal line

Claims (8)

【特許請求の範囲】[Claims] 【請求項1】      複数のノ−ドとメインコント
ロ−ラとを信号線を介して直列接続することにより、メ
インコントロ−ラから前記複数のノ−ドに与える所定の
デ−タフレ−ム信号を前記信号線を介して所定の周期で
一方向伝送するとともに、前記複数のノ−ドはそれぞれ
、受信された前記デ−タフレ−ム信号のデ−タエラ−を
検出しエラ−が発生しているときに前記デ−タフレ−ム
信号中のエラ−発生を示すエラ−コ−ド部分を発生した
エラ−に対応するエラ−コ−ドにして送出するエラ−チ
ェック機能を備えるようにした直列制御装置において、
前記デ−タエラ−を発生させるデ−タを含むデ−タフレ
−ム信号を送出する送出手段と、前記ノ−ドから送出さ
れたデ−タフレ−ム信号を受信して、該受信デ−タフレ
−ム信号に含まれる前記エラ−コ−ドを検出するエラ−
コ−ド検出手段と、前記エラ−コ−ド検出手段によって
、発生させたデ−タエラ−に対応するエラ−コ−ドが検
出されない場合に前記ノ−ドが異常であることを示す信
号を出力する手段とを有する疑似メインコントロ−ラを
具え、この疑似メインコントロ−ラを前記複数のノ−ド
に個々に接続して前記複数のノ−ド個々のエラ−チェッ
ク機能を検査するようにした直列制御装置のノ−ドチェ
ック装置。
Claim 1: By connecting a plurality of nodes and a main controller in series via signal lines, a predetermined data frame signal given from the main controller to the plurality of nodes can be transmitted. One-way transmission is performed via the signal line at a predetermined period, and each of the plurality of nodes detects a data error in the received data frame signal to determine if an error has occurred. Serial control equipped with an error check function that sometimes converts an error code portion indicating the occurrence of an error in the data frame signal into an error code corresponding to the error that has occurred and sends it out. In the device,
sending means for sending out a data frame signal including data that causes the data error; and sending means for receiving the data frame signal sent from the node and transmitting the received data frame. - Error code that detects the error code included in the system signal.
a code detection means; and a signal indicating that the node is abnormal when an error code corresponding to the generated data error is not detected by the error code detection means. and a pseudo main controller having output means, and the pseudo main controller is connected to each of the plurality of nodes to check the error checking function of each of the plurality of nodes. Node check device for serial control equipment.
【請求項2】      複数のノ−ドとメインコント
ロ−ラとを信号線を介して直列接続することにより、メ
インコントロ−ラから前記複数のノ−ドに与える所定の
デ−タフレ−ム信号を前記信号線を介して所定の周期で
一方向伝送するとともに、前記複数のノ−ドはそれぞれ
、受信された前記デ−タフレ−ム信号のデ−タエラ−を
検出しエラ−が発生しているときに前記デ−タフレ−ム
信号中のエラ−発生を示すエラ−コ−ド部分を発生した
エラ−に対応するエラ−コ−ドにして送出するエラ−チ
ェック機能を備えるようにした直列制御装置のノ−ドチ
ェック方法において、前記ノ−ドにデ−タエラ−を発生
させるデ−タフレ−ム信号を故意に送り、受信したデ−
タフレ−ム信号中のエラ−コ−ドを判別することにより
前記ノ−ドのエラ−チェック機能を検査するようにした
直列制御装置のノ−ドチェック方法。
2. By connecting a plurality of nodes and a main controller in series via signal lines, a predetermined data frame signal given from the main controller to the plurality of nodes can be transmitted. One-way transmission is performed via the signal line at a predetermined period, and each of the plurality of nodes detects a data error in the received data frame signal to determine if an error has occurred. Serial control equipped with an error check function that sometimes converts an error code portion indicating the occurrence of an error in the data frame signal into an error code corresponding to the error that has occurred and sends it out. In the device node check method, a data frame signal that causes a data error is intentionally sent to the node, and the received data
1. A method for checking a node in a serial control device, wherein the error checking function of the node is checked by determining an error code in a data frame signal.
【請求項3】      1乃至複数のアクチュエ−タ
が接続された複数のノ−ドとメインコントロ−ラとを信
号線を介して直列接続することにより、メインコントロ
−ラから前記アクチュエ−タに与える制御デ−タを含む
デ−タフレ−ム信号を前記信号線を介して所定の周期で
一方向伝送するとともに、前記複数のノ−ドはそれぞれ
、受信されたデ−タフレ−ム信号に含まれる制御デ−タ
にエラ−が発生しているときは前記アクチュエ−タに対
して制御デ−タを印加するバッファ回路をこの今回の制
御デ−タで更新しないデ−タ更新機能を備えるようにし
た直列制御装置において、エラ−が発生しない制御デ−
タを含むデ−タフレ−ム信号とエラ−を発生させる制御
デ−タを含むデ−タフレ−ム信号とを順次送出する送出
手段と、この送出手段の出力を前記ノ−ドに接続する第
1の信号線と、前記ノ−ドのバッファ回路の出力端子に
接続された第2の信号線と、この第2の信号線から前記
バッファ回路の出力を受入する受信メモリと、前記受信
メモリのデ−タ内容を判別することにより前記デ−タ更
新機能を検査する検査手段とを有する疑似メインコント
ロ−ラを具え、この疑似メインコントロ−ラによって前
記複数のノ−ド個々のデ−タ更新機能を検査するように
した直列制御装置のノ−ドチェック装置。
3. By serially connecting a plurality of nodes to which one or more actuators are connected to the main controller via a signal line, the main controller can provide a signal to the actuator. A data frame signal including control data is unidirectionally transmitted via the signal line at a predetermined period, and each of the plurality of nodes transmits data included in the received data frame signal. A data update function is provided that does not update the buffer circuit that applies control data to the actuator with the current control data when an error occurs in the control data. Error-free control data in serial control equipment
a transmitting means for sequentially transmitting a data frame signal containing data and a data frame signal containing control data that causes an error; 1 signal line, a second signal line connected to the output terminal of the buffer circuit of the node, a receiving memory receiving the output of the buffer circuit from the second signal line, and a receiving memory connected to the output terminal of the buffer circuit of the node. a pseudo main controller having inspection means for inspecting the data update function by determining the data contents, and the pseudo main controller updates data of each of the plurality of nodes individually A node check device for a serial control device designed to check functionality.
【請求項4】      1乃至複数のアクチュエ−タ
が接続された複数のノ−ドとメインコントロ−ラとを信
号線を介して直列接続することにより、メインコントロ
−ラから前記アクチュエ−タに与える制御デ−タを含む
デ−タフレ−ム信号を前記信号線を介して所定の周期で
一方向伝送するとともに、前記複数のノ−ドはそれぞれ
、受信されたデ−タフレ−ム信号に含まれる制御デ−タ
にエラ−が発生しているときは前記アクチュエ−タに対
して制御デ−タを印加するバッファ回路をこの今回の制
御デ−タで更新しないデ−タ更新機能を備えるようにし
た直列制御装置のノ−ドチェック方法において、エラ−
が発生しない制御デ−タを含むデ−タフレ−ム信号とエ
ラ−を発生させる制御デ−タを含むデ−タフレ−ム信号
とを順次送出し、前記バッファ回路の出力を判別するこ
とにより前記ノ−ドのデ−タ更新機能を検査するように
した直列制御装置のノ−ドチェック方法。
4. A main controller is connected in series with a plurality of nodes to which one or more actuators are connected via a signal line, so that a signal can be supplied from the main controller to the actuator. A data frame signal including control data is unidirectionally transmitted via the signal line at a predetermined period, and each of the plurality of nodes transmits data included in the received data frame signal. A data update function is provided that does not update the buffer circuit that applies control data to the actuator with the current control data when an error occurs in the control data. In the node check method of the serial control device, an error was detected.
A data frame signal containing control data that does not cause an error and a data frame signal containing control data that causes an error are sequentially sent out, and the output of the buffer circuit is determined. A method for checking a node in a serial control device by checking the data update function of a node.
【請求項5】      1乃至複数のセンサおよび1
乃至複数のアクチュエ−タがそれぞれ接続された複数の
ノ−ドとメインコントロ−ラとを信号線を介して直列接
続することにより、メインコントロ−ラから前記アクチ
ュエ−タに与える制御デ−タを含むデ−タフレ−ム信号
を前記信号線を介して所定の周期で一方向伝送するとと
もに、前記複数のノ−ドはそれぞれ、受信されたデ−タ
フレ−ム信号に含まれた制御デ−タを前記アクチュエ−
タに出力するともに、前記センサで検出された検出デ−
タを入力して該入力検出デ−タを前記デ−タフレ−ム信
号に付加して送出するデ−タ入出力機能を備えるように
した直列制御装置において、前記ノ−ドに前記センサお
よびアクチュエ−タの替りとしての疑似入出力装置を接
続して、この疑似入出力装置が接続されたノ−ド個々と
前記メインコントロ−ラの替りとしての疑似メインコン
トロ−ラとを信号線を介して直列接続するとともに、前
記疑似メインコントロ−ラは、前記検出デ−タを前記疑
似入出力装置に送出するとともに、前記制御デ−タを含
むデ−タフレ−ム信号を前記信号線を介して送出する送
出手段と、前記送出手段によって送出した前記検出デ−
タおよび前記制御デ−タを記憶する記憶手段とを具え、
前記疑似入出力装置は、前記送出手段により送出された
検出デ−タを前記ノ−ドに出力するとともに、前記ノ−
ドから入力された制御デ−タを前記疑似メインコントロ
−ラに送出する手段を具え、前記疑似メインコントロ−
ラは、前記ノ−ドから送出されたデ−タフレ−ム信号を
受信して、該受信されたデ−タフレ−ム信号に含まれる
検出デ−タが前記記憶手段で記憶した検出デ−タと一致
していない場合に前記ノ−ドが異常であることを示す信
号を出力するとともに、前記疑似入出力装置から送出さ
れた制御デ−タが前記記憶手段で記憶した制御デ−タと
一致していない場合に前記ノ−ドが異常であることを示
す信号を出力する手段をさらに具え、前記複数のノ−ド
個々のデ−タ入出力機能を検査するようにした直列制御
装置のノ−ドチェック装置。
Claim 5: One or more sensors and one
By connecting a plurality of nodes to which a plurality of actuators are respectively connected and a main controller in series via signal lines, control data given from the main controller to the actuators can be transmitted. The data frame signal included in the received data frame signal is unidirectionally transmitted via the signal line at a predetermined period, and each of the plurality of nodes transmits the control data included in the received data frame signal. The actuator
The detection data detected by the sensor is also output to the sensor.
In the serial control device, the serial control device is provided with a data input/output function for inputting a data frame signal, adding the detected input data to the data frame signal, and transmitting the data. - Connect a pseudo input/output device as a substitute for the controller, and connect each node to which this pseudo input/output device is connected to the pseudo main controller as a substitute for the main controller via a signal line. While connected in series, the pseudo main controller sends the detected data to the pseudo input/output device and sends out a data frame signal including the control data via the signal line. and the detection data sent out by the sending means.
and storage means for storing the control data,
The pseudo input/output device outputs the detection data sent by the sending means to the node, and also outputs the detection data sent by the sending means to the node.
means for sending control data input from the pseudo main controller to the pseudo main controller;
The controller receives the data frame signal sent from the node and determines whether the detected data included in the received data frame signal is the detected data stored in the storage means. If they do not match, a signal indicating that the node is abnormal is output, and the control data sent from the pseudo input/output device is matched with the control data stored in the storage means. The node of the serial control device further comprises means for outputting a signal indicating that the node is abnormal when the node does not match, and the data input/output function of each of the plurality of nodes is inspected. -Do check device.
【請求項6】      1乃至複数のセンサおよび1
乃至複数のアクチュエ−タがそれぞれ接続された複数の
ノ−ドとメインコントロ−ラとを信号線を介して直列接
続することにより、メインコントロ−ラから前記アクチ
ュエ−タに与える制御デ−タを含むデ−タフレ−ム信号
を前記信号線を介して所定の周期で一方向伝送するとと
もに、前記複数のノ−ドはそれぞれ、受信されたデ−タ
フレ−ム信号に含まれた制御デ−タを前記アクチュエ−
タに出力するともに、前記センサで検出された検出デ−
タを入力して該入力検出デ−タを前記デ−タフレ−ム信
号に付加して送出するデ−タ入出力機能を備えるように
した直列制御装置のノ−ドチェック方法において、前記
ノ−ドに前記センサおよびアクチュエ−タの替りとして
の疑似入出力装置を接続して、この疑似入出力装置が接
続されたノ−ド個々と前記メインコントロ−ラの替りと
しての疑似メインコントロ−ラとを信号線を介して直列
接続するとともに、前記疑似メインコントロ−ラから前
記検出デ−タを前記疑似入出力装置に送出するとともに
、前記制御デ−タを含むデ−タフレ−ム信号を前記ノ−
ドに送出する行程と、前記送出した検出デ−タおよび制
御デ−タを記憶する行程と、送出された検出デ−タを前
記疑似入出力装置から前記ノ−ドに出力するとともに、
前記ノ−ドから入力された制御デ−タを前記疑似メイン
コントロ−ラに送出する行程と、前記ノ−ドから送出さ
れたデ−タフレ−ム信号を前記疑似メインコントロ−ラ
で受信して、該受信されたデ−タフレ−ム信号に含まれ
る検出デ−タが前記記憶した検出デ−タと一致していな
い場合に前記ノ−ドが異常であることを示す信号を出力
するとともに、前記疑似入出力装置から送出された制御
デ−タが前記記憶した制御デ−タと一致していない場合
に前記ノ−ドが異常であることを示す信号を出力する行
程とを具え、前記ノ−ドのデ−タ入出力機能を検査する
ようにした直列制御装置のノ−ドチェック方法。
[Claim 6] One or more sensors and one
By connecting a plurality of nodes to which a plurality of actuators are respectively connected and a main controller in series via signal lines, control data given from the main controller to the actuators can be transmitted. The data frame signal included in the received data frame signal is unidirectionally transmitted via the signal line at a predetermined period, and each of the plurality of nodes transmits the control data included in the received data frame signal. The actuator
The detection data detected by the sensor is also output to the sensor.
In the node check method for a serial control device, the serial control device is provided with a data input/output function of inputting a data frame signal, adding the detected input data to the data frame signal, and transmitting the data. A pseudo input/output device as a substitute for the sensor and actuator is connected to the node, and each node connected to this pseudo input/output device and a pseudo main controller as a substitute for the main controller are connected to each node. are connected in series via a signal line, the detected data is sent from the pseudo main controller to the pseudo input/output device, and a data frame signal including the control data is sent to the node. −
a step of sending the sent detection data and control data to the node; a step of storing the sent detection data and control data; and outputting the sent detection data from the pseudo input/output device to the node;
a process of sending control data input from the node to the pseudo main controller; and receiving a data frame signal sent from the node at the pseudo main controller. , outputting a signal indicating that the node is abnormal if the detection data included in the received data frame signal does not match the stored detection data; a step of outputting a signal indicating that the node is abnormal when the control data sent from the pseudo input/output device does not match the stored control data; - A node check method for a serial control device that checks the data input/output function of a node.
【請求項7】      複数のノ−ドとメインコント
ロ−ラとを信号線を介して直列接続することにより、メ
インコントロ−ラから前記複数のノ−ドに与える所定の
デ−タフレ−ム信号を前記信号線を介して所定の周期で
一方向伝送するとともに、前記複数のノ−ドはそれぞれ
、前記デ−タフレ−ム信号が予め設定された断線検出時
間以上検出されない場合に予め設定された断線位置デ−
タを含む、断線発生を示す断線信号を送出する断線検出
機能を備えるようにした直列制御装置において、前記デ
−タフレ−ム信号の伝送を停止する伝送停止手段と、前
記伝送停止手段による伝送停止から前記断線信号が受信
されるまでの時間を計時するタイマ手段と、前記タイマ
手段のカウント値と前記予設定された断線検出時間との
比較に基づき前記ノ−ドの異常を検出するとともに、受
信された断線信号に含まれる断線位置デ−タを判定する
ことにより前記ノ−ドの異常を検出する検出手段とを有
する疑似メインコントロ−ラを具え、この疑似メインコ
ントロ−ラを前記複数のノ−ド個々に接続して前記複数
のノ−ド個々の断線検出機能を検査するようにした直列
制御装置のノ−ドチェック装置。
7. By connecting a plurality of nodes and a main controller in series via signal lines, a predetermined data frame signal given from the main controller to the plurality of nodes can be transmitted. One-way transmission is performed via the signal line at a predetermined period, and each of the plurality of nodes detects a preset disconnection when the data frame signal is not detected for a preset disconnection detection time. location data
In the serial control device including a data frame signal, the serial control device is equipped with a disconnection detection function that sends out a disconnection signal indicating the occurrence of a disconnection, and includes a transmission stop means for stopping transmission of the data frame signal, and a transmission stop means for stopping transmission by the transmission stop means. a timer means for measuring the time from the time to when the disconnection signal is received, and detecting an abnormality in the node based on a comparison between the count value of the timer means and the preset disconnection detection time; a pseudo main controller having detection means for detecting an abnormality in the node by determining wire breakage position data included in the wire breakage signal, and the pseudo main controller is connected to the plurality of nodes. - A node check device for a series control device, which is connected to each node to check the disconnection detection function of each of the plurality of nodes.
【請求項8】      複数のノ−ドとメインコント
ロ−ラとを信号線を介して直列接続することにより、メ
インコントロ−ラから前記複数のノ−ドに与える所定の
デ−タフレ−ム信号を前記信号線を介して所定の周期で
一方向伝送するとともに、前記複数のノ−ドはそれぞれ
、前記デ−タフレ−ム信号が予め設定された断線検出時
間以上検出されない場合に予め設定された断線位置デ−
タを含む、断線発生を示す断線信号を送出する断線検出
機能を備えるようにした直列制御装置のノ−ドチェック
方法において、前記デ−タフレ−ム信号の伝送を停止し
て、該伝送停止から前記断線信号が受信されるまでの時
間を計時して該計時値と前記予設定された断線検出時間
との比較に基づき前記ノ−ドの異常を検出するとともに
、受信された断線信号に含まれる断線位置デ−タを判定
することにより前記ノ−ドの異常を検出して前記ノ−ド
の断線検出機能を検査するようにした直列制御装置のノ
−ドチェック方法。
8. By connecting a plurality of nodes and a main controller in series via signal lines, a predetermined data frame signal given from the main controller to the plurality of nodes can be transmitted. One-way transmission is performed via the signal line at a predetermined period, and each of the plurality of nodes detects a preset disconnection when the data frame signal is not detected for a preset disconnection detection time. location data
In the node check method for a serial control device including a data frame signal, which is equipped with a disconnection detection function that sends a disconnection signal indicating the occurrence of a disconnection, the transmission of the data frame signal is stopped, and the A time period until the disconnection signal is received is detected, and an abnormality of the node is detected based on a comparison between the measured value and the preset disconnection detection time, and the time period is determined to be included in the received disconnection signal. A node check method for a serial control device, wherein an abnormality in the node is detected by determining wire breakage position data, and a wire breakage detection function of the node is tested.
JP2407948A 1990-12-27 1990-12-27 Node check device for serial control device and method therefor Expired - Lifetime JP2603159B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2407948A JP2603159B2 (en) 1990-12-27 1990-12-27 Node check device for serial control device and method therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2407948A JP2603159B2 (en) 1990-12-27 1990-12-27 Node check device for serial control device and method therefor

Publications (2)

Publication Number Publication Date
JPH04225641A true JPH04225641A (en) 1992-08-14
JP2603159B2 JP2603159B2 (en) 1997-04-23

Family

ID=18517465

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2407948A Expired - Lifetime JP2603159B2 (en) 1990-12-27 1990-12-27 Node check device for serial control device and method therefor

Country Status (1)

Country Link
JP (1) JP2603159B2 (en)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5676698A (en) * 1979-11-27 1981-06-24 Mitsubishi Electric Corp Test equipment for monitoring system
JPS62260450A (en) * 1986-05-06 1987-11-12 Fujitsu Ltd Data line terminating equipment and testing instrument for intra-office line terminating equipment
JPH01220545A (en) * 1988-02-29 1989-09-04 Komatsu Ltd Equipment for suppressing erroneous output of transmission data of multiplex data link
JPH01279652A (en) * 1988-05-06 1989-11-09 Komatsu Ltd Series control device
JPH02150138A (en) * 1988-12-01 1990-06-08 Komatsu Ltd Series controller

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5676698A (en) * 1979-11-27 1981-06-24 Mitsubishi Electric Corp Test equipment for monitoring system
JPS62260450A (en) * 1986-05-06 1987-11-12 Fujitsu Ltd Data line terminating equipment and testing instrument for intra-office line terminating equipment
JPH01220545A (en) * 1988-02-29 1989-09-04 Komatsu Ltd Equipment for suppressing erroneous output of transmission data of multiplex data link
JPH01279652A (en) * 1988-05-06 1989-11-09 Komatsu Ltd Series control device
JPH02150138A (en) * 1988-12-01 1990-06-08 Komatsu Ltd Series controller

Also Published As

Publication number Publication date
JP2603159B2 (en) 1997-04-23

Similar Documents

Publication Publication Date Title
US7054695B2 (en) Field maintenance tool with enhanced scripts
JP2010151756A (en) Battery pack
JP4550734B2 (en) Method for performing a functional test of a position measuring device and a position measuring device for carrying out this method
JPH09135258A (en) Test information inspection method and transmission error detector
JPS5836365B2 (en) interface couch
JPH04225641A (en) Device and method for checking node of series control device
US6938191B2 (en) Access control device and testing method
JP2003068865A (en) Self-diagnosis method and apparatus of semiconductor device
JP2005114614A (en) Testing device with test signal monitoring function, and remote testing system
JPH04284511A (en) Abnormality detector for programmable controller
JP3702605B2 (en) Transmission system having trigger function and time interval measuring method of input / output signal thereof
JPH01155452A (en) System for confirming connection of data processing system
JP2009069036A (en) Printed circuit board failure analysis system
JPH08278924A (en) Adapter diagnostic system
JPS5895445A (en) Tester for digital transmission line
JP2765659B2 (en) Self-test method for data processing equipment
JPS59205613A (en) Sequence monitor device
JPS62269528A (en) Self-diagnosis system for communication function
KR0182686B1 (en) Method for testing speech path performance measurement apparatus in switching system
JP3428235B2 (en) Self-monitoring device and self-monitoring method
JPS6161427B2 (en)
CN117456711A (en) Method, device, equipment and medium for testing keys of wireless remote controller
JP3316228B2 (en) Inspection device for parallel data
JP2001201527A (en) Testing device
JPH05145602A (en) Data transmitter