JPH04215444A - Hetero junction field effect semiconductor device - Google Patents

Hetero junction field effect semiconductor device

Info

Publication number
JPH04215444A
JPH04215444A JP41005790A JP41005790A JPH04215444A JP H04215444 A JPH04215444 A JP H04215444A JP 41005790 A JP41005790 A JP 41005790A JP 41005790 A JP41005790 A JP 41005790A JP H04215444 A JPH04215444 A JP H04215444A
Authority
JP
Japan
Prior art keywords
layer
carrier
barrier
valley
field effect
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP41005790A
Other languages
Japanese (ja)
Other versions
JP2964170B2 (en
Inventor
Kozo Makiyama
剛三 牧山
Kazumi Kasai
和美 河西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP41005790A priority Critical patent/JP2964170B2/en
Publication of JPH04215444A publication Critical patent/JPH04215444A/en
Application granted granted Critical
Publication of JP2964170B2 publication Critical patent/JP2964170B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Junction Field-Effect Transistors (AREA)

Abstract

PURPOSE:To prevent the excess increase of a carrier speed even when a certain high electric field is applied and prevent the carrier speed reduction a low electric field. CONSTITUTION:A middle layer 23 constituted of an impurity doped intermediate layer 23B, which has a narrow forbidden band, and a non-doped spacer layer 23A is provided between impurity doped barrier layers 24 which have a wide forbidden band and a carrier running layer 22. Before a carrier running the carrier running layer 22 moves to an L valley L22 in high electric field, it is moved to the intermediate layer 23B so as to speed down by alloy scattering, impurity scattering, increase of effective mass, etc., and the operation of the barrier 24 suppresses the diffusion in the actual space.

Description

【発明の詳細な説明】[Detailed description of the invention]

【0001】0001

【産業上の利用分野】本発明は、高電界領域に於ける素
子特性を改善したヘテロ接合電界効果半導体装置に関す
る。一般に、ヘテロ接合電界効果半導体装置は、通常の
電界効果半導体装置に比較して著しく高速である為、論
理回路に多用されようとしている。然しながら、この種
の電界効果半導体装置を微細化した場合、ソース・ドレ
イン間、及び、ゲート直下の電界強度が増加し、電子の
谷間遷移が発生する。このようになると、電子の有効質
量は急激に増大し、電子の速度は低下する。また、電界
からエネルギを得た電子は走行層から障壁層(電子供給
層)に広く拡散し、エネルギ・バンド構造が二次元電子
ガス層を生成し難いような形状に変化してしまう。従っ
て、前記のような問題を解消しないと、この種の電界効
果半導体装置を微細化、即ち、高集積化しても期待する
性能は得られない。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a heterojunction field effect semiconductor device with improved device characteristics in a high electric field region. In general, heterojunction field effect semiconductor devices are significantly faster than normal field effect semiconductor devices, and are therefore increasingly being used in logic circuits. However, when this type of field effect semiconductor device is miniaturized, the electric field strength between the source and drain and directly under the gate increases, causing electron valley transition. When this happens, the effective mass of the electron increases rapidly and the velocity of the electron decreases. Further, electrons that have obtained energy from the electric field widely diffuse from the traveling layer to the barrier layer (electron supply layer), and the energy band structure changes to a shape that makes it difficult to generate a two-dimensional electron gas layer. Therefore, unless the above-mentioned problems are solved, even if this type of field effect semiconductor device is miniaturized, ie, highly integrated, it will not be possible to obtain the expected performance.

【0002】0002

【従来の技術】第5図は高電子移動度トランジスタ(h
igh  electron  mobility  
transistor:HEMT)の従来例を説明する
為の要部エネルギ・バンド・ダイヤグラムを表している
。図に於いて、2は電子走行層、3はスペーサ層、4は
障壁層(電子供給層)、5は二次元電子ガス層、EV 
は価電子帯の頂、EC は伝導帯の底、L2 は電子走
行層2に於けるL谷、L4 は障壁層4に於けるL谷、
eは電子をそれぞれ示している。このHEMTは、正常
な動作状態に於いて、電子eは散乱などを受けることが
少ない二次元電子ガス層5を高速で走行する。
[Prior Art] Figure 5 shows a high electron mobility transistor (h
high electron mobility
This figure shows a main part energy band diagram for explaining a conventional example of a HEMT (transistor: HEMT). In the figure, 2 is an electron transit layer, 3 is a spacer layer, 4 is a barrier layer (electron supply layer), 5 is a two-dimensional electron gas layer, and EV
is the top of the valence band, EC is the bottom of the conduction band, L2 is the L valley in the electron transit layer 2, L4 is the L valley in the barrier layer 4,
e indicates an electron. In this HEMT, in a normal operating state, electrons e travel at high speed through a two-dimensional electron gas layer 5 where they are less likely to be scattered.

【0003】0003

【発明が解決しようとする課題】第5図に見られるHE
MTを微細化した場合、前記したように、ソース・ドレ
イン間やゲート直下での電界強度が高くなり、電子eは
高電界に依って加速される。従って、電子eが過剰なエ
ネルギを得た場合、二次元電子ガス層5が存在している
Γ谷からL谷や障壁層4に遷移拡散し、L谷に遷移した
電子eは有効質量が急激に増大し、電子速度は減少する
。そのようになると、電子移動度は低下し、電流・電圧
特性は負性抵抗を示す。また、三角ポテンシャルから障
壁層4へ溢れ出した高エネルギ電子は、エネルギ・バン
ドの曲がりを解消して平坦化するので、二次元電子ガス
層5が生成され難い状態となり、二次元電子の数が少な
くなり、しきい値電圧は高くなってしまう。このように
、大きい電流を取り出そうとして、HEMTに過剰な電
界を印加すると、加速された電子が谷間遷移したり、或
いは、実空間遷移して電子速度及びキャリヤ濃度は低下
してしまう。本発明は、或る程度の高電界を印加しても
、キャリヤ速度が過度に上昇しないように、且つ、低電
界でのキャリヤ速度は低下しないようにする。
[Problem to be solved by the invention] HE seen in Figure 5
When the MT is miniaturized, as described above, the electric field strength between the source and drain and directly under the gate increases, and the electrons e are accelerated by the high electric field. Therefore, when the electron e obtains excessive energy, it transitions and diffuses from the Γ valley where the two-dimensional electron gas layer 5 exists to the L valley and the barrier layer 4, and the effective mass of the electron e that has transitioned to the L valley rapidly increases. increases and the electron velocity decreases. When this happens, electron mobility decreases and current/voltage characteristics exhibit negative resistance. In addition, the high-energy electrons overflowing from the triangular potential to the barrier layer 4 eliminate the bending of the energy band and flatten it, making it difficult to generate the two-dimensional electron gas layer 5, and the number of two-dimensional electrons decreases. As a result, the threshold voltage becomes high. In this way, when an excessive electric field is applied to the HEMT in an attempt to extract a large current, the accelerated electrons undergo valley transition or real space transition, resulting in a decrease in electron velocity and carrier concentration. The present invention prevents the carrier velocity from increasing excessively even when a certain high electric field is applied, and prevents the carrier velocity from decreasing in a low electric field.

【0004】0004

【課題を解決するための手段】第1図及び第2図は本発
明の原理を説明する為のヘテロ接合電界効果半導体装置
のエネルギ・バンド・ダイヤグラムを表し、第5図に於
いて用いた記号と同記号は同部分を表すか或いは同じ意
味を持つものとする。図に於いて、22はキャリヤ走行
層、23は中間介在層、23Aは中間介在層23を構成
するスペーサ層、23Bは中間介在層23を構成する中
間層、23Cは中間介在層23を構成する中間層、24
は障壁層(キャリヤ供給層)、25は二次元キャリヤ・
ガス層、ΔEC1は二次元キャリヤ・ガス層25からス
ペーサ層23Aに於ける伝導帯の底までのバンド不連続
値、ΔEC2は中間層23Bに於ける伝導帯の底と障壁
層24に於ける伝導帯の底との間のバンド不連続値、L
22はキャリヤ走行層22に於けるL谷、L23は中間
介在層23に於けるL谷、L24は障壁層24に於ける
L谷をそれぞれ示している。第1図に見られるヘテロ接
合電界効果半導体装置では中間介在層23がスペーサ層
23Aと中間層23Bとで構成され、また、第2図に見
られるヘテロ接合電界効果半導体装置では中間介在層2
3がスペーサ層23Aと中間層23Cとで構成されてい
る。このような構成にすると、キャリヤ速度が過剰に上
昇することは抑制され、キャリヤの谷間遷移、或いは、
実空間遷移は起こり難くすることができ、しかも、低電
界でのキャリヤ移動度は低下しない。
[Means for Solving the Problems] FIGS. 1 and 2 show energy band diagrams of a heterojunction field effect semiconductor device for explaining the principle of the present invention, and the symbols used in FIG. The same symbol represents the same part or has the same meaning. In the figure, 22 is a carrier running layer, 23 is an intermediate layer, 23A is a spacer layer that constitutes the intermediate layer 23, 23B is an intermediate layer that constitutes the intermediate layer 23, and 23C is the intermediate layer 23. middle class, 24
25 is a barrier layer (carrier supply layer), and 25 is a two-dimensional carrier layer.
gas layer, ΔEC1 is the band discontinuity value from the two-dimensional carrier gas layer 25 to the bottom of the conduction band in the spacer layer 23A, and ΔEC2 is the value of the conduction between the bottom of the conduction band in the intermediate layer 23B and the barrier layer 24. band discontinuity value between the bottom of the band, L
22 indicates an L valley in the carrier traveling layer 22, L23 indicates an L valley in the intermediate intervening layer 23, and L24 indicates an L valley in the barrier layer 24, respectively. In the heterojunction field effect semiconductor device shown in FIG. 1, the intermediate intervening layer 23 is composed of a spacer layer 23A and an intermediate layer 23B, and in the heterojunction field effect semiconductor device shown in FIG.
3 is composed of a spacer layer 23A and an intermediate layer 23C. With such a configuration, an excessive increase in carrier velocity is suppressed, and carrier trough transition or
Real-space transitions can be made less likely to occur, yet carrier mobility at low electric fields is not degraded.

【0005】前記したようなことから、本発明に依るヘ
テロ接合電界効果半導体装置に於いては、(1)  障
壁層(例えばn−AlGaAs障壁層24)とキャリヤ
走行層(例えばノン・ドープGaAsキャリヤ走行層2
2)との間にキャリヤ走行層に比較してキャリヤ移動度
が小さく且つ障壁の高さが障壁層に比較して低い中間層
(例えばn−AlGaAs中間層23B)及び中間層と
障壁高さが同じであるスペーサ層(例えばi−AlGa
Asスペーサ層23A)からなる中間介在層(例えば中
間介在層23)を中間層と障壁層とが対向するよう設け
てなることを特徴とするか、或いは、(2)  前記(
1)に於いて、中間介在層が不純物添加された量子井戸
からなる中間層(例えばn−GaAs中間層23C)並
びに障壁高さ(例えばバンド不連続値ΔEC1)がキャ
リヤ走行層に於けるL谷(例えばL谷L22)に比較し
て低いスペーサ層で構成されてなることを特徴とする。
From the above, in the heterojunction field effect semiconductor device according to the present invention, (1) a barrier layer (for example, n-AlGaAs barrier layer 24) and a carrier transport layer (for example, non-doped GaAs carrier layer 24) are formed. Running layer 2
2) and an intermediate layer (e.g., n-AlGaAs intermediate layer 23B) in which the carrier mobility is lower than that of the carrier transport layer and the barrier height is lower than that of the barrier layer, and the intermediate layer and the barrier height are lower than that of the barrier layer. A spacer layer that is the same (e.g. i-AlGa
(2) The method is characterized in that an intermediate intervening layer (for example, intermediate intervening layer 23) consisting of an As spacer layer 23A) is provided such that the intermediate layer and the barrier layer face each other, or (2) the above (
In 1), the intermediate intervening layer consists of an impurity-doped quantum well (e.g. n-GaAs intermediate layer 23C) and the barrier height (e.g. band discontinuity value ΔEC1) is the L valley in the carrier transport layer. (For example, the L valley L22) is characterized by being composed of a lower spacer layer than the L valley L22.

【0006】[0006]

【作用】第1図に見られるように、キャリヤ走行層22
内で加速されたキャリヤは、バンド不連続値ΔEC1を
越えるエネルギを得た時点でスペーサ層23A並びに中
間層23Bに遷移する。この遷移したキャリヤは、中間
層23Bでの有効質量の増加、不純物散乱、合金散乱な
どでエネルギ緩和される。尚、この場合の有効質量の増
加は、L谷に遷移することに依る有効質量の増加に比較
すると小さい。このようにしてエネルギ緩和されること
で或る程度のエネルギを失ったキャリヤは中間層23B
と障壁層24との間に存在するバンド不連続値ΔEC2
を越えることができず、一部は再びキャリヤ走行層22
に戻ることになり、実空間に於ける電子の拡散は最小限
に抑えられるので、エネルギを得たキャリヤがキャリヤ
走行層22に於けるL谷L22及び障壁層24内の広い
範囲に遷移することはなくなる。また、第2図に見られ
るように、キャリヤ走行層22内で加速されたキャリヤ
は、キャリヤ走行層22に於けるL谷L22よりも伝導
帯の底が低いスペーサ層23Aを飛び越えて量子井戸で
ある中間層23Cに落ち込んでしまう。このようなこと
から、スペーサ層23Aに於ける伝導帯の底よりも高い
エネルギをもったキャリヤは少なくなり、同じく、谷間
散乱や広範囲の実空間遷移は抑制されるものである。
[Operation] As seen in FIG. 1, the carrier running layer 22
The carriers accelerated within the spacer layer 23A and the intermediate layer 23B transition to the spacer layer 23A and the intermediate layer 23B at the time when they obtain energy exceeding the band discontinuity value ΔEC1. The energy of the transitioned carriers is relaxed by an increase in effective mass in the intermediate layer 23B, impurity scattering, alloy scattering, etc. Note that the increase in effective mass in this case is small compared to the increase in effective mass due to transition to the L valley. The carriers that have lost a certain amount of energy due to energy relaxation in this way are transferred to the intermediate layer 23B.
Band discontinuity value ΔEC2 existing between and barrier layer 24
, and a part of the carrier travel layer 22
Since the diffusion of electrons in real space is minimized, the carriers that have obtained energy can migrate to a wide range within the L valley L22 in the carrier transport layer 22 and the barrier layer 24. will disappear. Furthermore, as seen in FIG. 2, the carriers accelerated in the carrier transit layer 22 jump over the spacer layer 23A, where the bottom of the conduction band is lower than the L valley L22 in the carrier transit layer 22, and enter the quantum well. I fall into a certain middle class 23C. For this reason, the number of carriers with energy higher than the bottom of the conduction band in the spacer layer 23A is reduced, and valley scattering and wide range real space transition are also suppressed.

【0007】[0007]

【実施例】第3図は第1図に見られるエネルギ・バンド
構造をもつHEMTの実施例を説明する為の要部切断側
面図を表し、第1図及び第2図に於いて用いた記号と同
記号は同部分を表すか或いは同じ意味を持つものとする
。図に於いて、21は基板、26は絶縁膜、27はソー
ス電極、27Aは合金化領域、28はドレイン電極、2
8Aは合金化領域、29はゲート電極をそれぞれ示して
いる。
[Example] Figure 3 shows a cutaway side view of essential parts to explain an example of a HEMT having the energy band structure shown in Figure 1, and the symbols used in Figures 1 and 2 are used. The same symbol represents the same part or has the same meaning. In the figure, 21 is a substrate, 26 is an insulating film, 27 is a source electrode, 27A is an alloyed region, 28 is a drain electrode, 2
8A indicates an alloyed region, and 29 indicates a gate electrode.

【0008】第3図に見られるHEMTに於ける諸部分
の主要なデータを例示すると次の通りである。 ■  基板21について 材料:半絶縁性GaAs ■  キャリヤ走行層22について 材料:ノン・ドープGaAs厚さ:5000〔Å〕■ 
 スペーサ層23Aについて 材料:i−AlGaAs厚さ:60〔Å〕■  中間層
23Bについて 材料:n−AlGaAs不純物:Si不純物濃度:1×
1018〔cm−3〕厚さ:100〔Å〕■  障壁層
(キャリヤ供給層)24について材料:n−AlGaA
s不純物:Si不純物濃度:1×1018〔cm−3〕
厚さ:500〔Å〕■  絶縁膜26について 材料:SiON厚さ:2000〔Å〕 ■  ソース電極27及びドレイン電極28について材
料:AuGe/Au厚さ:500〔Å〕/2000〔Å
〕 ■  ゲート電極29について 材料:Al厚さ:500〔Å〕 このような構成をもったHEMTに於いて、二次元キャ
リヤ・ガス層25からスペーサ層23Aに於ける伝導帯
の底までのバンド不連続値ΔEC1は200〔meV〕
、そして、中間層23Bに於ける伝導帯の底と障壁層2
4に於ける伝導帯の底との間のバンド不連続値ΔEC2
は100〔meV〕である。尚、ソース・ドレイン間距
離は2〔μm〕とした。
[0008] The main data of various parts in the HEMT shown in FIG. 3 are exemplified as follows. ■ Regarding the substrate 21 Material: Semi-insulating GaAs ■ Regarding the carrier transport layer 22 Material: Non-doped GaAs Thickness: 5000 [Å] ■
About the spacer layer 23A Material: i-AlGaAs Thickness: 60 [Å] ■ About the intermediate layer 23B Material: n-AlGaAs Impurity: Si Impurity concentration: 1×
1018 [cm-3] Thickness: 100 [Å] ■ Regarding the barrier layer (carrier supply layer) 24 Material: n-AlGaA
s impurity: Si impurity concentration: 1 x 1018 [cm-3]
Thickness: 500 [Å] ■ About the insulating film 26 Material: SiON Thickness: 2000 [Å] ■ About the source electrode 27 and drain electrode 28 Material: AuGe/Au Thickness: 500 [Å]/2000 [Å]
] ■ About the gate electrode 29 Material: Al Thickness: 500 [Å] In a HEMT with such a configuration, there is a band loss from the two-dimensional carrier gas layer 25 to the bottom of the conduction band in the spacer layer 23A. Continuous value ΔEC1 is 200 [meV]
, and the bottom of the conduction band in the intermediate layer 23B and the barrier layer 2
Band discontinuity value ΔEC2 between the bottom of the conduction band at 4
is 100 [meV]. Note that the distance between the source and drain was 2 [μm].

【0009】第3図に見られるHEMTは従来から多用
されている技術を適用することで簡単に製造することが
できる。 (1)  分子線エピタキシャル成長(molecul
ar  beam  epitaxy:MBE)法を適
用することに依り、半絶縁性GaAs基板21上にノン
・ドープGaAsキャリヤ走行層22、i−AlGaA
sスペーサ層23A、n−AlGaAs中間層23B、
n−AlGaAs障壁層24を成長させる。尚、MBE
法は有機金属気相成長(metalorganic  
vapor  phase  epitaxy:MOV
PE)法に代替しても良い。 (2)  化学気相堆積(chemical  vap
or  deposition:CVD)を適用するこ
とに依り、障壁層24上にSiONからなる絶縁膜26
を形成する。 (3)  フォト・リソグラフィ技術に於けるレジスト
・プロセス並びにエッチング・ガスをCF4 系とする
反応性イオン・エッチング(reactiveion 
 etching:RIE)法を適用することに依り、
絶縁膜26のエッチングを行ってソース電極コンタクト
窓及びドレイン電極コンタクト窓を形成する。 (4)  絶縁膜26のエッチングを行った際のマスク
膜であるフォト・レジスト膜をそのまま残した状態で、
真空蒸着法並びに該フォト・レジスト膜を溶解・除去す
ることに依るリフト・オフ法を適用することに依り、A
uGe/Auからなるソース電極27及びドレイン電極
28を形成する。 (5)  温度を450〔℃〕、時間を3〔分〕とする
合金化熱処理を行って、合金化領域27A及び合金化領
域28Aを形成する。 (6)  フォト・リソグラフィ技術に於けるレジスト
・プロセス並びにエッチング・ガスをCF4 系とする
RIE法を適用することに依り、絶縁膜26のエッチン
グを行ってゲート電極コンタクト窓を形成する。 (7)  絶縁膜26のエッチングを行った際のマスク
膜であるフォト・レジスト膜をそのまま残した状態で、
真空蒸着法並びに該フォト・レジスト膜を溶解・除去す
ることに依るリフト・オフ法を適用することに依り、A
lからなるゲート電極29を形成する。
The HEMT shown in FIG. 3 can be easily manufactured by applying techniques that have been widely used in the past. (1) Molecular beam epitaxial growth
By applying the ar beam epitaxy (MBE) method, a non-doped GaAs carrier transport layer 22 and an i-AlGaA layer are formed on a semi-insulating GaAs substrate 21.
s spacer layer 23A, n-AlGaAs intermediate layer 23B,
An n-AlGaAs barrier layer 24 is grown. Furthermore, M.B.E.
The method is metalorganic vapor phase epitaxy (metalorganic vapor phase epitaxy).
vapor phase epitaxy:MOV
PE) method may be used instead. (2) Chemical vapor deposition
By applying CVD), an insulating film 26 made of SiON is formed on the barrier layer 24.
form. (3) Resist process in photolithography technology and reactive ion etching using CF4-based etching gas.
By applying the etching: RIE) method,
The insulating film 26 is etched to form a source electrode contact window and a drain electrode contact window. (4) With the photoresist film, which is the mask film used when etching the insulating film 26, remaining as it is,
By applying a vacuum evaporation method and a lift-off method that involves dissolving and removing the photoresist film, A.
A source electrode 27 and a drain electrode 28 made of uGe/Au are formed. (5) Alloying heat treatment is performed at a temperature of 450 [° C.] and a time of 3 [minutes] to form alloyed regions 27A and 28A. (6) The insulating film 26 is etched to form a gate electrode contact window by applying a resist process in photolithography technology and an RIE method using a CF4-based etching gas. (7) With the photoresist film, which is the mask film used when etching the insulating film 26, remaining as it is,
By applying a vacuum evaporation method and a lift-off method that involves dissolving and removing the photoresist film, A.
A gate electrode 29 made of L is formed.

【0010】第4図は第3図に見られる実施例の電流−
電圧特性を従来例のそれと比較して表した線図である。 図では、縦軸にソース・ドレイン間電流を、横軸にソー
ス・ドレイン間電圧をそれぞれ採ってあり、実線は本発
明一実施例に関する特性線であって中間介在層23をも
つHEMTについて測定して得られたものであり、破線
は従来例に関する特性線であって中間介在層をもたない
HEMTについて測定して得たものである。図から判る
ように、本発明一実施例、即ち、中間介在層23を設け
たものは、高電界になるまで電流飽和は起こらず、しか
も、低電界では中間介在層23の有無に拘わらず差異が
殆ど見られない。従って、中間介在層23の存在に依っ
てキャリヤ走行層22に於ける谷間遷移は抑制されたも
のと考えられる。また、谷間遷移が抑制されれば、エネ
ルギ準位が同程度である障壁層24への実空間遷移も抑
制されることは当然である。
FIG. 4 shows the current of the embodiment shown in FIG.
FIG. 3 is a diagram showing voltage characteristics in comparison with those of a conventional example. In the figure, the vertical axis shows the source-drain current, and the horizontal axis shows the source-drain voltage. The solid line is a characteristic line related to one embodiment of the present invention, which was measured for a HEMT with an intermediate intervening layer 23. The broken line is a characteristic line for the conventional example, which was obtained by measuring a HEMT without an intermediate intervening layer. As can be seen from the figure, in one embodiment of the present invention, that is, one in which the intermediate layer 23 is provided, current saturation does not occur until the electric field becomes high, and moreover, at low electric fields, there is no difference regardless of the presence or absence of the intermediate layer 23. is hardly seen. Therefore, it is considered that the existence of the intermediate intervening layer 23 suppresses the valley transition in the carrier traveling layer 22. Moreover, if the valley transition is suppressed, it is natural that the real space transition to the barrier layer 24 having the same energy level is also suppressed.

【0011】さて、次に、第2図に見られるエネルギ・
バンド構造をもつHEMTの実施例としては、第3図に
ついて説明したHEMTに於ける中間層23Bに対応す
る中間層23Cが厚さ50〔Å〕のGaAsからなる量
子井戸になっていることを除いて他は同一の構成にして
良い。尚、この中間層23CはGaAsのみならず、A
l組成が低いAlGaAsを用いることができ、要は、
量子井戸が形成されれば良い。この実施例に於いても、
電流−電圧特性に著しい改善が見られ、また、量子井戸
である中間層23Cを介挿したことに依る二次元キャリ
ヤ・ガス層25に於ける伝導キャリヤ数(伝導電子数)
の顕著な減少は認められなかった。
[0011] Next, the energy shown in Fig. 2
As an example of a HEMT having a band structure, the intermediate layer 23C corresponding to the intermediate layer 23B in the HEMT explained with reference to FIG. 3 is a quantum well made of GaAs with a thickness of 50 [Å]. The other configurations may be the same. Note that this intermediate layer 23C is made of not only GaAs but also A
AlGaAs with a low l composition can be used, in short,
It is sufficient if a quantum well is formed. Also in this example,
A significant improvement was seen in the current-voltage characteristics, and the number of conduction carriers (number of conduction electrons) in the two-dimensional carrier gas layer 25 was increased due to the interposition of the intermediate layer 23C, which is a quantum well.
No significant decrease was observed.

【0012】0012

【発明の効果】本発明に依るヘテロ接合電界効果半導体
装置に於いては、禁止帯幅が広く且つ不純物を添加した
障壁層(キャリヤ供給層)とキャリヤ走行層との間に禁
止帯幅が狭く且つ不純物を添加した中間層及び不純物を
添加しないスペーサ層からなる中間介在層を設けてある
。この構成を採ることに依り、キャリヤ走行層を走行す
るキャリヤはL谷に遷移して急激に移動度が低下する前
に中間層に遷移して合金散乱、不純物散乱、有効質量の
増加などの影響を受けて速度の増加が抑制されるから、
谷間遷移に起因する程のキャリヤ移動度低下は発生せず
、そして、中間層に遷移したキャリヤは障壁層の存在で
実空間に於ける拡散は最小限に抑えられ、従って、従来
のものに比較して高電界下に於ける特性は向上する。ま
た、中間層が量子井戸で構成されている場合には、キャ
リヤに対して更に大きなブレーキをかけることができる
[Effects of the Invention] In the heterojunction field effect semiconductor device according to the present invention, the forbidden band width is wide and the forbidden band width is narrow between the impurity-doped barrier layer (carrier supply layer) and the carrier transit layer. Further, an intermediate intervening layer consisting of an intermediate layer to which impurities are added and a spacer layer to which no impurities are added is provided. By adopting this configuration, the carriers traveling in the carrier traveling layer transition to the L valley and before their mobility rapidly decreases, they transition to the intermediate layer where they are affected by alloy scattering, impurity scattering, increase in effective mass, etc. Since the increase in speed is suppressed by
The carrier mobility does not decrease to the extent caused by valley transition, and the diffusion of carriers that have transitioned to the intermediate layer in real space is minimized due to the presence of the barrier layer. Therefore, compared to the conventional one, As a result, the characteristics under high electric fields are improved. Furthermore, if the intermediate layer is composed of a quantum well, an even greater brake can be applied to carriers.

【図面の簡単な説明】[Brief explanation of the drawing]

【図1】本発明の原理を説明する為のヘテロ接合電界効
果半導体装置のエネルギ・バンド・ダイヤグラムである
FIG. 1 is an energy band diagram of a heterojunction field effect semiconductor device for explaining the principle of the present invention.

【図2】本発明の原理を説明する為のヘテロ接合電界効
果半導体装置のエネルギ・バンド・ダイヤグラムである
FIG. 2 is an energy band diagram of a heterojunction field effect semiconductor device for explaining the principle of the present invention.

【図3】第1図に見られるエネルギ・バンド構造をもつ
HEMTの実施例を説明する為の要部切断側面図である
FIG. 3 is a side view with a main part cut away to explain an embodiment of a HEMT having the energy band structure shown in FIG. 1;

【図4】第3図に見られる実施例の電流−電圧特性を従
来例のそれと比較して表した線図である。
FIG. 4 is a diagram showing the current-voltage characteristics of the embodiment shown in FIG. 3 in comparison with that of the conventional example.

【図5】高電子移動度トランジスタの従来例を説明する
為の要部エネルギ・バンド・ダイヤグラムである。
FIG. 5 is a main part energy band diagram for explaining a conventional example of a high electron mobility transistor.

【符号の説明】[Explanation of symbols]

22  キャリヤ走行層 23  中間介在層 23A  中間介在層23を構成するスペーサ層23B
  中間介在層23を構成する中間層23C  中間介
在層23を構成する中間層24  障壁層(キャリヤ供
給層) 25  二次元キャリヤ・ガス層 ΔEC1  バンド不連続値 ΔEC2  バンド不連続値 L22  キャリヤ走行層22に於けるL谷L23  
中間介在層23に於けるL谷L24  障壁層24に於
けるL谷
22 Carrier running layer 23 Intermediate intervening layer 23A Spacer layer 23B constituting intermediate intervening layer 23
Intermediate layer 23C constituting intermediate intervening layer 23 Intermediate layer 24 constituting intermediate intervening layer 23 Barrier layer (carrier supply layer) 25 Two-dimensional carrier gas layer ΔEC1 Band discontinuity value ΔEC2 Band discontinuity value L22 To carrier traveling layer 22 L valley L23 in
L valley L24 in intermediate intervening layer 23 L valley in barrier layer 24

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】  障壁層とキャリヤ走行層との間にキャ
リヤ走行層に比較してキャリヤ移動度が小さく且つ障壁
の高さが障壁層に比較して低い中間層及び中間層と障壁
高さが同じであるスペーサ層からなる中間介在層を中間
層が障壁層に対向するよう設けてなることを特徴とする
ヘテロ接合電界効果半導体装置。
1. Between the barrier layer and the carrier running layer, an intermediate layer having a lower carrier mobility than the carrier running layer and a lower barrier height than the barrier layer, and an intermediate layer and a barrier height. 1. A heterojunction field effect semiconductor device comprising an intermediate intervening layer made of the same spacer layer so that the intermediate layer faces a barrier layer.
【請求項2】  中間介在層が不純物添加された量子井
戸からなる中間層並びに障壁高さがキャリヤ走行層に於
けるL谷に比較して低いスペーサ層で構成されてなるこ
とを特徴とする請求項1のヘテロ接合電界効果半導体装
置。
[Claim 2] A claim characterized in that the intermediate intervening layer is composed of an intermediate layer made of a quantum well doped with impurities and a spacer layer whose barrier height is lower than the L valley in the carrier transit layer. Item 1. Heterojunction field effect semiconductor device.
JP41005790A 1990-12-13 1990-12-13 Heterojunction field effect semiconductor device Expired - Fee Related JP2964170B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP41005790A JP2964170B2 (en) 1990-12-13 1990-12-13 Heterojunction field effect semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP41005790A JP2964170B2 (en) 1990-12-13 1990-12-13 Heterojunction field effect semiconductor device

Publications (2)

Publication Number Publication Date
JPH04215444A true JPH04215444A (en) 1992-08-06
JP2964170B2 JP2964170B2 (en) 1999-10-18

Family

ID=18519287

Family Applications (1)

Application Number Title Priority Date Filing Date
JP41005790A Expired - Fee Related JP2964170B2 (en) 1990-12-13 1990-12-13 Heterojunction field effect semiconductor device

Country Status (1)

Country Link
JP (1) JP2964170B2 (en)

Also Published As

Publication number Publication date
JP2964170B2 (en) 1999-10-18

Similar Documents

Publication Publication Date Title
JP2676442B2 (en) Heterojunction field effect transistor and manufacturing method thereof
EP0051271B1 (en) Heterojunction semiconductor device
JPH0573055B2 (en)
JPS59207667A (en) Semiconductor device
EP0408001B1 (en) Semiconductor device having a selectively doped heterostructure
US6570194B2 (en) Compound semiconductor field effect transistor with improved ohmic contact layer structure and method of forming the same
JPH04215444A (en) Hetero junction field effect semiconductor device
JPS59181069A (en) Semiconductor device
JPS63161677A (en) Field effect transistor
JP2652647B2 (en) Heterojunction field effect transistor
JPH0230182B2 (en) HANDOTAISOCHI
JP3304343B2 (en) Field effect transistor
JP2658513B2 (en) Field effect transistor
EP0131111A2 (en) Semiconductor device having a heterojunction
JPS5851570A (en) Semiconductor device
JP3020578B2 (en) Semiconductor device
JPH03211839A (en) Compound semiconductor device and method of manufacturing the same
JPS63229763A (en) Semiconductor device
JPH0243765A (en) Manufacture of compound semiconductor device
JP2615714B2 (en) Heterojunction field effect transistor
JPH0485957A (en) Semiconductor device and manufacture of the same
JPH01120871A (en) Semiconductor device
JP2917530B2 (en) Semiconductor device
JPS6068661A (en) Semiconductor device
JPS63155772A (en) Field effect transistor

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19990622

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080813

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees