JPH042146U - - Google Patents

Description

【図面の簡単な説明】

第１図はこの考案の一実施例を示す受信回路の
構成図、第２図は第１図に示した受信回路の入出
力信号例を示すタイムチヤート図、第３図は従来
の受信回路を示す構成図、第４図は第３図に示し
た受信回路の入出力信号例を示すタイムチヤート
図である。図において１……差動増幅器、２……
比較器、３……カウンタ、４……フリツプ・フロ
ツプ回路１、５……フリツプ・フロツプ回路２、
Ａ及びＢ……入力アナログ信号１及び２、Ｃ……
スレシヨルド電圧、Ｄ……比較器２及び３の出力
デジタル信号、Ｅ……スタート信号トリガ、Ｆ…
…ストツプ信号トリガ、Ｇ……サンプリングした
スタート信号、Ｈ……サンプリングしたストツプ
信号である。なお、図中、同一符号は同一、また
は相当部分を示す。

Claims (1)

【実用新案登録請求の範囲】
1. 入力したアナログ信号を増幅する差動増幅器と
   、増幅したアナログ信号をスレシヨルド電圧と比
   較してデジタル信号に変換する比較器と、そのデ
   ジタル信号の開始と終了をフリツプ・フロツプ回
   路に知らせるカウンタと、デジタル信号の開始時
   のスタート信号が有効か否かを判断するフリツプ
   ・フロツプ回路１と、出力したデジタル信号が正
   常であつたか否かを判断するフリツプ・フロツプ
   回路２とを備えた受信回路。