JPH0293836U - - Google Patents
Info
- Publication number
- JPH0293836U JPH0293836U JP221389U JP221389U JPH0293836U JP H0293836 U JPH0293836 U JP H0293836U JP 221389 U JP221389 U JP 221389U JP 221389 U JP221389 U JP 221389U JP H0293836 U JPH0293836 U JP H0293836U
- Authority
- JP
- Japan
- Prior art keywords
- level
- input signal
- input
- signal
- interface circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
Landscapes
- Manipulation Of Pulses (AREA)
Description
第1図はこの考案の一実施例によるインターフ
エース回路を示す回路図、第2図は従来のインタ
ーフエース回路を示す回路図である。 図において、1はパルストランス、2,3はコ
ンパレータ、4は非反転増幅回路、11はボルテ
ージフオロワ、12はコンデンサを示す。なお、
図中、同一符号は同一、または相当部分を示す。
エース回路を示す回路図、第2図は従来のインタ
ーフエース回路を示す回路図である。 図において、1はパルストランス、2,3はコ
ンパレータ、4は非反転増幅回路、11はボルテ
ージフオロワ、12はコンデンサを示す。なお、
図中、同一符号は同一、または相当部分を示す。
Claims (1)
- 外部より入力する信号のレベルが変化するイン
ターフエース回路において、入力信号を波形整形
するコンパレータのスレツシヨルドレベルを入力
信号レベルの変化に応じて変化させたことを特徴
とするインターフエース回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP221389U JPH0293836U (ja) | 1989-01-12 | 1989-01-12 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP221389U JPH0293836U (ja) | 1989-01-12 | 1989-01-12 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0293836U true JPH0293836U (ja) | 1990-07-25 |
Family
ID=31202790
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP221389U Pending JPH0293836U (ja) | 1989-01-12 | 1989-01-12 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0293836U (ja) |
-
1989
- 1989-01-12 JP JP221389U patent/JPH0293836U/ja active Pending