JPH04214202A - Pulse-width narrowing apparatus and hard disk apparatus using this apparatus - Google Patents
Pulse-width narrowing apparatus and hard disk apparatus using this apparatusInfo
- Publication number
- JPH04214202A JPH04214202A JP3896591A JP3896591A JPH04214202A JP H04214202 A JPH04214202 A JP H04214202A JP 3896591 A JP3896591 A JP 3896591A JP 3896591 A JP3896591 A JP 3896591A JP H04214202 A JPH04214202 A JP H04214202A
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- delay line
- hard disk
- pulses
- point
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000004048 modification Effects 0.000 claims description 6
- 238000012986 modification Methods 0.000 claims description 6
- 230000003321 amplification Effects 0.000 claims description 5
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 5
- 230000009471 action Effects 0.000 abstract description 3
- 230000002238 attenuated effect Effects 0.000 abstract description 2
- 238000013500 data storage Methods 0.000 abstract description 2
- 230000000630 rising effect Effects 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 6
- 230000003111 delayed effect Effects 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 238000004590 computer program Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000005415 magnetization Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000003595 spectral effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/01—Shaping pulses
- H03K5/04—Shaping pulses by increasing duration; by decreasing duration
- H03K5/06—Shaping pulses by increasing duration; by decreasing duration by the use of delay lines or other analogue delay elements
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Digital Magnetic Recording (AREA)
- Pulse Circuits (AREA)
Abstract
Description
【発明の詳細な説明】[Detailed description of the invention]
【0001】0001
【産業上の利用分野】本発明は、パルス狭幅化装置、特
に、データを、ハードディスク装
置の蓄積ディスクから読出した際に発生されるパルスを
狭幅化するための手段、及びそれによるハードディスク
装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a pulse width narrowing device, particularly a means for narrowing the pulse width generated when data is read from a storage disk of a hard disk drive, and a hard disk drive using the same. Regarding.
【0002】0002
【従来の技術】ハードディスク装置のディジタル方式記
憶技術において、書込み電流パルスの情報信号が、書込
みヘッドを通過すると、ヘッドの下で動いているハード
ディスク上に、対応する磁気パターンを誘導する。BACKGROUND OF THE INVENTION In the digital storage technology of hard disk drives, when a write current pulse information signal passes through a write head, it induces a corresponding magnetic pattern on the hard disk moving beneath the head.
【0003】ハードディスクは、蓄積されたディジタル
情報からなる磁化された状態を維持する。読出しは、そ
の逆のプロセスであって、ディスク(プラッタ)上の磁
化状態は、読出しヘッドにおける可変電流を誘導する。Hard disks maintain a magnetized state of stored digital information. Reading is the reverse process, where the magnetization state on the disk (platter) induces a variable current in the read head.
【0004】コンピュータのプログラムには、厖大な記
憶量を必要とするので、ハードディスク装置内部の各デ
ィスク、即ちプラッタに蓄積されるべきデータの密度と
、情報が蓄積されたり読出されたりする速度とを、大き
くしなければならない。蓄積密度及びデータ速度が大き
くなるにつれ、パルス同士間の干渉や、他の関連事項が
ますます悪くなる。Computer programs require a huge amount of storage, so the density of data to be stored on each disk, or platter, in the hard disk drive and the speed at which information is stored and read are important. , must be made larger. As storage densities and data rates increase, pulse-to-pulse interference and other related issues become increasingly worse.
【0005】信号をハードディスクから読出した後、信
号のスペクトル輪郭を変化させ、ハードディスク装置が
作動している環境中の温度変化による変化量を補償する
ようにした米国特許がある。[0005] There is a US patent that changes the spectral contour of the signal after it is read from a hard disk to compensate for changes due to temperature changes in the environment in which the hard disk drive is operating.
【0006】1984年10月23日に特許されたチャ
イ(Chi)による米国特許第4,479,152号明
細書に、この種の装置が開示されている。それによれば
、温度、圧力または他の条件による変化を補償するため
、単一の遅延・振幅修正信号を、元の信号から減算する
ようになっている。遅延及び振幅修正の量は、固定的選
択設定の中で、ハードディスク装置が作動されている物
理的条件に基づいて変えられる。A device of this type is disclosed in US Pat. No. 4,479,152 to Chi, issued October 23, 1984. Accordingly, a single delay and amplitude correction signal is subtracted from the original signal to compensate for changes due to temperature, pressure, or other conditions. The amount of delay and amplitude modification is varied within a fixed selection setting based on the physical conditions under which the hard disk drive is being operated.
【0007】[0007]
【発明が解決しようとする課題】しかし、このように単
純な装置では、性能上の改良は、余り大きくない。デー
タパルスをもっと有効に狭幅化し、それによって、より
大きな蓄積密度及びデータ速度の高速化が可能である高
性能の装置が要求されている。However, with such a simple device, the improvement in performance is not very significant. There is a need for high performance devices that can more effectively narrow data pulses, thereby allowing for greater storage densities and higher data rates.
【0008】本発明の目的は、ハードディスク装置から
読出されたパルスを幅狭にし、それにより、データ蓄積
の密度をより大としうるとともに、読出し速度をより大
としうるようにした装置を提供することである。[0008] An object of the present invention is to provide a device that narrows the width of pulses read from a hard disk drive, thereby increasing the density of data storage and increasing the read speed. It is.
【0009】[0009]
【課題を解決するための手段】本発明によれば、長手方
向に沿って、複数の入力タップを有する遅延線を備え、
磁気式媒体からのパルスを、遅延線に沿った中間点へ供
給するための手段が提供される。同パルスはまた、反対
の極性で、中間点の両側に位置する遅延線のタップにも
供給されるようになっている。According to the present invention, a delay line having a plurality of input taps along the longitudinal direction is provided,
Means is provided for delivering pulses from the magnetic medium to intermediate points along the delay line. The same pulse is also applied to the taps of the delay line on either side of the midpoint, with opposite polarity.
【0010】遅延線上の中間点の両側に供給されるパル
スの減衰即ち重みは、制御回路によって変えられる。制
御回路は、例えばパルスが発生されるプラッタ及びトラ
ックに基づく様ざまな因子により、中間点の両側に供給
されるパルスの重みを変化させる。The attenuation or weighting of the pulses applied on either side of the midpoint on the delay line is varied by a control circuit. The control circuit varies the weight of the pulses applied on either side of the midpoint by various factors based on, for example, the platters and tracks on which the pulses are generated.
【0011】中間点の「後端」で供給される信号は、遅
延線に沿う中間点のところに加えられる立下りパルスか
ら減算を行なう。中間点の「前端」で供給される信号は
、中間点のところに加えられる立上り信号から減算を行
なう。従って、遅延線から生じる信号は、ディスクから
読出されたパルスより幅狭となる。The signal provided at the "back end" of the midpoint is subtracted from the falling pulse applied at the midpoint along the delay line. The signal provided at the "leading edge" of the midpoint is subtracted from the rising signal applied at the midpoint. Therefore, the signal resulting from the delay line will be narrower than the pulse read from the disk.
【0012】0012
【実施例】以下、添付の図面を参照して、本発明の好適
実施例を詳細に説明することにより、上述した以外の本
発明の目的、特徴及び利点が、明らかになることと思う
。DESCRIPTION OF THE PREFERRED EMBODIMENTS The following is a detailed description of preferred embodiments of the present invention with reference to the accompanying drawings, and other objects, features, and advantages of the present invention than those described above will become clear.
【0013】図1に示すように、本発明による回路は、
ハードディスク装置(H.D.A.)(10)からの信
号を受信する。H.D.A.(10)は、複数のハード
ディスクと、ヘッド位置決め装置と、ヘッドの位置決め
アームの外端に取り付けられている磁気ヘッドとを備え
ている。As shown in FIG. 1, the circuit according to the invention comprises:
Receives a signal from a hard disk device (H.D.A.) (10). H. D. A. (10) includes a plurality of hard disks, a head positioning device, and a magnetic head attached to the outer end of a head positioning arm.
【0014】パルスは、磁気ヘッドにより、ハードディ
スクから読み出され、そのパルス即ち信号は、各ヘッド
の位置決めアームの基部に位置する増幅器(12)へ送
信される。次に、パルスは、フィルター(14)に加え
られる。Pulses are read from the hard disk by a magnetic head, and the pulses or signals are sent to an amplifier (12) located at the base of each head's positioning arm. The pulse is then applied to the filter (14).
【0015】一方の極性のパルスを、遅延線(22)に
沿った中間点へ供給し、かつ反対の極性の同じパルスを
、中間点の両側における遅延線上の点に供給する際の回
路構成は、次のようになっている。The circuit configuration for supplying a pulse of one polarity to a midpoint along the delay line (22) and supplying the same pulse of opposite polarity to points on the delay line on both sides of the midpoint is as follows: , is as follows.
【0016】パルスは、フィルター(14)から増幅回
路へ供給される。図1に示す増幅回路は、複数の増幅器
(16)〜(20)からなっている。一方の極性の場合
、パルスは、中央部の増幅器、即ち増幅器(18)へ、
また反対の極性の場合、残りの増幅器(16)(17)
(19)(20)へ、それぞれ供給される。信号は、タ
ップ(35)〜(39)において、遅延線(22)へ送
られる。The pulses are fed from the filter (14) to an amplifier circuit. The amplifier circuit shown in FIG. 1 includes a plurality of amplifiers (16) to (20). In the case of one polarity, the pulse is sent to the central amplifier, i.e. amplifier (18);
And in the case of opposite polarity, the remaining amplifiers (16) (17)
(19) and (20), respectively. The signals are sent to the delay line (22) at taps (35)-(39).
【0017】マイクロプロセッサ(30)は、様ざまな
ファクターにより、増幅器(16)〜(20)の増幅作
用を調節する。例えば、パルスの高さは、パルスが発生
されるディスクのトラックにより、また関連の読出しヘ
ッドの特性によっても変えられる。The microprocessor (30) adjusts the amplification action of the amplifiers (16)-(20) according to various factors. For example, the pulse height varies depending on the disk track on which the pulse is generated and also on the characteristics of the associated read head.
【0018】マイクロプロセッサは、各増幅器(16)
〜(20)に対する「電流設定(I−set)」(24
)〜(28)へ制御信号を送る。I−set(24)〜
(28)は、マイクロプロセッサからの制御信号により
制御電流を発生する。各I−setからの制御電流のレ
ベルは、関連の増幅器からの出力レベルを決定する。[0018] The microprocessor controls each amplifier (16)
“Current setting (I-set)” (24) for ~(20)
) to (28). I-set (24) ~
(28) generates a control current according to a control signal from the microprocessor. The level of control current from each I-set determines the output level from the associated amplifier.
【0019】図2は、ある時刻のある点における、本発
明の一実施例による等価回路図である。FIG. 2 is an equivalent circuit diagram according to an embodiment of the present invention at a certain point at a certain time.
【0020】フィルター(14)(図1参照)からの出
力は、(52)(54)(56)で示されている極性が
付された入力電圧(V−IN)へ印加される。入力(5
2)と関連する信号は、一方の極性で供給される。また
入力(54)(56)、マイナス(−)が付いた入力と
関連する信号は、反対の極性をもって、差動式または平
衡式の遅延線(57)(各端部で、固有のインピーダン
ス(Z0)を有する容量性・誘導性回路網によって表わ
されている。)へ供給される。The output from filter (14) (see FIG. 1) is applied to input voltages (V-IN) with polarities shown as (52), (54), and (56). Input (5
The signals associated with 2) are supplied with one polarity. The inputs (54) and (56), the signals associated with the inputs marked with a negative (-), are also connected to a differential or balanced delay line (57) (with an inherent impedance at each end), with opposite polarity. Z0) is represented by a capacitive-inductive network with Z0).
【0021】入力(54)から遅延線の端部へかけての
遅延線の全遅延を、dで示す。遅延線の中央に位置する
入力(52)に関し、入力(52)から遅延線の出力へ
かけての遅れは、1/2・dである。入力(54)と関
連する信号の遅れは、入力(52)と関連する信号に対
して1/2・dの遅れとなる。The total delay of the delay line from the input (54) to the end of the delay line is denoted by d. For the input (52) located in the center of the delay line, the delay from the input (52) to the output of the delay line is 1/2·d. The delay of the signal associated with the input (54) is 1/2·d with respect to the signal associated with the input (52).
【0022】遅延線(57)の出力について考えれば、
入力(56)と関連する信号は、入力(52)と関連の
信号に対して、1/2・dだけ進んでいる。Considering the output of the delay line (57),
The signal associated with input (56) leads the signal associated with input (52) by 1/2·d.
【0023】図3は、単一のパルスを示すもので、波線
で示されている幅狭の出力パルス(58)は、図2の出
力電圧(V−out)のものである。実線のパルス(4
0)は、図2に示されている入力(52)と関連する信
号を表わす。負側の実線で示すパルス(43)は、入力
(54)と関連の信号を表わし、また負側のパルス(4
5)は、入力(56)と関連する信号を表わす。FIG. 3 shows a single pulse; the narrow output pulse (58) shown in dashed lines is at the output voltage (V-out) of FIG. Solid line pulse (4
0) represents the signal associated with the input (52) shown in FIG. The negative solid line pulse (43) represents the signal associated with the input (54), and the negative pulse (43) represents the signal associated with the input (54).
5) represents the signal associated with the input (56).
【0024】これらの信号は、図2に示すように、入力
の際、増幅器(60)へ送られる。増幅器(60)は、
緩衝器として働いている。その結果生ずる出力信号(V
−out)は、波線(58)で示してある。図3に示す
ように、生じたパルスは、元のパルスよりも幅狭のもの
になっている。[0024] Upon input, these signals are sent to an amplifier (60), as shown in FIG. The amplifier (60) is
It works as a buffer. The resulting output signal (V
-out) is indicated by a wavy line (58). As shown in FIG. 3, the resulting pulse is narrower than the original pulse.
【0025】幅狭のパルスは、単位時間当たりのパルス
を多くする。このように、パルスを幅狭にすると、デー
タの読出し速度を速くすることができるとともに、ディ
スク上の記憶密度を高くできる。Narrow pulses produce more pulses per unit time. In this way, by narrowing the pulse width, it is possible to increase the data read speed and to increase the storage density on the disk.
【0026】図4は、ある時刻のある点における、本発
明の別の実施例を示す等価回路図である。FIG. 4 is an equivalent circuit diagram showing another embodiment of the present invention at a certain point in time.
【0027】図1に示すフィルター(14)からの出力
は、表示の極性をもって、入力電圧(V(−)IN)へ
印加される。The output from the filter (14) shown in FIG. 1 is applied to the input voltage (V(-)IN) with the polarity indicated.
【0028】抵抗器(R1)〜(R5)は、遅延線に加
えられる各パルスの重み、即ち減衰を決定する。図4は
、各端部において、固有のインピーダンス(Z0)を有
するキャパシタ及びインダクタからなるシステムとして
示されている。抵抗器(R1)〜(R5)より下流に位
置する回路要素は、バイアスとなっている。Resistors (R1)-(R5) determine the weight, or attenuation, of each pulse applied to the delay line. FIG. 4 is shown as a system of capacitors and inductors with a unique impedance (Z0) at each end. Circuit elements located downstream of the resistors (R1) to (R5) are biased.
【0029】抵抗器(R3)と関連する信号は、一方の
極性で供給され、また、減算要素である抵抗器(R1)
(R2)(R4)(R5)と関連する信号は、反対の極
性で遅延線へ供給される。The signal associated with the resistor (R3) is supplied with one polarity and the resistor (R1) which is the subtracting element
The signals associated with (R2) (R4) (R5) are fed to the delay line with opposite polarity.
【0030】抵抗器(R1)(R2)と関連する減衰信
号は、抵抗器(R3)と関連する信号に対して遅れてお
り、抵抗器(R4)(R5)と関連する信号は、抵抗器
(R3)と関連する信号に対して進められている。図4
に示す実施例は、図2のものよりも一層複雑になている
が、優れたパルスの狭幅化を可能にする。The attenuated signals associated with resistors (R1) (R2) are delayed with respect to the signals associated with resistors (R3), and the signals associated with resistors (R4) (R5) are delayed relative to the signals associated with resistors (R4) (R5). (R3) and related signals. Figure 4
The embodiment shown in FIG. 2 is more complex than that of FIG. 2, but allows for superior pulse narrowing.
【0031】ハードディスク装置において、データは、
通常、ディスクの外側トラックよりも内側トラックのほ
うに、より高密度に記録されている。[0031] In the hard disk device, data is
Usually, information is recorded more densely on the inner tracks of a disc than on the outer tracks.
【0032】本発明を実施する際、マイクロプロセッサ
(30)(図1参照)は、データが読み出されているト
ラックにより、タップ(35)(36)(38)(39
)(減算要素)へ加えられるパルスの重みが変えられる
ようになっている。In carrying out the invention, the microprocessor (30) (see FIG. 1) selects taps (35), (36), (38), and (39) depending on the track from which data is being read.
) (subtraction element) can be changed.
【0033】減算要素の重みは、データが高密度につま
っている内側トラックが読み出されている時、そのデー
タパルスの間隔がより密になっているため、増大される
。従って、パルス間の干渉を排除し、かつパルスの検出
精度を高めるため、狭幅化を更に上げる必要がある。The weight of the subtraction element is increased when an inner track that is densely packed with data is being read because its data pulses are more closely spaced. Therefore, in order to eliminate interference between pulses and improve pulse detection accuracy, it is necessary to further narrow the width.
【0034】密につまっていない外側トラックを読み出
す場合、減算要素の重みは、データパルスの間隔が開く
ため、減少される。パルス間の干渉は殆んどなく、かつ
パルスの検出精度は上がる。従って、狭幅化の必要がな
くなる。When reading outer tracks that are not tightly packed, the weight of the subtraction element is reduced because the data pulses are spaced apart. There is almost no interference between pulses, and pulse detection accuracy is improved. Therefore, there is no need to narrow the width.
【0035】各トラックにおける減算要素に対する適正
な重みは、予め決められる。これらの値は、特定のトラ
ックからデータが読み出される際、マイクロプロセッサ
によって利用される。[0035] The appropriate weight for the subtraction element in each track is predetermined. These values are utilized by the microprocessor when reading data from a particular track.
【0036】同様に、減算要素の重みを変えることによ
り、読出しヘッドの変化する特性も補償することができ
る。また、データパルスに影響を与える温度及び湿度の
ような他の因子も、本発明により補償することができる
。Similarly, changing characteristics of the read head can also be compensated for by varying the weights of the subtraction elements. Also, other factors that affect the data pulses, such as temperature and humidity, can also be compensated for by the present invention.
【0037】本発明は、上で述べた実施例に制約される
ものではない。本発明の概念から逸脱することなく、上
記した実施例に種々の変形を加えて、本発明を実施する
ことができる。The invention is not limited to the embodiments described above. The invention can be practiced by making various modifications to the embodiments described above without departing from the concept of the invention.
【0038】各種の電子手段を用いて、減算要素の減衰
を行なうことができる。遅延線上に多数のタップを設け
たり、またパルスを遅延線に供給するための手段を用い
ることができる。遅延線への多数入力を、単一の増幅器
により制御することができる。減算要素を減衰させる代
わりに、中間部に加えられるパルスを増幅するとか、あ
るいは減衰と増幅とを組合せたものを利用することがで
きる。Attenuation of the subtractive element can be performed using various electronic means. Multiple taps on the delay line or means for supplying pulses to the delay line may be used. Multiple inputs to the delay line can be controlled by a single amplifier. Instead of attenuating the subtraction element, it is possible to amplify the pulse applied in the middle, or to use a combination of attenuation and amplification.
【0039】本発明は、当業者なら行ないうるあらゆる
形式の変形例にも適用できるものである。The invention is amenable to all types of modifications that may occur to those skilled in the art.
【図1】本発明の好適実施例によるパルス狭幅化装置の
ブロック図である。FIG. 1 is a block diagram of a pulse narrowing device according to a preferred embodiment of the present invention.
【図2】ある時刻のある点における、本発明の一実施例
による等価回路図である。FIG. 2 is an equivalent circuit diagram according to an embodiment of the present invention at a certain point in time.
【図3】修正前のパルス、および狭幅化後のパルスを示
す波形図である。FIG. 3 is a waveform diagram showing a pulse before modification and a pulse after width narrowing.
【図4】ある時刻のある点における、本発明の別の実施
例による等価回路図である。FIG. 4 is an equivalent circuit diagram according to another embodiment of the present invention at a certain point in time;
(1)ハードディスク装置(H.D.A.)(12)増
幅器
(14)フィルター(16)〜(20)増幅器
(22)遅延線(24
)〜(28)電流設定(I−set)
(30)マイクロプロセッサ
(35)〜(39)タップ
(40)パルス(43)パルス
(45)パルス
(52)(54)(56)入力(V(−)IN)
(57)遅延線(58)出力パルス
(60)増幅
器(R1)〜(R5)抵抗器
(V−out)出力電圧(Z0)インピーダン
ス(1) Hard disk device (H.D.A.) (12) Amplifier
(14) Filters (16) to (20) Amplifiers
(22) Delay line (24
) ~ (28) Current setting (I-set)
(30) Microprocessor (35) to (39) Tap
(40) Pulse (43) Pulse
(45) Pulse (52) (54) (56) Input (V(-)IN)
(57) Delay line (58) Output pulse
(60) Amplifier (R1) to (R5) Resistor
(V-out) Output voltage (Z0) Impedance
Claims (20)
高密度ハードディスク装置であって、ハードディスク駆
動装置と、前記ハードディスク駆動装置のディスクから
パルスを受信させるための手段と、遅延線と、前記ハー
ドディスク駆動装置からの一方の極性のパルスを、前記
遅延線に沿った中間点に給与し、かつ逆の極性で低減振
幅のパルスを、前記中間点の両側における遅延線に沿っ
た点に給与して、パルスの幅を狭くさせる手段と、前記
遅延線の出力側に生じた狭幅化パルスを検知するための
手段とを有することを特徴とするハードディスク装置。1. A high-density hard disk drive for storing digital data, comprising: a hard disk drive; means for receiving pulses from a disk of the hard disk drive; a delay line; a pulse of one polarity is applied at an intermediate point along said delay line, and a pulse of opposite polarity and reduced amplitude is applied at points along the delay line on either side of said intermediate point to A hard disk device comprising: means for narrowing the width; and means for detecting a narrowing pulse generated on the output side of the delay line.
ベルを変えるための回路要素を備えてなる請求項1記載
のハードディスク装置。2. The hard disk drive according to claim 1, further comprising a circuit element for changing the relative level of the pulse applied to the delay line.
スク駆動装置の状態に応答し、それにより、パルスの狭
幅化を変えうるようになっている制御手段を備えてなる
請求項2記載のハードディスク装置。3. A hard disk drive according to claim 2, further comprising control means responsive to the state of the hard disk drive to control the circuit elements, thereby being adapted to vary the narrowing of the pulses. .
なっている請求項3記載のハードディスク装置。4. The hard disk device according to claim 3, wherein the control means comprises a microprocessor.
、中間点である第2の点、および第3の点からなる連続
する3つの点へ供給されるようになっており、かつ前記
第1及び第3の点は、前記中間点の両側に位置している
請求項1記載のハードディスク装置。5. The pulse is supplied to three successive points along the delay line, consisting of a first point, a second point as an intermediate point, and a third point, The hard disk drive according to claim 1, wherein the first and third points are located on both sides of the intermediate point.
第2の点、中間点である第3の点、並びに第4及び第5
の点からなる連続する5つの点へ供給されるようになっ
ており、かつ前記第1及び第2の点は、前記中間点の一
方の側に、また前記第4及び第5の点は、前記中間点の
他側に位置している請求項1記載のハードディスク装置
。6. The pulse is located at the first and second points along the delay line, at the third point which is an intermediate point, and at the fourth and fifth points along the delay line.
and the first and second points are on one side of the intermediate point, and the fourth and fifth points are The hard disk device according to claim 1, wherein the hard disk device is located on the other side of the intermediate point.
に複数の入力タップを有する遅延線と、前記遅延線に沿
って、前記ハードディスク駆動装置からのパルスを、中
間タップへ送るための手段と、前記パルスを、反対の極
性で前記中間タップの両側におけるタップへ送るための
手段と、前記遅延線へ供給される各パルスの振幅を制御
可能に修正する増幅手段と、前記増幅手段による振幅修
正を制御するためのマイクロプロセッサとを有すること
を特徴とするパルス狭幅化装置。7. A hard disk drive, a delay line having a plurality of longitudinal input taps, means for transmitting pulses from the hard disk drive to intermediate taps along the delay line, and means for transmitting pulses from the hard disk drive to intermediate taps along the delay line; to taps on either side of said intermediate tap with opposite polarity; amplifying means for controllably modifying the amplitude of each pulse applied to said delay line; and controlling the amplitude modification by said amplifying means. 1. A pulse narrowing device comprising: a microprocessor for controlling the pulse width;
る振幅修正を、パルスが発生されるプラッタ及びトラッ
クに応答して制御するようになっている請求項7記載の
パルス狭幅化装置。8. The pulse narrowing device of claim 7, wherein the microprocessor is adapted to control the amplitude modification by the amplifying means in response to the platters and tracks on which the pulses are generated.
の増幅器と、バイアス信号を各増幅器へ送り、前記各増
幅器のゲインを確立させるための制御手段と、マイクロ
プロセッサからの信号を、前記各制御手段へ結合させ、
それにより、各増幅器のゲインを確立させるための手段
とを有している請求項7記載のパルス狭幅化装置。9. Amplifying means includes a plurality of amplifiers associated with each tap, control means for sending a bias signal to each amplifier to establish a gain for each of said amplifiers, and a signal from a microprocessor for transmitting a signal from said microprocessor to said each amplifier. coupled to a control means;
8. A pulse narrowing device according to claim 7, further comprising means for thereby establishing the gain of each amplifier.
点、中間点である第2の点、および第3の点からなる連
続する3つの点へ供給され、かつ前記第1および第3の
点は、前記中間点の両側に位置している請求項7記載の
パルス狭幅化装置。10. Pulses are provided to three successive points along the delay line consisting of a first point, a second intermediate point, and a third point, and 8. The pulse narrowing device according to claim 7, wherein the points No. 3 are located on both sides of the intermediate point.
び第2の点、中間点である第3の点、並びに第4及び第
5の点からなる連続する5ヶ所の点へ供給され、かつ前
記第1及び第2の点は、前記中間点の一方の側に、また
前記第4及び第5の点は、前記中間点の他側に位置して
いる請求項7記載のパルス狭幅化装置。11. The pulses are supplied to five consecutive points along the delay line, consisting of the first and second points, a third point that is an intermediate point, and a fourth and fifth point. 8. The pulse narrower according to claim 7, wherein the first and second points are located on one side of the midpoint, and the fourth and fifth points are located on the other side of the midpoint. Widthening device.
の入力タップを有する遅延線と、前記磁気蓄積式媒体か
らのパルスを、一方の極性で、前記遅延線における中間
タップへ送り、かつ、前記パルスを、反対の極性で、前
記中間タップの両側における遅延線のタップへ送ること
により、前記パルスの幅を狭くするための手段と、
前記遅延線からの出力において、生じている狭幅化パル
スを検出するための手段とを有することを特徴とするパ
ルス狭幅化装置。12. A delay line having a magnetic storage medium and a plurality of input taps in the longitudinal direction, directing pulses from the magnetic storage medium with one polarity to an intermediate tap in the delay line, and means for narrowing the width of the pulse by sending the pulse with opposite polarity to taps of a delay line on either side of the intermediate tap;
and means for detecting a narrowing pulse occurring at the output from the delay line.
を遅延線へ供給する前に、そのレベルを変えるための増
幅手段からなっている請求項12記載のパルス狭幅化装
置。13. The pulse narrowing device of claim 12, wherein the means for sending the pulses comprises amplifying means for varying the level of the pulses before feeding them to the delay line.
ルスの狭幅程度を変えるための制御手段を有している請
求項12記載のパルス狭幅化装置。14. The pulse width narrowing device according to claim 12, further comprising control means for controlling the amplification means and thereby changing the degree of width narrowing of the pulse.
スに作用し、増幅手段の増幅量を変えることができる諸
条件に応答するようになっている請求項14記載のパル
ス狭幅化装置。15. The pulse narrowing device of claim 14, wherein the control means is responsive to conditions that act on the pulse from the magnetic medium and are capable of varying the amount of amplification of the amplification means.
点、中間点である第2の点、および第3の点からなる連
続するk3つの点へ供給され、かつ前記第1及び第3の
点は、前記中間点の両側に位置している請求項15記載
のパルス狭幅化装置。16. Pulses are provided at three successive points along the delay line, consisting of a first point, a second intermediate point, and a third point, and 16. The pulse narrowing device according to claim 15, wherein the points No. 3 are located on both sides of the midpoint.
び第2の点、中間点である第3の点、並びに第4及び第
5の点からなる連続する5つの点に供給され、かつ、前
記第1及び第2の点は、前記中間点の一方の側に、また
前記第4及び第5の点は、前記中間点の他側に位置する
ようになっている請求項15記載のパルス狭幅化装置。17. Pulses are provided at five successive points along the delay line, consisting of the first and second points, a third point that is an intermediate point, and a fourth and fifth point, 16. The first and second points are located on one side of the midpoint, and the fourth and fifth points are located on the other side of the midpoint. pulse narrowing device.
らなる請求項14記載のパルス狭幅化装置。18. The pulse narrowing device according to claim 14, wherein the control means comprises a microprocessor.
駆動装置を含む請求項12記載のパルス狭幅化装置。19. The pulse narrowing device of claim 12, wherein the magnetic storage medium comprises a hard disk drive.
線である請求項1記載のハードディスク装置。20. The hard disk device according to claim 1, wherein the delay line is a differential type or a balanced type delay line.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US48029490A | 1990-02-15 | 1990-02-15 | |
US480294 | 1990-02-15 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH04214202A true JPH04214202A (en) | 1992-08-05 |
Family
ID=23907410
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3896591A Pending JPH04214202A (en) | 1990-02-15 | 1991-02-12 | Pulse-width narrowing apparatus and hard disk apparatus using this apparatus |
Country Status (3)
Country | Link |
---|---|
JP (1) | JPH04214202A (en) |
DE (1) | DE4102885A1 (en) |
GB (1) | GB2241127B (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20040165671A1 (en) * | 2003-02-25 | 2004-08-26 | Roy Aninda K. | Nyquist pulse driver for data transmission |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2071182A5 (en) * | 1969-12-19 | 1971-09-17 | Labo Cent Telecommunicat | |
US3737808A (en) * | 1971-12-29 | 1973-06-05 | Honeywell Inf Systems | Pulse shaping network |
-
1991
- 1991-01-31 DE DE19914102885 patent/DE4102885A1/en not_active Ceased
- 1991-02-11 GB GB9102836A patent/GB2241127B/en not_active Expired - Fee Related
- 1991-02-12 JP JP3896591A patent/JPH04214202A/en active Pending
Also Published As
Publication number | Publication date |
---|---|
DE4102885A1 (en) | 1991-08-22 |
GB2241127A (en) | 1991-08-21 |
GB2241127B (en) | 1994-02-23 |
GB9102836D0 (en) | 1991-03-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2868707B2 (en) | Read channel optimization method for data recording device using disk-shaped record carrier | |
US7242545B1 (en) | Asymmetric compensation circuit | |
JP2003510747A (en) | Circuit for reducing and optimizing write-read stabilization time in magnetic media storage | |
US4085427A (en) | Transducer positioning system | |
JPH0443349B2 (en) | ||
US7142380B2 (en) | Magnetic recording/reproducing apparatus and magnetic recording/reproducing method | |
US6172832B1 (en) | Data storage system with improved biasing techniques for magneto-resistive element | |
JP2799071B2 (en) | Magnetic recording / reproducing device | |
US6133784A (en) | Fast settling high pass filter with corner frequency adjusting circuit | |
JPH04214202A (en) | Pulse-width narrowing apparatus and hard disk apparatus using this apparatus | |
US5249086A (en) | H.D.A. pulse shaping system using a differential delay line with multiple inputs | |
US5452147A (en) | Data reading mechanism for disk apparatuses for reproducing data and serum information recorded on a recording medium by a multi-zone recording method | |
EP0300029B1 (en) | Channel filter | |
JPH08212717A (en) | Demodulating circuit of magnetic recording/reproducing apparatus | |
US5995311A (en) | Head switch sequence to protect magneto-resistive (MR) head | |
JP2617474B2 (en) | Optical disk reorganization device | |
JPH01178168A (en) | Wave equalization circuit for disk recording medium regenerating signal | |
JP3006302B2 (en) | High-speed playback device | |
KR0176654B1 (en) | Adaptible zone layout realization method of hard disk drive | |
US5999348A (en) | Data storage system having baseline shift correction | |
JPS61229272A (en) | Vertical magnetic disk device | |
JP2821342B2 (en) | Data reading mechanism of disk device | |
JP2000207704A (en) | Signal processing device and digital signal recorder sharable between in-plane and perpendicular recording media | |
JPS59140613A (en) | Compensating method for waveform | |
KR940004479B1 (en) | Dynamic equalizing control circuit for magnetic recording device |