JPH04212447A - Compound semiconductor integrated circuit device and its manufacture - Google Patents

Compound semiconductor integrated circuit device and its manufacture

Info

Publication number
JPH04212447A
JPH04212447A JP3015480A JP1548091A JPH04212447A JP H04212447 A JPH04212447 A JP H04212447A JP 3015480 A JP3015480 A JP 3015480A JP 1548091 A JP1548091 A JP 1548091A JP H04212447 A JPH04212447 A JP H04212447A
Authority
JP
Japan
Prior art keywords
compound semiconductor
oxide film
forming
circuit device
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3015480A
Other languages
Japanese (ja)
Inventor
Norio Tosaka
範雄 東坂
Masaaki Shimada
征明 島田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of JPH04212447A publication Critical patent/JPH04212447A/en
Pending legal-status Critical Current

Links

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

PURPOSE:To increase the capacitance per unit area of a capacitor, and obstruct the gate current of a compound semiconductor field effect transistor. CONSTITUTION:An oxide film 7 formed by directly oxidizing a compound semiconductor substrate 1 is used as the dielectric film of a capacitor. Thereby a very thin dielectric film can be formed, as compared with the one formed by an ordinary CVD method, so that a capacitor having large capacitance can be realized. By using a GaAs oxide film formed by projecting a light in an oxygen atmosphere as a gate insulating film, the gate current is obstructed. Hence the surface level is lowered, and characteristics control of a transistor is enabled.

Description

【発明の詳細な説明】[Detailed description of the invention]

【0001】0001

【産業上の利用分野】本発明は、化合物半導体基板上に
コンデンサを含む回路あるいは化合物半導体電界効果型
トランジスタを集積した化合物半導体集積回路装置およ
びその製造方法に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a compound semiconductor integrated circuit device in which a circuit including a capacitor or a compound semiconductor field effect transistor is integrated on a compound semiconductor substrate, and a method for manufacturing the same.

【0002】0002

【従来の技術】近年、情報量の増大と高度化に伴って、
より高速大容量の半導体集積回路に対する要求が増大し
ている。このような状況にあって、ガリウムー砒素(G
aAs)系を中心とする化合物半導体素子が次世代のデ
バイスとして各所で精力的に研究されている。図5に従
来この種の回路装置で用いられているコンデンサの構造
を示す。これは、半絶縁性のGaAs基板1の上に形成
した第1および第2の金属電極2,3の間に誘電体膜4
を挟み込んだその構造からMIM(Metal Ins
ulator Metal)コンデンサと呼ばれている
もので、第1および第2の金属電極2,3にはそれぞれ
第1および第2の入出力端子5,6が接続され、電荷は
誘電体膜4の側の2つの金属電極2,3の表面に貯えら
れるようになっている。 このようなコンデンサは次のように形成される。すなわ
ち、図6に示すように、GaAs基板1の上に例えば金
属蒸着法でAu等の材料からなる金属電極2を形成し(
同図(a))、次いで通常のCVD法を用いて誘電体膜
4を形成した後(同図(b))、再び金属蒸着法を用い
て金属電極3を形成する方法がとられている(同図(c
))。
[Background Art] In recent years, with the increase in the amount and sophistication of information,
Demand for higher speed, larger capacity semiconductor integrated circuits is increasing. Under these circumstances, gallium-arsenic (G
BACKGROUND ART Compound semiconductor devices mainly based on aAs) are being actively researched in various places as next-generation devices. FIG. 5 shows the structure of a capacitor conventionally used in this type of circuit device. This is because a dielectric film 4 is formed between the first and second metal electrodes 2 and 3 formed on a semi-insulating GaAs substrate 1.
MIM (Metal Ins
The first and second input/output terminals 5 and 6 are connected to the first and second metal electrodes 2 and 3, respectively, and the electric charge is transferred to the side of the dielectric film 4. is stored on the surfaces of two metal electrodes 2 and 3. Such a capacitor is formed as follows. That is, as shown in FIG. 6, a metal electrode 2 made of a material such as Au is formed on a GaAs substrate 1 by a metal vapor deposition method (
(a) in the same figure), then after forming a dielectric film 4 using a normal CVD method ((b) in the same figure), a method is adopted in which a metal electrode 3 is formed again using a metal vapor deposition method. (Same figure (c)
)).

【0003】ところで一方、GaAsを材料としたトラ
ンジスタとしてはMESFET(Metal Semi
conductor Junction FET)がほ
ぼ実用段階にあるが、MESFETはゲートとチャネル
間がショットキー接合であるので、ゲートとソース(ド
レイン)間の電圧Vgs(Vgd)がクランプ電圧(0
.7〜0.8V)以上になるとゲートとチャネル間に電
流が流れる。このため、論理回路の動作に制約を生じ、
例えばシリコンのMOSトランジスタを用いたE/D回
路に相当するDCFL(Direct Coupled
 FET Logic)では、論理振幅が0.5V程度
しか取れず、そのため十分なノイズマージンが確保でき
ないので、非常に動作余裕の少ない回路になってしまう
On the other hand, as a transistor made of GaAs, MESFET (Metal Semi
MESFETs (conductor junction FETs) are almost at the practical stage, but since MESFETs have a Schottky junction between the gate and channel, the voltage Vgs (Vgd) between the gate and source (drain) is less than the clamp voltage (0
.. 7 to 0.8 V) or higher, a current flows between the gate and the channel. This creates constraints on the operation of logic circuits,
For example, a DCFL (Direct Coupled
FET Logic) has a logic amplitude of only about 0.5V, and therefore cannot secure a sufficient noise margin, resulting in a circuit with very little operating margin.

【0004】このような困難を打開すべくGaAs/A
lGaAsの異種接合を用いてMISFET(Meta
l Insulator Semicondutor 
FET)を製作する開発がなされている。MISFET
においてはチャネル半導体と異種接合したAlGaAs
等による半絶縁性半導体をゲート絶縁膜としたもので、
図7に一例を示す。同図において、半絶縁性GaAs基
板11上に堆積したノンドープのGaAs層32をチャ
ネル層とし、このノンドープのGaAs層32上にMB
E等の方法でノンドープのAlGaAs層35を格子整
合を取って堆積せさ、さらにゲートとなるn+ーGaA
s層16を形成した後、ゲート電極17とドレイン電極
18,ソース電極19をそれぞれ作成してMISFET
が構成される。ドレイン電極18,ソース電極19はそ
れぞれ高濃度に不純物を注入して抵抗を下げたn+コン
タクト層13によりオーミック接触が得られる。そして
i−AlGaAs層35直下には2次元電子ガス層34
が形成されチャネルが生じる。
[0004] In order to overcome these difficulties, GaAs/A
MISFET (Meta
l Insulator Semiconductor
Development is underway to manufacture FETs. MISFET
In the case of AlGaAs heterojunction with channel semiconductor
A semi-insulating semiconductor made by et al. is used as a gate insulating film.
An example is shown in FIG. In the figure, a non-doped GaAs layer 32 deposited on a semi-insulating GaAs substrate 11 is used as a channel layer, and an MB layer is formed on this non-doped GaAs layer 32.
A non-doped AlGaAs layer 35 is deposited with lattice matching using a method such as E.
After forming the s-layer 16, a gate electrode 17, a drain electrode 18, and a source electrode 19 are formed respectively to form a MISFET.
is configured. Ohmic contact is obtained between the drain electrode 18 and the source electrode 19 by the n+ contact layer 13 into which impurities are implanted at a high concentration to lower the resistance. A two-dimensional electron gas layer 34 is directly below the i-AlGaAs layer 35.
is formed and a channel is generated.

【0005】図8に上記MISFETのゲートとなるn
+−GaAsに正電圧を印加したときのバンド構造を示
す。ここで、ゲートの正電位によりi−AlGaAs層
35/i−GaAs層32の異種接合界面に2次元電子
ガスが誘起され、チャネルが形成され電流が流れる。こ
の時、n+−GaAs層16/i−AlGaAs層35
界面にもイオン化したドナーが誘起される。MISFE
Tではゲートとチャネル間にi−AlGaAs層35が
あるので、図7に示すように、i−AlGaAs層35
が障壁として働き、ゲート電流を阻止することになる。
FIG. 8 shows n which becomes the gate of the above MISFET.
The band structure when a positive voltage is applied to +-GaAs is shown. Here, a two-dimensional electron gas is induced at the heterojunction interface of the i-AlGaAs layer 35/i-GaAs layer 32 by the positive potential of the gate, a channel is formed, and a current flows. At this time, n+-GaAs layer 16/i-AlGaAs layer 35
Ionized donors are also induced at the interface. MISFE
In T, there is an i-AlGaAs layer 35 between the gate and the channel, so as shown in FIG.
acts as a barrier and blocks gate current.

【0006】[0006]

【発明が解決しようとする課題】しかしながら、このよ
うな従来の化合物半導体電界効果型トランジスタは、以
下に述べる問題点がある。すなわち、ゲート絶縁膜とし
てi−AlGaAs層のような半絶縁性半導体を用いて
いるので、シリコンによるMOSトランジスタとは異な
り、やはりある一定以上の電圧(半絶縁性半導体を用い
て作り付けられたポテンシャル障壁以上の電圧)ではゲ
ート電流が流れるので、完全なMOSトランジスタとし
ての特性は示さない。更に、異種接合を形成するために
は上述のMBEやMOCVD等の高度なエピタキシャル
成長技術を必要とし、量産には不向きである。一方、従
来のコンデンサでは、図6に示した方法で形成している
ため、誘電体膜は薄くても数十nmの厚さになってしま
う。周知のようにコンデンサの容量は誘電体膜の厚さに
反比例するため、誘電体膜が厚くては大容量のコンデン
サは得らないという問題点があった。
However, such conventional compound semiconductor field effect transistors have the following problems. In other words, since a semi-insulating semiconductor such as an i-AlGaAs layer is used as the gate insulating film, unlike a silicon MOS transistor, a voltage above a certain level (potential barrier built using a semi-insulating semiconductor) is used as the gate insulating film. Since a gate current flows at a voltage higher than that, the transistor does not exhibit the characteristics of a perfect MOS transistor. Furthermore, in order to form a heterojunction, a sophisticated epitaxial growth technique such as the above-mentioned MBE or MOCVD is required, making it unsuitable for mass production. On the other hand, in a conventional capacitor, since it is formed by the method shown in FIG. 6, the dielectric film is at least several tens of nanometers thick. As is well known, the capacitance of a capacitor is inversely proportional to the thickness of the dielectric film, so there is a problem in that if the dielectric film is thick, a capacitor with a large capacity cannot be obtained.

【0007】本発明は以上の点に鑑み,かかる問題点を
解決するためになされたもので、その目的は、均質で絶
縁耐圧の高い酸化膜を誘電体膜として利用することによ
り、化合物半導体集積回路装置に集積されるコンデンサ
の単位面積当たりの容量を飛躍的に増大させることにあ
る。また本発明の他の目的は、均質で絶縁耐圧の高い酸
化膜をゲート絶縁膜として利用することにより、化合物
半導体電界効果型トランジスタのゲート電流を完全に阻
止し、しかも高度なエピタキシャル成長技術を必要とせ
ず、化合物半導体集積回路装置の量産性を高めることに
ある。
In view of the above points, the present invention has been made to solve these problems, and its purpose is to improve the integration of compound semiconductors by using a homogeneous oxide film with high dielectric strength as a dielectric film. The objective is to dramatically increase the capacitance per unit area of a capacitor integrated into a circuit device. Another object of the present invention is to completely block the gate current of a compound semiconductor field effect transistor by using a homogeneous oxide film with high dielectric strength as a gate insulating film, and to eliminate the need for advanced epitaxial growth technology. The first objective is to improve the mass productivity of compound semiconductor integrated circuit devices.

【0008】[0008]

【課題を解決するための手段】本発明に係る化合物半導
体集積回路装置は、化合物半導体基板の表面を酸化して
なる当該化合物半導体の酸化膜を、コンデンサの誘電体
膜として用いたものである。また、本発明の別の発明に
係る化合物半導体集積回路装置の製造方法は、コンデン
サを形成するに当たり、化合物半導体基板の表面に酸素
雰囲気中で光を照射することにより化合物半導体の酸化
膜を形成するものである。また、本発明のさらに別の発
明に係る化合物半導体集積回路装置は、化合物半導体基
板の表面を酸化してなる当該化合物半導体の酸化膜を、
化合物半導体電界効果型トランジスタのゲート絶縁膜と
して用いたものである。また、本発明のさらに別の発明
に係る化合物半導体集積回路装置の製造方法は、電界効
果型トランジスタのゲート絶縁膜を形成するに当たり、
化合物半導体基板の表面に酸素雰囲気中で光を照射する
ことにより化合物半導体の酸化膜を形成するものである
A compound semiconductor integrated circuit device according to the present invention uses an oxide film of a compound semiconductor obtained by oxidizing the surface of a compound semiconductor substrate as a dielectric film of a capacitor. Further, in a method for manufacturing a compound semiconductor integrated circuit device according to another aspect of the present invention, when forming a capacitor, an oxide film of a compound semiconductor is formed by irradiating the surface of a compound semiconductor substrate with light in an oxygen atmosphere. It is something. Further, a compound semiconductor integrated circuit device according to still another aspect of the present invention includes an oxide film of the compound semiconductor formed by oxidizing the surface of the compound semiconductor substrate.
This was used as a gate insulating film for a compound semiconductor field effect transistor. Further, in a method for manufacturing a compound semiconductor integrated circuit device according to still another aspect of the present invention, in forming a gate insulating film of a field effect transistor,
A compound semiconductor oxide film is formed by irradiating the surface of a compound semiconductor substrate with light in an oxygen atmosphere.

【0009】[0009]

【作用】本発明においては、化合物半導体基板上にCV
D法などにより新たに堆積させた膜でなく、化合物半導
体基板の表面自体の酸化によって形成される膜を利用し
て極めて薄い誘電体膜が得られる。この場合、酸素雰囲
気中での露光により、1nmもの薄い酸化膜を均質に形
成することができる。また、本発明の別の発明において
は、ゲート絶縁膜として酸素雰囲気中で光を照射して形
成したGaAs酸化膜を用いたので、完全にゲート電流
を阻止することができ、さらに高度なエピタシャル成長
技術を必要としないため、量産性にすぐれた化合物半導
体電界効果型トランジスタを得ることができる。
[Operation] In the present invention, CV
An extremely thin dielectric film can be obtained by using a film formed by oxidizing the surface of the compound semiconductor substrate itself, rather than a film newly deposited by the D method or the like. In this case, an oxide film as thin as 1 nm can be uniformly formed by exposure in an oxygen atmosphere. In addition, in another invention of the present invention, a GaAs oxide film formed by irradiating light in an oxygen atmosphere is used as the gate insulating film, so that gate current can be completely blocked, and even more advanced epitaxial growth can be achieved. Since no technology is required, a compound semiconductor field effect transistor with excellent mass productivity can be obtained.

【0010】0010

【実施例】以下、本発明の実施例を図について説明する
。図1は本発明の一実施例を示すコンデンサの断面図で
ある。図5と同一符号は同一もしくは相当部分を示すが
、本実施例のコンデンサは、極めて薄いGaAs酸化膜
7を誘電体膜としており、n形GaAs領域8と金属電
極3とでこのGaAs酸化膜7を挟んだ構造を有してい
る。GaAs酸化膜7は、GaAs基板1に形成したn
形GaAs領域8それ自体の表面を酸化したものである
。次にその製造方法を図2を用いて説明する。
Embodiments Hereinafter, embodiments of the present invention will be explained with reference to the drawings. FIG. 1 is a sectional view of a capacitor showing one embodiment of the present invention. The same reference numerals as in FIG. 5 indicate the same or corresponding parts, but the capacitor of this embodiment uses an extremely thin GaAs oxide film 7 as a dielectric film, and the n-type GaAs region 8 and metal electrode 3 are connected to the GaAs oxide film 7. It has a structure sandwiching the . The GaAs oxide film 7 is formed on the GaAs substrate 1.
The surface of the GaAs region 8 itself is oxidized. Next, the manufacturing method will be explained using FIG. 2.

【0011】図2において、GaAs基板1の表面にn
形の不純物を注入することによりn形GaAs領域8を
形成する(同図(a))。次に、CVD法によらず、n
形GaAs領域8の表面の一部を直接酸化させてGaA
s酸化膜7を形成する(同図(b))。これにより、C
VD法を用いるよりも薄いコンデンサの誘電体膜を得る
ことができる。通常Siを用いた半導体装置においては
酸化膜の形成には熱酸化法が用いられる。しかし、熱酸
化法は酸素雰囲気中で加熱処理を行うため、GaAsの
場合にはAs元素の剥離を生じ、形成膜の品質が悪く実
用にならない。これに対し光照射による方法では、Ga
As基板が高温とならないためにAs元素の解離もなく
、品質のよいGaAs酸化膜が得られる。例えば日経サ
イエンス社発行の「サイエンス」1990年6月号の4
5頁には、10Torrの高純度酸素中で1nmと極め
て薄くしかも均質なGaAs酸化膜が得られたことが報
告されている。本実施例では具体的には、n形GaAs
領域8を形成後、GaAs基板表面の全面にレジストを
塗布し、GaAs酸化膜7を形成する領域のレジストを
除去する。その状態で酸素雰囲気中でGaAs基板表面
全面に光を照射することにより、GaAs表面が露出し
た領域にのみ選択的にGaAs酸化膜7が形成される。 その後、金属蒸着法を用いて2つの金属電極2,3を形
成する(同図(c))。金属電極2,3は入出力端子5
,6に接続され、電荷はn形GaAs領域8および金属
電極3の、GaAs酸化膜7に接する側に貯えられるこ
とになる。
In FIG. 2, n is formed on the surface of the GaAs substrate 1.
An n-type GaAs region 8 is formed by implanting a type of impurity (FIG. 4(a)). Next, without using the CVD method, n
A part of the surface of the GaAs type region 8 is directly oxidized to form GaAs.
An s oxide film 7 is formed (FIG. 2(b)). As a result, C
A thinner capacitor dielectric film can be obtained than by using the VD method. In semiconductor devices using Si, a thermal oxidation method is normally used to form an oxide film. However, since the thermal oxidation method performs heat treatment in an oxygen atmosphere, in the case of GaAs, the As element peels off, resulting in poor quality of the formed film and making it impractical. On the other hand, in the method using light irradiation, Ga
Since the As substrate does not reach a high temperature, the As element does not dissociate, and a high quality GaAs oxide film can be obtained. For example, 4 in the June 1990 issue of "Science" published by Nikkei Science.
On page 5, it is reported that an extremely thin and homogeneous GaAs oxide film of 1 nm was obtained in high purity oxygen at 10 Torr. Specifically, in this example, n-type GaAs
After forming the region 8, a resist is applied to the entire surface of the GaAs substrate, and the resist in the region where the GaAs oxide film 7 is to be formed is removed. In this state, by irradiating the entire surface of the GaAs substrate with light in an oxygen atmosphere, a GaAs oxide film 7 is selectively formed only in the region where the GaAs surface is exposed. Thereafter, two metal electrodes 2 and 3 are formed using a metal vapor deposition method (FIG. 4(c)). Metal electrodes 2 and 3 are input/output terminals 5
, 6, and charges are stored on the side of the n-type GaAs region 8 and the metal electrode 3 that are in contact with the GaAs oxide film 7.

【0012】このようにGaAs基板表面を直接酸化さ
せてなるGaAs酸化膜を用いたことにより膜厚の制御
が容易で、CVD法を用いた従来のものに比べて数十分
の一の薄さの誘電体膜をもつたコンデンサが形成できる
。なお、上述した実施例では選択的な酸化により酸化膜
を形成する方法について説明したが、雰囲気中がGaA
s基板表面の全面に光を照射して酸化膜を形成したのち
、不要部分の酸化膜を選択的にエッチングして除去する
方法によってもよい。
By using the GaAs oxide film obtained by directly oxidizing the surface of the GaAs substrate in this way, the film thickness can be easily controlled and is several tenths thinner than the conventional film using the CVD method. Capacitors with dielectric films can be formed. In addition, in the above-mentioned embodiment, a method of forming an oxide film by selective oxidation was explained, but if the atmosphere is GaA
A method may also be used in which an oxide film is formed by irradiating the entire surface of the s-substrate with light, and then unnecessary portions of the oxide film are selectively etched and removed.

【0013】図3は本発明をチャネル反転型化合物半導
体電界効果型トランジスタに適用した一実施例を示す断
面図である。図3において、この電界効果型トランジス
タは、半絶縁性GaAs基板11上にイオン注入して形
成したp−形GaAs層12をチャネル層とし、このG
aAs層12上に、酸素雰囲気中で光を照射して形成し
たGaAs酸化膜を用いてゲート酸化膜15を形成した
のち、ゲート電極17とドレイン電極18,ソース電極
19をそれぞれ形成して作成される。この時、ドレイン
電極18,ソース電極19はそれぞれ高濃度に不純物を
注入して抵抗を下げたn+コンタクト層13によりオー
ミック接触が得られる。そしてゲート酸化膜15の直下
にはゲートに正電圧を印加することによりチャネル反転
層14が形成され、チャネルが生じ電流が流れる。
FIG. 3 is a sectional view showing an embodiment in which the present invention is applied to a channel inversion type compound semiconductor field effect transistor. In FIG. 3, this field effect transistor has a p-type GaAs layer 12 formed by ion implantation on a semi-insulating GaAs substrate 11 as a channel layer, and this G
A gate oxide film 15 is formed on the aAs layer 12 using a GaAs oxide film formed by irradiating light in an oxygen atmosphere, and then a gate electrode 17, a drain electrode 18, and a source electrode 19 are formed respectively. Ru. At this time, ohmic contact is obtained between the drain electrode 18 and the source electrode 19 by the n+ contact layer 13 into which impurities are implanted at a high concentration to lower the resistance. Directly below the gate oxide film 15, a channel inversion layer 14 is formed by applying a positive voltage to the gate, creating a channel and allowing current to flow.

【0014】本実施例におけるゲート酸化膜は、10T
orr程度の高純度酸素雰囲気中にGaAs基板を置き
、これに光を照射して酸化膜(GaAsxO(1−X)
)を形成する。この方法によれば、極めて均質に安定し
た超薄膜の酸化膜が得られるので、ゲート酸化膜として
適している。以下この点につき詳細に説明する。
The gate oxide film in this example has a thickness of 10T.
A GaAs substrate is placed in a high-purity oxygen atmosphere of about
) to form. According to this method, an extremely homogeneous and stable ultra-thin oxide film can be obtained, so it is suitable as a gate oxide film. This point will be explained in detail below.

【0015】まず、ゲート絶縁膜として、従来のi−A
lGaAs層のような半絶縁性半導体を用いず、酸化膜
を用いているのでゲートとチャネルとの絶縁は保たれる
。そのため、ある一定以上のVgsでゲート電流が流れ
るようなことがなく、MOSトランジスタと同様の特性
をゲート酸化膜が破壊される電圧までゲート電流は阻止
される。特に、酸素雰囲気中で光を照射して作成したG
aAsxO(1−X)膜を使うことにより、均質で安定
した絶縁膜が得られるので、他の方法によって作成した
絶縁膜と比べると、同じ厚さならば、より高電圧まで破
壊に耐えることができる。  さらに、熱酸化によらず
に酸化膜を形成できるので、砒素の蒸発がなく表面準位
が低く保て、トランジスタの特性制御が可能となる。ま
た、酸化膜形成前の基板表面の洗浄段階から酸化膜形成
まで大気中に曝すことなく表面準位が変化しないので、
この点からもトランジスタを特性制御が容易になる。
First, as a gate insulating film, the conventional i-A
Since an oxide film is used instead of a semi-insulating semiconductor such as a GaAs layer, insulation between the gate and channel can be maintained. Therefore, the gate current does not flow at Vgs above a certain level, and the gate current is blocked up to a voltage that destroys the gate oxide film, which has the same characteristics as a MOS transistor. In particular, G created by irradiating light in an oxygen atmosphere
By using the aAsxO(1-X) film, a homogeneous and stable insulating film can be obtained, so compared to insulating films created by other methods, the same thickness can withstand breakdown at higher voltages. can. Furthermore, since the oxide film can be formed without thermal oxidation, arsenic does not evaporate and the surface state can be kept low, making it possible to control the characteristics of the transistor. In addition, since there is no exposure to the atmosphere from the cleaning stage of the substrate surface before oxide film formation to the formation of the oxide film, the surface state does not change.
Also from this point of view, the characteristics of the transistor can be easily controlled.

【0016】図4に他の実施例として、本発明をデプレ
ッション型化合物半導体電界効果型トランジスタに適用
した一実施例を示す。図4において、図3の化合物半導
体電界効果型トランジスタとは、チャネル層がn−形G
aAs層22であること、ゲート直下のGaAs基板1
1とチャネル層22との間にp+形GaAsの埋め込み
p層26を持つことが異なっている。本実施例では、ゲ
ート電圧によりゲート酸化膜15からチャネル層22に
延びる空乏層24がコントロールされ電流が制御される
。なお、埋め込みp層26はサブスレッショルド電流を
低減してショートチャネル効果を抑制する効果がある。
FIG. 4 shows another embodiment in which the present invention is applied to a depletion type compound semiconductor field effect transistor. In FIG. 4, the compound semiconductor field effect transistor of FIG. 3 has a channel layer of n-type G
The aAs layer 22, the GaAs substrate 1 directly under the gate.
The difference is that a buried p layer 26 of p+ type GaAs is provided between the channel layer 22 and the channel layer 22. In this embodiment, the gate voltage controls the depletion layer 24 extending from the gate oxide film 15 to the channel layer 22, thereby controlling the current. Note that the buried p layer 26 has the effect of reducing the subthreshold current and suppressing the short channel effect.

【0017】本実施例においても、図3の実施例と同様
にゲート電流は阻止され、さらに表面準位が低く保て、
トランジスタの特性制御が可能になる。なお、上記実施
例ではnチャネル型(電子が電気伝導の坦体)について
説明したが、他の伝導型にも適用できることは言うまで
もない。
In this embodiment as well, the gate current is blocked as in the embodiment of FIG. 3, and the surface state is kept low.
It becomes possible to control the characteristics of transistors. In the above embodiments, an n-channel type (electrons are electrically conductive carriers) has been described, but it goes without saying that the present invention can be applied to other conduction types as well.

【0018】[0018]

【発明の効果】以上のように本発明によれば、化合物半
導体基板を直接酸化してなる酸化膜を誘電体膜としたこ
とにより、化合物半導体集積回路装置において大容量の
コンデンサを実現できる効果を有する。特に酸化法とし
て酸素雰囲気中で光を照射する方法を用いることにより
、CVD法を用いる場合に比べて極めて薄い誘電体膜を
形成できる効果がある。また、本発明の別の発明によれ
ば、ゲート絶縁膜として酸素雰囲気中で光を照射して形
成したGaAs酸化膜を用いたので、ゲート電流は阻止
され、さらに表面準位が低く保て、トランジスタの特性
制御が可能になる効果がある。
As described above, according to the present invention, by using an oxide film obtained by directly oxidizing a compound semiconductor substrate as a dielectric film, it is possible to realize a large capacitance capacitor in a compound semiconductor integrated circuit device. have In particular, by using a method of irradiating light in an oxygen atmosphere as an oxidation method, an extremely thin dielectric film can be formed compared to the case where a CVD method is used. According to another aspect of the present invention, since a GaAs oxide film formed by irradiating light in an oxygen atmosphere is used as the gate insulating film, gate current is blocked and the surface level can be kept low. This has the effect of making it possible to control the characteristics of the transistor.

【図面の簡単な説明】[Brief explanation of the drawing]

【図1】本発明の一実施例によるコンデンサの断面図で
ある。
FIG. 1 is a cross-sectional view of a capacitor according to an embodiment of the invention.

【図2】図1の実施例の製造方法を示す工程断面図であ
る。
FIG. 2 is a process cross-sectional view showing the manufacturing method of the embodiment of FIG. 1;

【図3】本発明の別の実施例による化合物半導体電界効
果型トランジスタの断面図である。
FIG. 3 is a cross-sectional view of a compound semiconductor field effect transistor according to another embodiment of the present invention.

【図4】本発明のさらに別の実施例による化合物半導体
電界効果型トランジスタの断面図である。
FIG. 4 is a cross-sectional view of a compound semiconductor field effect transistor according to yet another embodiment of the present invention.

【図5】従来例によるコンデンサの断面図である。FIG. 5 is a sectional view of a conventional capacitor.

【図6】図5の従来例の工程断面図である。6 is a process sectional view of the conventional example shown in FIG. 5. FIG.

【図7】従来の他の例による化合物半導体電界効果型ト
ランジスタの断面図である。
FIG. 7 is a cross-sectional view of another conventional compound semiconductor field effect transistor.

【図8】図7のトランジスタの動作を説明するためのバ
ンド構造図である。
FIG. 8 is a band structure diagram for explaining the operation of the transistor in FIG. 7;

【符号の説明】[Explanation of symbols]

1  GaAs基板 2  金属電極 3  金属電極 7  GaAs酸化膜 8  n形GaAs領域 11  GaAs基板 12  p形GaAsチャネル層 13  n+コンタクト層 14  チャネル反転層 15  ゲート酸化膜(GaAs酸化膜)17  ゲー
ト電極 18  ドレイン電極 19  ソース電極 22  n形GaAsチャネル層 24  チャネル反転層
1 GaAs substrate 2 Metal electrode 3 Metal electrode 7 GaAs oxide film 8 N-type GaAs region 11 GaAs substrate 12 P-type GaAs channel layer 13 N+ contact layer 14 Channel inversion layer 15 Gate oxide film (GaAs oxide film) 17 Gate electrode 18 Drain electrode 19 Source electrode 22 N-type GaAs channel layer 24 Channel inversion layer

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】  化合物半導体基板上に第1および第2
の導電体領域に挟まれた誘電体膜からなるコンデンサを
有する回路を集積した化合物半導体集積回路装置におい
て、化合物半導体基板表面を酸化してなる化合物半導体
の酸化膜を誘電体膜としたコンデンサを備えたことを特
徴とする化合物半導体集積回路装置。
Claim 1: A first and a second semiconductor substrate are provided on a compound semiconductor substrate.
A compound semiconductor integrated circuit device that integrates a circuit having a capacitor made of a dielectric film sandwiched between conductor regions, which includes a capacitor whose dielectric film is an oxide film of a compound semiconductor formed by oxidizing the surface of a compound semiconductor substrate. A compound semiconductor integrated circuit device characterized by:
【請求項2】  化合物半導体基板上にコンデンサを形
成する過程を含む化合物半導体集積回路装置の製造方法
において、コンデンサを形成する過程は、第1の導電体
領域を形成する工程と、酸素雰囲気中で化合物半導体表
面に光を照射することにより該化合物半導体の酸化膜を
第1の導電体領域に接触させて形成する工程と、この酸
化膜に接触させかつ第1の導電体領域から離して第2の
導電体領域を形成する工程とを含むことを特徴とする化
合物半導体集積回路装置の製造方法。
2. In a method for manufacturing a compound semiconductor integrated circuit device including a step of forming a capacitor on a compound semiconductor substrate, the step of forming the capacitor includes a step of forming a first conductor region and a step of forming the capacitor in an oxygen atmosphere. forming an oxide film of the compound semiconductor in contact with a first conductor region by irradiating the surface of the compound semiconductor with light; and forming a second oxide film in contact with the oxide film and away from the first conductor region. 1. A method for manufacturing a compound semiconductor integrated circuit device, the method comprising: forming a conductor region.
【請求項3】  化合物半導体基板上に化合物半導体電
界効果型トランジスタを集積した化合物半導体集積回路
装置において、化合物半導体電界効果型トランジスタは
、前記基板上に形成したチャネル層と、該チャネル層表
面を酸化してなるGaAs酸化膜を用いて形成したゲー
ト酸化膜と、該ゲート酸化膜上に形成したゲート電極と
、前記チャネル層上にそれぞれ形成したドレイン電極お
よびソース電極を備えたことを特徴とする化合物半導体
集積回路装置。
3. In a compound semiconductor integrated circuit device in which a compound semiconductor field effect transistor is integrated on a compound semiconductor substrate, the compound semiconductor field effect transistor includes a channel layer formed on the substrate and a surface of the channel layer that is oxidized. a gate oxide film formed using a GaAs oxide film, a gate electrode formed on the gate oxide film, and a drain electrode and a source electrode formed on the channel layer, respectively. Semiconductor integrated circuit device.
【請求項4】  化合物半導体基板上に電界効果型トラ
ンジスタを形成する過程を含む化合物半導体集積回路装
置の製造方法において、電界効果型トランジスタを形成
する過程は、前記基板上にチャネル層を形成する工程と
、酸素雰囲気中で化合物半導体表面に光を照射すること
により該化合物半導体の酸化膜をチャネル層に接触させ
て形成する工程と、該酸化膜上にゲート電極を形成する
工程と、前記チャネル層上にオーミック接合を形成して
ドレイン電極およびソース電極を形成する工程とを含む
ことを特徴とする化合物半導体集積回路装置の製造方法
4. A method for manufacturing a compound semiconductor integrated circuit device including a step of forming a field effect transistor on a compound semiconductor substrate, wherein the step of forming the field effect transistor comprises a step of forming a channel layer on the substrate. a step of forming an oxide film of the compound semiconductor in contact with the channel layer by irradiating the surface of the compound semiconductor with light in an oxygen atmosphere; a step of forming a gate electrode on the oxide film; 1. A method for manufacturing a compound semiconductor integrated circuit device, comprising the step of forming an ohmic junction thereon to form a drain electrode and a source electrode.
JP3015480A 1990-10-03 1991-02-06 Compound semiconductor integrated circuit device and its manufacture Pending JPH04212447A (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2-267010 1990-10-03
JP26701090 1990-10-03

Publications (1)

Publication Number Publication Date
JPH04212447A true JPH04212447A (en) 1992-08-04

Family

ID=17438806

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3015480A Pending JPH04212447A (en) 1990-10-03 1991-02-06 Compound semiconductor integrated circuit device and its manufacture

Country Status (1)

Country Link
JP (1) JPH04212447A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011251269A (en) * 2010-06-03 2011-12-15 Sharp Corp Cleaning apparatus

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011251269A (en) * 2010-06-03 2011-12-15 Sharp Corp Cleaning apparatus

Similar Documents

Publication Publication Date Title
US4583105A (en) Double heterojunction FET with ohmic semiconductor gate and controllable low threshold voltage
JPH05110086A (en) Tunnel transistor
JPH027532A (en) Laminated channel field effect transistor
KR920003799B1 (en) Semiconductor device
KR920010671B1 (en) Semiconductor devices
JP3483716B2 (en) Semiconductor device
KR930000603B1 (en) Metal semiconductor field effect transistor
JPH04212447A (en) Compound semiconductor integrated circuit device and its manufacture
JP2776059B2 (en) Insulated gate field effect transistor
JP2688678B2 (en) Field effect transistor and method of manufacturing the same
EP0283878A1 (en) Field effect transistor
JP2000208753A (en) Semiconductor device and its manufacture
WO1991001569A1 (en) Semiconductor device and method of producing the same
JPH02111073A (en) Insulated gate fet and integrated circuit device thereof
KR910006751B1 (en) Semiconductor integrated circuit device and its manufacturing method
JPH0523497B2 (en)
JPH0715018A (en) Field-effect transistor
JP3537609B2 (en) Semiconductor device and manufacturing method thereof
JPS62283672A (en) Field-effect transistor and manufacture thereof
JP2991297B2 (en) Field effect transistor and method of manufacturing the same
JP3437366B2 (en) Heterojunction field effect transistor
JP2682032B2 (en) Method for manufacturing semiconductor device
JPH0661431A (en) Semiconductor device and its manufacture
JP2616032B2 (en) Method for manufacturing field effect transistor
JPH01155665A (en) Semiconductor integrated circuit