JPH04212423A - Semiconductor device - Google Patents

Semiconductor device

Info

Publication number
JPH04212423A
JPH04212423A JP3829691A JP3829691A JPH04212423A JP H04212423 A JPH04212423 A JP H04212423A JP 3829691 A JP3829691 A JP 3829691A JP 3829691 A JP3829691 A JP 3829691A JP H04212423 A JPH04212423 A JP H04212423A
Authority
JP
Japan
Prior art keywords
wiring
stress
contact
film
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP3829691A
Other languages
Japanese (ja)
Other versions
JPH0797585B2 (en
Inventor
Kosaku Yano
矢野 航作
Tetsuya Ueda
哲也 上田
Teruto Onishi
照人 大西
Hiroshi Nishimura
宏 西村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP3829691A priority Critical patent/JPH0797585B2/en
Publication of JPH04212423A publication Critical patent/JPH04212423A/en
Publication of JPH0797585B2 publication Critical patent/JPH0797585B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

PURPOSE:To obtain a semiconductor device wherein EM characteristics at the contact part of a two-layered wiring are improved. CONSTITUTION:The product of the thickness and the stress amount of a silicon nitride film 15b formed on a second metal wiring 14 formed in a contact part is set to be less than or equal to 2/5 of the product of the thickness and the stress amount of an SiN film 15b formed so as to cover the second metal wiring 14. By controlling the stress of the SiN film 15b and the thickness of the SiN film formed in the contact part, the stress applied on the aluminum wiring in the contact part, which stress is caused by a protective film, especially by the SiN film 15b, is restrained to be low. Thereby the electromigration life of the contact part affected by the stress is improved approximately by one digit.

Description

【発明の詳細な説明】[Detailed description of the invention]

【0001】0001

【産業上の利用分野】本発明は超LSIの多層配線構造
を有する半導体装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device having a multilayer wiring structure of a very large scale integrated circuit (VLSI).

【0002】0002

【従来の技術】従来、超LSIの高集積化に伴って、配
線構造を2層以上に積層する多層配線構造がとられ、さ
らに前記配線が形成された半導体装置は水分や不純物の
浸透防止のために保護膜として、Pを含有するSiO2
 (以下ではPSG(リンシリケートガラス)と記す)
とプラズマCVDで形成したシリコン窒化膜(以下では
SiNと記す)で覆う構造が用いられている。
2. Description of the Related Art Conventionally, with the increasing integration of VLSIs, a multilayer wiring structure in which wiring structures are stacked in two or more layers has been adopted, and semiconductor devices in which the wirings are formed have been designed to prevent the penetration of moisture and impurities. Therefore, SiO2 containing P is used as a protective film.
(Hereinafter referred to as PSG (phosphosilicate glass))
A structure in which the substrate is covered with a silicon nitride film (hereinafter referred to as SiN) formed by plasma CVD is used.

【0003】このような2層配線構造の断面構造の一例
を図9に示す。同図において、一部を開口して絶縁膜1
0で覆われトランジスタ領域が作り込まれた基板11に
、第1層配線12を形成し、その上に層間絶縁膜13を
介して第2層配線14を設け、最終保護膜15としてP
SGとSiNを形成して2層配線が完成する。この配線
構造は基本的に3つの部分、即ち第1層配線12のライ
ン、第2層配線14のラインと、第1層配線12と第2
層配線14を電気的に接続する部分13a(以下、コン
タクト部と記す)からなっている。
FIG. 9 shows an example of a cross-sectional structure of such a two-layer wiring structure. In the same figure, the insulating film 1 is partially opened.
A first layer wiring 12 is formed on a substrate 11 covered with P0 and a transistor region is formed thereon, a second layer wiring 14 is provided thereon via an interlayer insulating film 13, and a final protective film 15 is made of P.
Two-layer wiring is completed by forming SG and SiN. This wiring structure basically has three parts: a line of the first layer wiring 12, a line of the second layer wiring 14, and a line of the first layer wiring 12 and the second layer wiring 14.
It consists of a portion 13a (hereinafter referred to as a contact portion) that electrically connects the layer wiring 14.

【0004】ところで、LSIの高集積化が進み、配線
サイズが微細化すると、配線に電流を流して使用するだ
けで、配線の断線不良が発生するといった問題が起こる
。この現象をエレクトロマイグレーション(以下EMと
記す)不良と言い、この原因としては、電流による電子
の流れる方向にAl原子が移動し、その移動の激しい部
分が断線するためである。これを防ぐ対策として、アル
ミ膜中に他元素(例えば、Cu,Ti等)を添加するこ
とにより、アルミ粒界に存在する空位の数を減少させて
Al原子の移動を低減する方法がとられている(P.B
.Gate,Solid  State  Techn
ology,Vol.3,pp.113−120,19
83)。
By the way, as the integration of LSIs progresses and the size of wiring becomes finer, a problem arises in that just by passing a current through the wiring, a disconnection failure occurs in the wiring. This phenomenon is called an electromigration (hereinafter referred to as EM) defect, and the reason for this is that Al atoms move in the direction in which electrons flow due to current, and the portions where the movement is intense are disconnected. As a countermeasure to prevent this, a method has been taken to reduce the number of vacancies existing at aluminum grain boundaries and reduce the movement of Al atoms by adding other elements (e.g., Cu, Ti, etc.) to the aluminum film. (P.B.
.. Gate, Solid State Tech
ology, Vol. 3, pp. 113-120,19
83).

【0005】またもうひとつの問題として、高温に保持
しているだけで、配線が断線する現象がある。これをス
トレスマイグレーション(以下SMと記す)という。S
M現象については、とくに150℃付近で保持すると断
線発生頻度が高くなるという報告があり、Cu等の添加
で改善される(J.Kelma他,22nd  Ann
ual  Proceeding  Internat
ional  Reliability  Physi
cs  Symposium,pp.1−5,1984
)。
[0005] Another problem is that the wiring may break just by keeping it at a high temperature. This is called stress migration (hereinafter referred to as SM). S
Regarding the M phenomenon, it has been reported that the frequency of wire breakage increases when the temperature is maintained at around 150°C, and this can be improved by adding Cu, etc. (J. Kelma et al., 22nd Ann.
ual Proceeding International
ional Reliability Physi
cs Symposium, pp. 1-5, 1984
).

【0006】上記2つの問題は、1層の配線ラインの問
題および解決として報告されている。しかし高集積化に
よる2層配線などでは、さらにコンタクト部についてE
M、SM問題を解決する必要がある。
The above two problems have been reported as problems and solutions for single-layer wiring lines. However, in two-layer wiring due to high integration, E
M, SM problem needs to be solved.

【0007】このコンタクト部についてのEM、SM現
象の報告は少なく、経験的にコンタクト部の層間絶縁膜
にテーパーをつけて第2配線のアルミのカバレッジを改
善することでEM、SM特性がよくなると予測して実施
されている。ところが、コンタクト部にテーパーをつけ
ると、第2配線のアルミをスパッタリング法で形成する
際に、スパッタリングの投入電力が大きいときに基板の
コンタクト部のSiO2がテーパーであるためにスパッ
タされ易く、第1と第2のアルミ間にSiO2が形成さ
れ、これがEM特性劣化の原因となるため、コンタクト
界面SiO2 形成には注意がいると報告されている(
H.Tomioka他,27nd  Annual  
Proceeding  International
  Reliability  Physics  S
ymposium,p.57,1989)。
[0007] There are few reports of EM and SM phenomena regarding this contact part, and it has been empirically shown that EM and SM characteristics can be improved by tapering the interlayer insulating film of the contact part and improving the coverage of the aluminum of the second wiring. It has been predicted and implemented. However, if the contact part is tapered, when the aluminum of the second wiring is formed by sputtering, the SiO2 of the contact part of the substrate is tapered and easily sputtered when the input power for sputtering is large. It has been reported that care must be taken when forming SiO2 at the contact interface, as SiO2 is formed between the contact interface and the second aluminum layer, which causes deterioration of EM characteristics (
H. Tomioka et al., 27th Annual
Proceedings International
Reliability Physics S
ymposium, p. 57, 1989).

【0008】[0008]

【発明が解決しようとする課題】しかし、かかる2層配
線の構成による現状を(表1)に示す。
However, the current state of the structure of such two-layer wiring is shown in Table 1.

【0009】[0009]

【表1】 (表1)から明らかなように、第1および第2配線の配
線自体のEM、SM特性の報告や、コンタクト部の問題
等の個別の報告はあるものの、2層配線を半導体素子(
(表1)中デバイスと記載)に使用したときの、各部の
マッチングをとったものがない。
[Table 1] As is clear from (Table 1), although there are reports on the EM and SM characteristics of the first and second wirings themselves, as well as individual reports on problems in the contact area, element(
There is no matching of each part when used in (Table 1) medium device).

【0010】本発明の目的としては、この配線各部間の
マッチングしたEM、SM特性の良い2層配線を実現す
るために特にコンタクト部のEM特性改善を目指し、同
時にSM特性についても判断することに至った技術的経
緯を説明する。
[0010] The purpose of the present invention is to improve the EM characteristics of the contact portion in particular, in order to realize a two-layer wiring with good EM and SM characteristics that match each part of the wiring, and to also determine the SM characteristics at the same time. I will explain the technical background that led to this.

【0011】まず、半導体素子に用いられる配線の各部
のサイズの関係は次のようになる。例えば第1配線幅を
1.2μm(配線に負荷が大きいマイクロプロセッサで
は最小レベルのサイズである)とすると、第2層配線幅
も最小サイズで、1.2μmとなる。このときのコンタ
クト部は、第1配線と第2配線が交差する点でのサイズ
が最大になるように決められ、この場合は1.2ミクロ
ン角で作られる。この様子を図10に示す。同図は平面
状態を示し、コンタクト周辺の第1層配線と第2層配線
の広がり(図中アライメントマージンと記載)はフォト
リソグラフィにおけるアライメントずれを見込んだ余裕
度である。これより、2層配線を作るときの各部のサイ
ズは、第1層と第2層の配線幅が同じサイズで、コンタ
クトサイズは、前記配線幅を一辺とする四角形となる。
First, the relationship between the sizes of each part of wiring used in a semiconductor device is as follows. For example, if the first wiring width is 1.2 .mu.m (the minimum size for a microprocessor in which wiring has a large load), then the second layer wiring width is also the minimum size, 1.2 .mu.m. The contact portion at this time is determined so that the size at the point where the first wiring and the second wiring intersect is maximized, and in this case, it is made to be 1.2 microns square. This situation is shown in FIG. The figure shows a planar state, and the spread of the first layer wiring and the second layer wiring around the contact (described as alignment margin in the figure) is a margin that takes into account misalignment in photolithography. From this, when making a two-layer wiring, the size of each part is such that the wiring widths of the first layer and the second layer are the same size, and the contact size is a rectangle with the wiring width as one side.

【0012】以上のような配線各部のEM特性を測定し
た結果、図11になった。(SM特性については実施例
中で述べるが、問題なかった。)この測定に用いた各部
の断面構造を図1に示す。図1において1%Siと0.
5%Cuを含有したアルミ(以下、これをアルミと記す
)を第1と第2の配線金属に用いた。第1配線と第2配
線のコンタクト部が1.2ミクロン角の400個のコン
タクト部の直列接続(以下、コンタクトチェーンと記す
)を図1(a)に示す構造で作り、EM測定を行った。
FIG. 11 is the result of measuring the EM characteristics of each part of the wiring as described above. (The SM characteristics will be described in the examples, but there were no problems.) The cross-sectional structure of each part used in this measurement is shown in FIG. In Figure 1, 1% Si and 0.
Aluminum containing 5% Cu (hereinafter referred to as aluminum) was used for the first and second wiring metals. A series connection (hereinafter referred to as a contact chain) of 400 contacts with a contact area of 1.2 microns square between the first wiring and the second wiring was made with the structure shown in Figure 1(a), and EM measurements were performed. .

【0013】図1(a)において、SiO2膜10が形
成された基板11上に、第1の金属配線12と、SiO
2 よりなる層間絶縁膜13と、コンタクト部13aを
介して第1の金属配線12に接続する第2の金属配線1
4が形成されている。この上に保護膜15としてPSG
膜15aとSiN膜15bが形成されている。スパッタ
リングによるアルミのステップカバレッジは悪いため、
これを改善することを目的としてコンタクト部は約55
°のテーパー加工が施されている。
In FIG. 1A, a first metal wiring 12 and an SiO2 film 10 are formed on a substrate 11 on which a SiO2 film 10 is formed.
2 and a second metal wiring 1 connected to the first metal wiring 12 via a contact portion 13a.
4 is formed. On top of this, PSG is used as a protective film 15.
A film 15a and a SiN film 15b are formed. Because the step coverage of aluminum by sputtering is poor,
In order to improve this, the contact part is approximately 55mm.
° taper processing is applied.

【0014】また同図(a)の構造を作る際に同時に、
第2配線と電気的に絶縁した1.2μm幅で0.8μm
厚の第1配線だけの部分(図1(b))と、第1配線と
電気的に絶縁した1.2μm幅で1.0μm厚の第2配
線だけ部分(図1(c))を作り、各々のEM測定によ
る配線寿命を測った。
[0014] Also, when creating the structure shown in Figure (a), at the same time,
0.8μm with a width of 1.2μm electrically insulated from the second wiring
A part with only the thick first wiring (Figure 1(b)) and a part with only the second wiring with a width of 1.2 μm and a thickness of 1.0 μm electrically insulated from the first wiring (Figure 1(c)) were created. , each wiring life was measured by EM measurement.

【0015】測定条件は第1配線、第2配線およびコン
タクト各部の断面積を求めた後、150℃で電流密度が
2×106A/cm2になるように電流を流して行い、
断線不良の発生時間を調べた(これを一般にはEM測定
と言う)。その結果を図11に示す。同図より明らかな
ようにコンタクトチェーンが、他のものに比べてEM特
性の不良に到る時間が1桁以上も短いことが判る。
The measurement conditions were as follows: After determining the cross-sectional area of each part of the first wiring, second wiring, and contact, a current was applied at 150° C. so that the current density was 2×10 6 A/cm 2 .
The occurrence time of the disconnection failure was investigated (this is generally referred to as EM measurement). The results are shown in FIG. As is clear from the figure, the time required for the contact chain to become defective in EM characteristics is more than one order of magnitude shorter than that of other types.

【0016】このコンタクトチェーンのEM特性の劣化
原因に従来例で、第1配線と第2配線の接触部に薄いS
iO2が存在する(第2配線のアルミをスパッタリング
で堆積する際、テーパー部のSiO2がArイオンでス
パッタされて、コンタクトで開口している第1配線上に
再付着するために生じる)ことが報告されている。この
要因を除くために、本発明では第2配線のアルミスパッ
タリングを高真空状態で、しかもスパッタ電力を小さく
して、SiO2がArイオンでスパッタされない条件の
元で行った。
In the conventional example, the cause of the deterioration of the EM characteristics of this contact chain is that a thin S
It has been reported that iO2 exists (this occurs because when depositing aluminum for the second wiring by sputtering, SiO2 in the tapered part is sputtered with Ar ions and re-deposited on the first wiring that has an opening at the contact). has been done. In order to eliminate this factor, in the present invention, the aluminum sputtering of the second wiring was performed in a high vacuum state and at a low sputtering power so that SiO2 would not be sputtered with Ar ions.

【0017】さらに界面にSiO2が存在しないことを
次のように確認した。界面に薄いSiO2が存在すると
、2層配線を作成後コンタクトチェーン抵抗のばらつき
が大きくなり、400℃程度の熱処理でその抵抗値が大
きく変化する。この確認結果を図12に示す。
Furthermore, the absence of SiO2 at the interface was confirmed as follows. If a thin layer of SiO2 exists at the interface, the contact chain resistance will vary greatly after the two-layer wiring is formed, and the resistance value will change significantly after heat treatment at about 400°C. The results of this confirmation are shown in FIG.

【0018】同図は、テーパー角度が55゜のときの1
0000個のコンタクトチェーン抵抗の450℃150
分の熱処理前後の変化を示す。コンタクトサイズを0.
8、1.0、1.2ミクロン角とし、各々108個の試
料を測定した。0.8ミクロン角で抵抗のばらつきが、
少し大きいことを除いて熱処理前後で大きい抵抗の変化
は見られなかった。このことはコンタクト部に薄いSi
O2の存在が無いことを意味する。さらに物理的に確認
するために、上記1.2ミクロン角のコンタクト部の断
面を透過形電子顕微鏡で観察した結果、SiO2の存在
が無く、コンタクト部でアルミがアロイ化していること
を確認した。
The figure shows 1 when the taper angle is 55°.
0000 contact chain resistance 450℃150
Changes before and after heat treatment for 30 minutes are shown. Set the contact size to 0.
8, 1.0, and 1.2 micron squares, and 108 samples each were measured. The resistance variation is 0.8 micron square.
No significant change in resistance was observed before and after heat treatment, except for a slight change. This means that thin Si is used in the contact area.
This means that there is no O2 present. For further physical confirmation, the cross section of the 1.2 micron square contact section was observed using a transmission electron microscope, and it was confirmed that there was no SiO2 and aluminum was alloyed in the contact section.

【0019】以上述べたように、本発明が解決しようと
する課題は、最適な2層配線を作成したときに、第1層
配線と第2層配線とのコンタクト部で、その界面にSi
O2の存在が無いにもかかわらず、半導体装置の寿命を
決めるEM特性の不良を解析するものである。即ち本発
明の目的は、2層配線のコンタクト部におけるEM特性
の改善した半導体装置を提供することである。
As described above, the problem to be solved by the present invention is that when an optimal two-layer wiring is created, Si is deposited at the interface between the first-layer wiring and the second-layer wiring.
This is to analyze defects in the EM characteristics, which determine the life of a semiconductor device, even in the absence of O2. That is, an object of the present invention is to provide a semiconductor device with improved EM characteristics in a contact portion of a two-layer wiring.

【0020】[0020]

【課題を解決するための手段】本発明は上述の課題を解
決するため、コンタクト部のEM寿命を決めているのが
コンタクト部に形成された保護膜のストレスであること
を明らかにし、コンタクト部に形成した第2の金属配線
上に形成されるシリコン窒化膜の厚みとストレス量とを
乗じた値が、前記第2の金属配線を覆うように形成され
たシリコン窒化膜厚とストレス量とを乗じた値の2/5
以下であるように、前記シリコン窒化膜のストレスとコ
ンタクト部に形成されるシリコン窒化膜の膜厚を制御す
る構成を備えたものである。
[Means for Solving the Problems] In order to solve the above-mentioned problems, the present invention clarifies that the EM life of the contact part is determined by the stress of the protective film formed on the contact part. The value obtained by multiplying the thickness of the silicon nitride film formed on the second metal wiring formed on the second metal wiring by the amount of stress is the value obtained by multiplying the thickness of the silicon nitride film formed to cover the second metal wiring and the amount of stress. 2/5 of the multiplied value
As described below, the present invention is provided with a configuration for controlling the stress of the silicon nitride film and the thickness of the silicon nitride film formed in the contact portion.

【0021】[0021]

【作用】本発明は上述の構成によって、保護膜の特にシ
リコン窒化膜によるコンタクト部のアルミ配線にかかる
ストレスを低く抑えることにより、ストレスの影響によ
るコンタクト部のEM寿命を1桁近く改善することが可
能となる。
[Operation] With the above-described structure, the present invention can improve the EM life of the contact portion by nearly one order of magnitude by suppressing the stress applied to the aluminum wiring of the contact portion due to the protective film, especially the silicon nitride film. It becomes possible.

【0022】[0022]

【実施例】図1は本発明による半導体装置の断面構造図
である。同図は2層配線の構造を第1配線、第2配線と
コンタクト部の各部分に分解したものである。
DESCRIPTION OF THE PREFERRED EMBODIMENTS FIG. 1 is a cross-sectional structural diagram of a semiconductor device according to the present invention. This figure shows the structure of the two-layer wiring broken down into the first wiring, the second wiring, and the contact portion.

【0023】図1(a)はコンタクトチェーン部を示し
、SiO2膜10が形成された基板11上に第1の金属
配線12と、SiO2よりなる層間絶縁膜13と、1.
2ミクロン角のコンタクト部13aを介して第1の金属
配線12に接続する第2の金属配線14が形成されてい
る。この上に保護膜15としてPSG膜15aとSiN
膜15bが形成されている。
FIG. 1(a) shows a contact chain section, in which a first metal wiring 12, an interlayer insulating film 13 made of SiO2 are formed on a substrate 11 on which a SiO2 film 10 is formed, 1.
A second metal wiring 14 is formed which connects to the first metal wiring 12 via a 2 micron square contact portion 13a. On top of this, a PSG film 15a and a SiN film 15 are formed as a protective film 15.
A film 15b is formed.

【0024】図1(b)は第1配線部で、第2配線とは
電気的に絶縁した1.2μm幅で0.8μm厚の第1配
線だけの部分である。図1(c)は第1配線とは電気的
に絶縁した1.2μm幅で1.0μm厚の第2配線だけ
の部分である。
FIG. 1(b) shows the first wiring section, which is a portion consisting only of the first wiring, which is electrically insulated from the second wiring and has a width of 1.2 μm and a thickness of 0.8 μm. FIG. 1C shows only a second wiring having a width of 1.2 μm and a thickness of 1.0 μm, which is electrically insulated from the first wiring.

【0025】課題で述べたように、図1(a)のコンタ
クト部のEM特性が問題であり、このSiN膜15bの
影響を明確にするため、図2の1つのコンタクト部の断
面構造に示すように、コンタクトの傾きθを変化させて
、第2層アルミのカバレッジ率、SiN膜厚と平均故障
時間の関係を調べた。
As mentioned in the problem section, the EM characteristics of the contact part shown in FIG. As shown, the relationship between the coverage ratio of the second layer aluminum, the SiN film thickness, and the mean time to failure was investigated by changing the slope θ of the contact.

【0026】このアルミのカバレッジおよびSiNの膜
厚は、コンタクト部の断面を走差型電子顕微鏡で観察し
て求めた。さらに500個のコンタクトを直列に接続し
て、全ての試料に対して同一電流(85°の試料のコン
タクト部の最小アルミ断面積で2×106A/cm2に
なるように設定した)を流してEM測定を行い、平均故
障時間(図11で示すEM測定結果で累積故障率が50
%になる時間を平均故障時間という)を求めた。この結
果を図3に示す。
The aluminum coverage and the SiN film thickness were determined by observing the cross section of the contact portion using a scanning electron microscope. Furthermore, 500 contacts were connected in series, and the same current (set to be 2 x 106 A/cm2 at the minimum aluminum cross-sectional area of the contact part of the sample at 85°) was applied to all samples. Measurement was carried out, and the mean failure time (according to the EM measurement results shown in Figure 11, the cumulative failure rate was 50%).
% is called the mean failure time). The results are shown in FIG.

【0027】同図(a)でコンタクトの角度θが大きく
なる程、アルミのカバレッジ率は低下する。同様に同図
(b)よりコンタクト部でのSiNの膜厚も低下する。 それに反して、同図(c)より平均故障時間はθの増加
に連れて、改善されて高くなる。とくに本発明の目的で
ある第2配線のEM寿命と同レベルのコンタクトチェー
ンのEM寿命を得るには、コンタクトのテーパー角度を
80゜以上にすれば得られることになる。ただし、本発
明は角度を規定しようとするものではなく、コンタクト
チェーンのEM寿命を制限する物理的要因をつきとめ、
規定するものである。アルミのカバレッジ率から考える
と、通常言われている電流密度が大きくなるとEM特性
は劣化することに図3は相反している。そのためにSi
N膜に着目して、以下のことを行った。
In FIG. 2A, the coverage ratio of aluminum decreases as the contact angle θ increases. Similarly, as shown in FIG. 4B, the SiN film thickness at the contact portion is also reduced. On the other hand, as shown in FIG. 4(c), the mean time to failure improves and becomes higher as θ increases. In particular, in order to obtain the EM life of the contact chain that is on the same level as the EM life of the second wiring, which is the object of the present invention, this can be achieved by setting the taper angle of the contact to 80° or more. However, the present invention does not attempt to prescribe the angle, but rather identifies the physical factors that limit the EM life of the contact chain.
It stipulates that Considering the coverage ratio of aluminum, FIG. 3 contradicts the fact that it is usually said that as the current density increases, the EM characteristics deteriorate. For that purpose, Si
Focusing on the N film, we did the following.

【0028】まず、SiN膜のないもの(テーパー角8
5゜)と、SiN膜厚を厚くし、かつSiNストレス量
を1/2にしたもの(テーパー角85゜)のEM測定し
、平均故障時間を求めた。その結果のSiN膜厚に対す
る平均故障時間を図4に示す。同図の○印は、同じスト
レス量のSiN膜で、この平均故障時間はSiN膜厚が
薄くなるほど平均故障時間が増加し、EM寿命が伸びて
いるのがわかる。SiN膜がないと、平均故障時間が大
きく(100任意時間以上であった)改善される。これ
は、コンタクトチェーンのEM寿命を決めているのが、
SiN膜に関係することを示す。また同図の□印は、S
iN膜のストレス量が○印のものの1/2のストレス量
のSiN膜である。このことはコンタクト部におけるE
M特性がSiN膜厚のみに依存するのではなくて、Si
N膜のストレス量とも関係することを示す。
First, the one without SiN film (taper angle 8
5°) and one in which the SiN film thickness was increased and the SiN stress amount was halved (taper angle 85°), and the mean failure time was determined. The resulting mean failure time versus SiN film thickness is shown in FIG. The circles in the figure indicate SiN films with the same amount of stress, and it can be seen that the mean failure time increases as the SiN film thickness becomes thinner, and the EM life increases. Without the SiN film, the mean time to failure is greatly improved (more than 100 arbitrary hours). This is because the EM life of the contact chain is determined by
Indicates that it is related to SiN film. Also, the □ mark in the same figure is S
The stress amount of the iN film is 1/2 of that of the SiN film marked with a circle. This means that the E
The M characteristics do not depend only on the SiN film thickness;
This shows that it is also related to the amount of stress on the N film.

【0029】図3(c)および図4より明らかなように
、2層配線におけるコンタクト部のEM寿命は、このコ
ンタクト部を被覆する保護膜の膜厚とストレス量の影響
を強く受ける。膜厚が薄くなるとEM特性が改善され、
ストレス量が小さくなるとコンタクトのEM寿命は改善
される。このようにコンタクト部のEM特性はSiN膜
の膜厚並びにストレス量に同傾向で依存する。これはア
ルミを反りや圧縮などの変形させる変形量は、SiN膜
厚にストレス量(dynes/cm2 )を乗じた値(
以後これをトータルストレスと呼ぶ)で表されるためで
ある。
As is clear from FIGS. 3(c) and 4, the EM life of the contact portion in the two-layer wiring is strongly influenced by the thickness of the protective film covering the contact portion and the amount of stress. The thinner the film, the better the EM characteristics.
When the amount of stress is reduced, the EM life of the contact is improved. In this way, the EM characteristics of the contact portion depend on the thickness of the SiN film and the amount of stress in the same manner. This means that the amount of deformation that causes aluminum to warp, compress, etc. is the SiN film thickness multiplied by the amount of stress (dynes/cm2) (
This is because this is expressed as total stress (hereinafter referred to as total stress).

【0030】さらにこの関係を数値化するために、Si
N膜の膜厚を種々に変化させてストレス量を実測した。 コンタクト部の保護膜のストレス量を知るために、上記
図3(b)の断面SEMより求めたコンタクト部の保護
膜膜厚と同じ厚みの保護膜をSi基板(PSGも堆積し
ているが、PSG膜のストレス量は108 dynes
/cm2 程度のために測定ストレス量はPSG膜を無
視できる)上に堆積し、そのストレス量を測定した。こ
のときのSiN膜厚とストレス量との関係を図5に示す
。同図において、SiN膜の堆積方法(プラズマCVD
の堆積条件)を変えることで膜質を変化させ、500n
m厚で求めたストレス量が、○印は3×109dyne
s/cm2で、□印は1.5×109dynes/cm
2のものである。  この実測トータルストレスとEM
測定より求めた平均故障時間との関係を図6に示す。同
図から明らかなようにコンタクト部の配線寿命はトータ
ルストレス量に反比例する。
Further, in order to quantify this relationship, Si
The amount of stress was actually measured by varying the thickness of the N film. In order to find out the amount of stress on the protective film of the contact part, a protective film with the same thickness as the protective film thickness of the contact part determined from the cross-sectional SEM shown in FIG. The stress amount of PSG film is 108 dynes
/cm2, so the measured stress amount can ignore the PSG film), and the stress amount was measured. The relationship between the SiN film thickness and the stress amount at this time is shown in FIG. In the figure, the SiN film deposition method (plasma CVD
The film quality was changed by changing the deposition conditions of 500n
The amount of stress calculated based on the thickness of m is 3 x 109 dyne.
s/cm2, □ mark is 1.5 x 109 dynes/cm
2. This actual measured total stress and EM
Figure 6 shows the relationship with the mean failure time determined from measurements. As is clear from the figure, the wiring life of the contact portion is inversely proportional to the total amount of stress.

【0031】通常、SiN膜のストレス量はおよそ1〜
4×109dyenes/cm2で500nm〜800
nm厚の保護膜が用いられる。このようなストレスの保
護膜に対して、EM寿命を1桁程度(この理由は後述す
る)改善するには、ストレス量、SiN膜厚、コンタク
ト寿命測定等のバラツキを考慮する必要がある。
[0031] Normally, the amount of stress on the SiN film is approximately 1 to
500nm to 800 at 4×109dyenes/cm2
A nm thick protective film is used. In order to improve the EM life of a protective film under such stress by about one order of magnitude (the reason for this will be explained later), it is necessary to take into account variations in stress amount, SiN film thickness, contact life measurement, etc.

【0032】このことを図6で説明すると、第2配線上
に堆積したSiN膜厚は500nmであるため、第2配
線部におけるトータルストレスは1.5×105dyn
es/cm程度となる。また、コンタクト部のトータル
ストレスと平均故障時間の関係はおおむね実線の関係と
なるが、ばらつきを考慮すると破線の関係となる。また
、同図中に示しているように、第2配線の平均故障時間
(=EM寿命)は10〜20(任意値)である。これと
同程度にコンタクトチェーンのEM寿命(従来に比べて
1桁程度の改善)にするには、コンタクト部では破線よ
り6×104dynes/cm程度以下のトータルスト
レスでなければならない。この値が、すなわち第2配線
部のトータルストレス値の約2/5になる。
To explain this with reference to FIG. 6, since the thickness of the SiN film deposited on the second interconnect is 500 nm, the total stress in the second interconnect is 1.5×105 dyn.
It will be about es/cm. Further, the relationship between the total stress of the contact portion and the mean time to failure is generally a solid line, but when variations are taken into account, it becomes a broken line. Further, as shown in the figure, the average failure time (=EM life) of the second wiring is 10 to 20 (arbitrary value). In order to achieve the same EM life of the contact chain (improved by about one order of magnitude compared to the conventional one), the total stress in the contact portion must be about 6×10 4 dynes/cm or less from the broken line. This value is approximately 2/5 of the total stress value of the second wiring section.

【0033】以上のように、従来例およびコンタクト部
におけるトータルストレスを、第2の金属配線の保護膜
のトータルストレスの2/5以下にしたときの1.2ミ
クロン角のコンタクト部のEM特性を図7(a)に示す
。本発明により、従来例に比べて1桁以上のEM寿命の
改善がみられる。
As described above, the EM characteristics of a 1.2 micron square contact part in the conventional example and when the total stress in the contact part is set to 2/5 or less of the total stress in the protective film of the second metal wiring are as follows. It is shown in FIG. 7(a). According to the present invention, the EM life is improved by more than one order of magnitude compared to the conventional example.

【0034】EM寿命を1桁程度改善する意味は製品の
寿命保証からくる。LSIの製品寿命は通常使用電流密
度と使用温度で決まり、この条件のもとで10年程度の
保証を行う。EM測定はこれを加速して行うものである
。このために本試験のEM測定条件は150℃で電流密
度が2×106A/cm2 で、現実の製品使用条件(
80℃で電流密度が1×105A/cm2 。これは特
殊用途を除くほとんどの製品使用レベルである)のもと
では、図7(a)で示す累積故障率の直線が約0.3%
になる時間が2.83試験時間となり、この時間のとき
が、配線寿命10年に相当する。この関係を図7(b)
に示す。同図から明らかなように本発明により、製品保
証10年を達成することが可能となる。
The significance of improving the EM life by one order of magnitude comes from the product life guarantee. The product life of an LSI is usually determined by the operating current density and operating temperature, and under these conditions, the product is guaranteed for about 10 years. EM measurement is performed by accelerating this. For this reason, the EM measurement conditions for this test were 150°C and a current density of 2 x 106 A/cm2, which is the actual product usage condition (
Current density is 1 x 105 A/cm2 at 80°C. (This is the level of most product usage except for special applications), the straight line of cumulative failure rate shown in Figure 7(a) is approximately 0.3%.
The time required for this is 2.83 test hours, and this time corresponds to 10 years of wiring life. This relationship is shown in Figure 7(b).
Shown below. As is clear from the figure, the present invention makes it possible to achieve a 10-year product warranty.

【0035】なお、本実施例ではSiとCuを含有する
アルミ配線で述べたが、配線材料が純アルミでも、Si
やTiやPd含有アルミであっても同様の効果があり、
配線材料によって限定されるものではない。
In this example, aluminum wiring containing Si and Cu was described, but even if the wiring material is pure aluminum, Si
The same effect is obtained even with aluminum containing Ti or Pd.
It is not limited by the wiring material.

【0036】また、配線寿命を決定するもう1つの要因
であるストレスマイグレーション特性を測定し、図8に
示す。同図は保護膜を形成した400個のコンタクトを
直列に接続した配線の、従来例(テーパー角55゜)と
本発明(テーパー角85゜)の試料を150℃で保持し
、保持時間に対する断線の不良率を示している。コンタ
クトサイズは各々1.2および1.0ミクロン角を調べ
た。従来例、本発明とも1000時間の保持では不良が
発生せず、1.0ミクロン角の2100時間で、従来例
、本発明とも不良が発生する。保持時間が1000時間
あれば製品に問題はなく、またわずかの差はあるにしろ
2100時間では、従来例、本発明とも不良に到ること
から、コンタクト部のSiN膜の違いが、ストレスマイ
グレーションに大きく影響を与えることはない。
Further, the stress migration characteristic, which is another factor determining the wiring life, was measured and is shown in FIG. The figure shows the conventional example (taper angle 55°) and the present invention (taper angle 85°) samples of wiring in which 400 contacts on which a protective film was formed were connected in series, and were held at 150°C, and the disconnection versus holding time. It shows the defective rate. Contact sizes of 1.2 and 1.0 micron square were investigated, respectively. In both the conventional example and the present invention, no defects occur after holding for 1000 hours, but defects occur in both the conventional example and the present invention after 2100 hours of 1.0 micron square. If the holding time is 1,000 hours, there is no problem with the product, and if the holding time is 2,100 hours, both the conventional example and the present invention will be defective, so the difference in the SiN film in the contact area may be due to stress migration. It won't have a big impact.

【0037】[0037]

【発明の効果】以上の説明から明らかなように、本発明
によれば、コンタクト部に形成した第2の金属配線上に
形成されるシリコン窒化膜の厚みとストレス量とを乗じ
た値が、前記第2の金属配線を覆うように形成されたS
iN膜厚とストレス量とを乗じた値の2/5以下である
ように、SiN膜のストレスとコンタクト部に形成され
るSiN膜厚を制御することによって、保護膜の特にS
iN膜によるコンタクト部のアルミ配線にかかるストレ
スを低く抑えることにより、ストレスの影響によるコン
タクト部のエレクトロマイグレーション寿命を1桁近く
改善するという効果を有するものである。
As is clear from the above description, according to the present invention, the value obtained by multiplying the thickness of the silicon nitride film formed on the second metal wiring formed in the contact portion by the amount of stress is: S formed to cover the second metal wiring
By controlling the stress of the SiN film and the thickness of the SiN film formed in the contact area so that the stress of the SiN film is 2/5 or less of the value obtained by multiplying the iN film thickness and the amount of stress, the S
By suppressing the stress applied to the aluminum wiring of the contact portion by the iN film, the electromigration life of the contact portion due to the influence of stress is improved by nearly one order of magnitude.

【図面の簡単な説明】[Brief explanation of the drawing]

【図1】(a)は本発明の実施例で用いた配線のEM寿
命測定のコンタクトチェーン部の断面構造図である。 (b)は第1層配線の断面構造図である。(c)は第2
層配線の断面構造図である。
FIG. 1(a) is a cross-sectional structural diagram of a contact chain portion for EM life measurement of wiring used in an embodiment of the present invention. (b) is a cross-sectional structural diagram of the first layer wiring. (c) is the second
FIG. 3 is a cross-sectional structural diagram of layer wiring.

【図2】本発明のコンタクト部を示す断面構造図である
FIG. 2 is a cross-sectional structural diagram showing a contact portion of the present invention.

【図3】(a)はコンタクト部におけるアルミのカバレ
ッジ特性図である。(b)はコンタクト部における保護
膜のSiN膜厚特性図である。(c)はコンタクト部に
おける平均故障時間の特性図である。
FIG. 3(a) is a coverage characteristic diagram of aluminum in a contact portion. (b) is a characteristic diagram of the SiN film thickness of the protective film in the contact portion. (c) is a characteristic diagram of the mean failure time in the contact portion.

【図4】コンタクト部のSiN膜厚と平均故障時間の関
係図である。
FIG. 4 is a diagram showing the relationship between the SiN film thickness of the contact portion and the mean failure time.

【図5】SiN膜厚とトータルストレスとの関係図であ
る。
FIG. 5 is a diagram showing the relationship between SiN film thickness and total stress.

【図6】トータルストレスと配線寿命との関係図である
FIG. 6 is a diagram showing the relationship between total stress and wiring life.

【図7】(a)は本発明による半導体装置のコンタクト
部のエレクトロマイグレーション特性図である。(b)
は試験時間と配線寿命の関係図である。
FIG. 7(a) is an electromigration characteristic diagram of a contact portion of a semiconductor device according to the present invention. (b)
is a diagram showing the relationship between test time and wiring life.

【図8】コンタクトチェーンのストレスマイグレーショ
ン特性図である。
FIG. 8 is a stress migration characteristic diagram of a contact chain.

【図9】半導体装置における2層配線を示す断面構造図
である。
FIG. 9 is a cross-sectional structural diagram showing two-layer wiring in a semiconductor device.

【図10】本発明による半導体装置の2層配線のコンタ
クトを示す平面図である。
FIG. 10 is a plan view showing a contact of two-layer wiring of a semiconductor device according to the present invention.

【図11】従来例における2層配線の各部のエレクトロ
マイグレーション特性図である。
FIG. 11 is an electromigration characteristic diagram of each part of a two-layer wiring in a conventional example.

【図12】熱処理前後のコンタクトチェーン抵抗特性図
である。
FIG. 12 is a contact chain resistance characteristic diagram before and after heat treatment.

【符号の説明】[Explanation of symbols]

10  SiO2 膜 11  半導体基板 12  第1金属配線 13  層間絶縁膜 13a  コンタクト部 14  第2金属配線 15a  PSG膜 15b  シリコン窒化膜 10 SiO2 film 11 Semiconductor substrate 12 First metal wiring 13 Interlayer insulation film 13a Contact part 14 Second metal wiring 15a PSG film 15b Silicon nitride film

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】半導体基板上に形成された第1の金属配線
と、この第1の金属配線と一部を開口した絶縁膜を介し
て電気的に接続された第2の金属配線と、この第2の配
線金属上にリンを含んだSiO2 とシリコン窒化膜と
を形成した半導体装置において、前記開口部に形成した
第2の金属配線上に形成されるシリコン窒化膜の厚みと
ストレス量とを乗じた値が、前記第2の金属配線を覆う
ように形成されたシリコン窒化膜厚とストレス量とを乗
じた値の2/5以下であることを特徴とする半導体装置
1. A first metal wiring formed on a semiconductor substrate, a second metal wiring electrically connected to the first metal wiring via an insulating film having a partially opened opening, and a second metal wiring formed on the semiconductor substrate. In a semiconductor device in which SiO2 containing phosphorus and a silicon nitride film are formed on a second metal wiring, the thickness and stress amount of the silicon nitride film formed on the second metal wiring formed in the opening are A semiconductor device characterized in that the multiplied value is 2/5 or less of the value multiplied by the stress amount and the thickness of the silicon nitride film formed to cover the second metal wiring.
【請求項2】請求項1記載のシリコン窒化膜厚とストレ
ス量とを乗じた値が、6×104dynes/cm以下
であることを特徴とする半導体装置。
2. A semiconductor device characterized in that a value obtained by multiplying the thickness of the silicon nitride film according to claim 1 by the amount of stress is 6×10 4 dynes/cm or less.
JP3829691A 1990-03-27 1991-03-05 Semiconductor device Expired - Fee Related JPH0797585B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3829691A JPH0797585B2 (en) 1990-03-27 1991-03-05 Semiconductor device

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP7786390 1990-03-27
JP2-77863 1990-03-27
JP3829691A JPH0797585B2 (en) 1990-03-27 1991-03-05 Semiconductor device

Publications (2)

Publication Number Publication Date
JPH04212423A true JPH04212423A (en) 1992-08-04
JPH0797585B2 JPH0797585B2 (en) 1995-10-18

Family

ID=26377514

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3829691A Expired - Fee Related JPH0797585B2 (en) 1990-03-27 1991-03-05 Semiconductor device

Country Status (1)

Country Link
JP (1) JPH0797585B2 (en)

Also Published As

Publication number Publication date
JPH0797585B2 (en) 1995-10-18

Similar Documents

Publication Publication Date Title
US6815324B2 (en) Reliable metal bumps on top of I/O pads after removal of test probe marks
KR100187601B1 (en) Semiconductor device and manufacturing method thereof
KR920001174B1 (en) Semiconductor device and its manufacturing method
US6143672A (en) Method of reducing metal voidings in 0.25 μm AL interconnect
CN1225780C (en) Method of forming a fuse
US10665543B2 (en) Oxidation resistant barrier metal process for semiconductor devices
US5055906A (en) Semiconductor device having a composite insulating interlayer
US5327012A (en) Semiconductor device having a double-layer interconnection structure
JPH06120218A (en) Metal wiring of semiconductor element
US7323409B2 (en) Method for forming a void free via
KR0123185B1 (en) Aluminium wiring & formation method
JPH05211147A (en) Aluminum wiring and its forming method
JPH04212423A (en) Semiconductor device
US6395629B1 (en) Interconnect method and structure for semiconductor devices
US5198884A (en) Semiconductor devices having a double-layer interconnection structure
US5788767A (en) Method for forming single sin layer as passivation film
TWI704665B (en) Back end of line passivation structure and fabricating method thereof
US6566263B1 (en) Method of forming an HDP CVD oxide layer over a metal line structure for high aspect ratio design rule
JP3347019B2 (en) Semiconductor device
EP1001463A2 (en) Aluminum interconnects for integrated circuits comprising titanium under and overlayers
JPS60206045A (en) Wiring
JPH05206142A (en) Integerated circuit and manufacture thereof
JPH04196428A (en) Manufacture of semiconductor device
JPH1140516A (en) Manufacture of semiconductor device
JPS6118153A (en) Semiconductor device and manufacture of the same

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees