JPH04206833A - Meterojunction bipolar transistor and its manufacture - Google Patents

Meterojunction bipolar transistor and its manufacture

Info

Publication number
JPH04206833A
JPH04206833A JP33809390A JP33809390A JPH04206833A JP H04206833 A JPH04206833 A JP H04206833A JP 33809390 A JP33809390 A JP 33809390A JP 33809390 A JP33809390 A JP 33809390A JP H04206833 A JPH04206833 A JP H04206833A
Authority
JP
Japan
Prior art keywords
emitter
layer
base
mesa
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP33809390A
Other languages
Japanese (ja)
Inventor
Masaki Inada
稲田 雅紀
Atsushi Nakagawa
敦 中川
Takashi Hirose
広瀬 貴司
Akira Riyuuji
龍治 彰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP33809390A priority Critical patent/JPH04206833A/en
Publication of JPH04206833A publication Critical patent/JPH04206833A/en
Pending legal-status Critical Current

Links

Landscapes

  • Bipolar Transistors (AREA)

Abstract

PURPOSE:To remarkably stabilize characteristic of a device, by forming, on substrate material, at least, a highly doped N-type semiconductor layer for forming a first emitter, and a second emitter whose energy band gap is larger than that of the first emitter. CONSTITUTION:Oxide layers 50 and 60 are formed on the side wall of a mesa 30 and on a first emitter 2c, respectively. Said layers are irradiated with As in a high vacuum and heated at 600 deg.C, thereby eliminating the oxide layer on the mesa side surface and exposing the semiconductor surface. Only the oxide layers on the side surface of a first base P<+>-GaAs 4a and on the first emitter layer 2c are selectively eliminated, and an oxide layer 70 on the side surface of a second emitter 3a is left. A second base layer P<+>-Al0.4Ga0.6As 7 is formed by molecular beam epitaxy 40 from above. In this process, the epitaxial growth of the first base 4a and the first emitter 2c becomes nucleus, and the second base layer 7 of P<+>-Al0.4Ga0.6As is formed on also the oxide layer 70. An SiO2 mask 10 is eliminated together with P<+>-Al0.4Ga0.6As 11 stuck on the mask 10, and a collector electrode 8 and a base electrode 9 are formed.

Description

【発明の詳細な説明】 産業上の利用分野 本発明(よ 超高速・超高周波デバイスとして有望なヘ
テロ接合バイポーラトランジスタ(以下HBTと記づ−
。)およびその製造方法に関するものである。
[Detailed Description of the Invention] Industrial Application Fields of the Invention The present invention is directed to heterojunction bipolar transistors (hereinafter referred to as HBTs), which are promising as ultra-high speed and ultra-high frequency devices.
. ) and its manufacturing method.

従来の技術 HB Tの高速・高周波特性を向上させるために(友 
電流利得遮断周波数ft最大発振周波数f、を大きくす
ることが重要である。
Conventional technology In order to improve the high speed and high frequency characteristics of HBT (friend
It is important to increase the current gain cutoff frequency ft and the maximum oscillation frequency f.

f2は近似的に f−−Jft/8πRbCbo・・・(1)と表される
。ここて Rbはベース抵KCboはベース・コレクタ
間容量である。 f、を大きくするために+1(1)式
かられかるように ftを大きくしRbとCbeを小さ
くすることが重要である。エミッタとしてベースよりも
エネルギーバンドギャップの大きい半導体材料を用いる
H B Tでは 本質的+Qftを太きく LRbを小
さくできるため高速・高周波デバイスとして極めて有望
である。HBTのCboを小さくするために(よ コレ
クタザイズを小さくすることが重要である。コレクタを
上部に設けるHBT(コレクタトップHBT)では コ
レクタザイズを小さくすることが容易であるた敦CbQ
を小さくしこれによりf、を大きくすることができると
いう長所があるバ 反皿 下部のエミッタから注入され
た電子がベース電極方向にリークするため電流増幅率が
著しく低下するという問題点があった これを防ぐため
の方法として、外部ベース層下部のエネルギーバンドギ
ャップの太きいエミッタ層にp型の不純物を導入してエ
ミッタ層の一部をベースと同型に転換することにより、
ベースよりもエネルギーバンドギャップの大きい材料か
らなるpn接合を形成しこの部分のダイオードのオン電
圧を真性部分のエミッタ・ベース接合のオン電圧よりも
太き(することにより、電子のベース電極方向へのリー
クを抑える方法が試みられている。しかしながら、 こ
の方法では急峻なpn接合を形成することが難しいた敷
 未だ高性能なデバイスは実現されていない。第4図、
第5図はこのタイプのHB Tの構造例とその製造方法
を示も これらの図で(よ エミッタ電極の形成は発明
にとって重要な部分でないので省略している。
f2 is approximately expressed as f--Jft/8πRbCbo (1). Here, Rb is the base resistance KCbo is the base-collector capacitance. In order to increase f, it is important to increase ft and decrease Rb and Cbe, as shown by equation +1 (1). HBTs that use a semiconductor material with a larger energy bandgap as the emitter than the base essentially have a larger +Qft and a smaller LRb, making them extremely promising as high-speed/high-frequency devices. In order to reduce the Cbo of the HBT, it is important to reduce the collector size.In an HBT where the collector is placed on the top (collector top HBT), it is easy to reduce the collector size.AtsushiCbQ
This has the advantage of making it possible to make f smaller, thereby increasing f.This has the problem that electrons injected from the emitter at the bottom of the plate leak toward the base electrode, resulting in a significant drop in the current amplification factor. As a method to prevent this, by introducing p-type impurities into the emitter layer with a wide energy band gap below the external base layer and converting part of the emitter layer to the same type as the base,
By forming a pn junction made of a material with a larger energy bandgap than the base, the on-voltage of the diode in this part is made thicker than the on-voltage of the emitter-base junction in the intrinsic part (by doing so, electrons move toward the base electrode). Attempts have been made to suppress leakage.However, it is difficult to form a steep pn junction with this method, and high-performance devices have not yet been realized.Figure 4,
Figure 5 shows an example of the structure of this type of HBT and its manufacturing method.

第5図において、(001)面の半絶縁性GaAs(s
、 1−GaAs)基板1の上に 高ドープのn型のG
aAs(n” −GaAs)2、バンドギャップの大き
いn型のAl113Gai+ 、 ?As(n−Al@
、5Ga11.vAs) 3、高ドープのp型のGaA
s(p” −GaAs) 4、n型のGaAs(n−G
aAs) 5、n” −GaAs 6を形成した第5図
(a)の多層構造材料を用いて、コレクタとなる部分に
8102からなるコレクタマスク10を形成し これを
マスクとしてドライ、エッチングしてη−GaAs5 
aとn′″−GaAs6aからなるコレクタメサ90を
、第5図(c)のように形成する。ついて 第5図(C
I)のように マスク10をマスクとしてp型の不純物
をn−A15.5Gai+、vAsABO3中までイオ
ン注入140により導入し その部分をp型に転換しp
型のAl11.3Ga11.7AS(p−Al11.3
Gai+、7AS)層3bを形成する。 これにより、
バンドギャップの大きいA1.1!、3Ga11.7 
Asからなるpn接合120を形成する。この構造で(
よ 接合120によって形成される電子に対するコンダ
クションバンドの障壁力<、  n−Ale、3Gae
、yAs5aとp’ −GaAs 4からなるトランジ
スタの真性部を構成する接合部の電子に対するコンダク
ションバンドの障壁よりも大きくなるた八 エミッタ・
ベース間に順バイアスをかけると、エミッタからベース
部に注入されようとする電子130 +&  接合12
0で電子に対する高い障壁により遮られるた八 真性部
分でのみ効果的にベースに注入される。以下、コレクタ
電極8とベース電極9をフォトリソグラフィーと蒸着に
より形成し第4図の構造を作製す発明が解決しようとす
る課題 しかしながら、従来の構造およびその製造方法で(よ 
外部ベース層を通して不純物をワイドバンドギャップの
エミッタ層に導入しエミッタ層の一部をベースと同型の
多数キャリアを有する半導体層に転換するたぬ 導入し
た不純物か深さ方向で分布を持板 ワイドバンドギャッ
プの材料からなる急峻なpn接合を形成することが難し
いという問題点がある。また、外部ベースが損傷を受け
るた嵌 シート抵抗か大きくなりベース抵抗か増大する
という問題点がある。また この方法では形成されるワ
イドバンドギャップの半導体のpn接合のエネルギーコ
ンダクションバンドの障壁の高さはエミッタを形成する
半導体材料によって決定されるた敦 エミッタ・ベース
にかかる順バイアス電圧の大きさに制限があり、これを
越えるとこの障壁を越えてエミッタからベースへの電子
のリークが生じるため電流増幅率が低下するという問題
点がある。
In FIG. 5, semi-insulating GaAs (s
, 1-GaAs) on the substrate 1 of highly doped n-type G
aAs(n”-GaAs)2, n-type Al113Gai+ with large bandgap, ?As(n-Al@
,5Ga11. vAs) 3. Highly doped p-type GaA
s(p''-GaAs) 4, n-type GaAs (n-G
aAs) Using the multilayer structure material shown in FIG. 5(a) in which 5,n''-GaAs 6 is formed, a collector mask 10 made of 8102 is formed on the part that will become the collector, and using this as a mask, dry etching is performed to obtain η -GaAs5
A collector mesa 90 made of a and n'''-GaAs 6a is formed as shown in FIG. 5(c).
As in I), using the mask 10 as a mask, p-type impurities are introduced into n-A15.5Gai+, vAsABO3 by ion implantation 140, and that part is converted to p-type.
type Al11.3Ga11.7AS (p-Al11.3
Gai+, 7AS) layer 3b is formed. This results in
A1.1 with a large bandgap! ,3Ga11.7
A pn junction 120 made of As is formed. With this structure (
The barrier force of the conduction band for electrons formed by the junction 120<, n-Ale, 3Gae
, yAs5a and p'-GaAs4, which is larger than the barrier of the conduction band for electrons at the junction that constitutes the intrinsic part of the transistor.
When forward bias is applied between the bases, electrons 130 + & junction 12 are about to be injected from the emitter to the base.
At 0, it is effectively injected into the base only in the eight-intrinsic part, which is blocked by a high barrier to electrons. Hereinafter, the problems to be solved by the invention of forming the collector electrode 8 and the base electrode 9 by photolithography and vapor deposition to produce the structure shown in FIG.
Introducing impurities into the wide bandgap emitter layer through the external base layer and converting part of the emitter layer into a semiconductor layer with majority carriers of the same type as the base.The introduced impurities are distributed in the depth direction.Wide band There is a problem in that it is difficult to form a steep pn junction made of the gap material. Another problem is that when the external base is damaged, the resistance of the fitted sheet increases and the base resistance increases. In addition, in this method, the height of the barrier of the energy conduction band of the pn junction of the wide bandgap semiconductor formed is determined by the semiconductor material forming the emitter and the magnitude of the forward bias voltage applied to the emitter base. There is a limit, and if this limit is exceeded, electrons will leak from the emitter to the base beyond this barrier, resulting in a problem that the current amplification factor will decrease.

課題を解決するための手段 上記の課題を解決するため置 本発明のコレクタトップ
+7) HB T U  第)のエミッタを形成する高
ドープのn型の半導体層の上に 第1のエミッタよりも
エネルギーバンドギャップの大きいn型の半導体からな
る第2のエミッタ慝 第2のエミッタよりもエネルギー
バンドギャップの小さいp型の半導体からなる第1のベ
ース層とコレクタ層とから構成されるメサと、少なくと
も、前記メサの一部分を構成する第1のベース層の側面
と第1のエミッタ層とに接合し かつメサを構成する第
1のエミッタの側面を覆って形成された 第2のエミッ
タ等しいかそれよりもエネルギーバンドギャップの大き
いp型の半導体層からなる第2のベース層を有した構造
を持つ。この構造の製造方法として、基板材料の上に 
少なくとも、第1のエミッタを形成するための高ドープ
のn型の半導体層 第1のエミッタよりもエネルギーバ
ンドギャップの大きい第2のエミッタを形成するための
n型の半導体層 第2のエミッタよりもエネルギーバン
ドギャップの小さい第1のベースを形成するためのp型
の半導体層とコレクタを形成するための半導体層をこの
順序でエピタキシー形成した多層構造材料の上に コレ
クタとなる部分にマスクを形成し これをマスクとして
、エッチングを行い第2のエミッタ層と第1のベース層
とコレクタ層とからなるメサを形151..  かつ第
1のエミッタ層を露出する工程と、少なくとも露出した
前記第1のベース層の側面と前記第1のエミッタ層上の
酸化物層を真空中で除去する工程と、前記マスクを用い
てエネルギーバンドギャップが第2のエミッタと等しい
かもしくはそれよりも大きいp型の半導体層をエピタキ
シー形成する工程とを用いる。
Means for Solving the Problems In order to solve the above problems, the collector top of the present invention is placed on a highly doped n-type semiconductor layer forming an emitter of HB T U th) with a higher energy than the first emitter. a second emitter made of an n-type semiconductor with a large band gap; a mesa made of a first base layer and a collector layer made of a p-type semiconductor with a smaller energy band gap than the second emitter; a second emitter that is equal to or greater than the first emitter layer that is bonded to the side surface of the first base layer constituting a portion of the mesa and the first emitter layer and that is formed to cover the side surface of the first emitter that constitutes the mesa; It has a structure including a second base layer made of a p-type semiconductor layer with a large energy band gap. The manufacturing method for this structure is to
At least a highly doped n-type semiconductor layer for forming a first emitter. An n-type semiconductor layer for forming a second emitter having a larger energy bandgap than the first emitter. A mask is formed on the part that will become the collector on a multilayer structure material in which a p-type semiconductor layer to form a first base with a small energy band gap and a semiconductor layer to form a collector are epitaxially formed in this order. Using this as a mask, etching is performed to form a mesa consisting of the second emitter layer, first base layer, and collector layer in the shape 151. .. and exposing the first emitter layer; removing at least the exposed side surfaces of the first base layer and the oxide layer on the first emitter layer in vacuum; and applying energy using the mask. A step of epitaxially forming a p-type semiconductor layer whose band gap is equal to or larger than that of the second emitter is used.

作用 上記構造を用いると、メサの外側で(友 エネルギーバ
ンドギャップの小さい第1のエミッタと第2のエミッタ
よりもエネルギーバンドギャップの大きい半導体層から
なる第2のベースとのnp接合が形成されるた敷 第2
のエミッタを形成する材料からなる従来タイプのnp接
合に比べて電子に対するコンダクションバンドの障壁が
高くなり、エミッタより第2ベース(外部ベース)に注
入されようとする電子はこの接合の高い障壁に遮られて
外部ベースに入り込むことがなくなるた敦 電流増幅率
が低下しない。まな メサを構成する第1のベース層の
側面でも第1のベースとそれよりもエネルギーバンドギ
ャップの大きい第2のベースとの接合が形成されている
ため、第1のベースと第2のベースとの間に電子に対す
るコンダクションバンドの障壁が形成され電子の外部ベ
ースへのリークが抑制される。また 第2のエミッタ層
の側面で(訳 第2のエミッタ層上に酸化物からなる絶
縁膜がある場合に(瓜 電子はこれによる障壁に遮られ
て、もしくは酸化物層が薄くて電子がトンネル現象によ
り酸化物層を通過しても第2ベースの高いコンダクショ
ンバンドの障壁があるた教第2エミッタから第2ベース
へ電子がリークすることがなu%  また この部分に
酸化物層かなく、第2のエミッタと第2のベースとの接
合が形成されている場合にはこの接合のコンダクション
パン−10= ドの高い障壁により遮られて電子が第2のベースにリー
クすることがなシx0  上記の製造方法を用いれは 
真空中で自然酸化膜の除去が容易である、メサを形成す
る第1のベース層の側面と第1のエミッタ層の露出面が
清浄化されその上にエピタキシーが可能となり、それが
結晶成長の核となって自然酸化膜の除去が難しいメサを
形成する第2のエミッタ層の側面上にも自然酸化膜を介
して単結晶成長が可能となる。このため、メサを構成す
る第1のベース層の側面とメサの外側の第1のエミッタ
層に接合し かつメサの第2のエミッタ層の側面上を覆
って存在するバンドギャップの大きいp型の半導体層の
エピタキシー形成が可能となる。
Effect When the above structure is used, an np junction is formed outside the mesa between the first emitter with a small energy bandgap and the second base made of a semiconductor layer with a larger energy bandgap than the second emitter. Tashiki 2nd
The conduction band barrier to electrons is higher than that of a conventional type np junction made of a material that forms the emitter, and electrons that are about to be injected from the emitter into the second base (external base) are blocked by the high barrier of this junction. The current amplification factor does not decrease because it is no longer blocked and enters the external base. Since a junction is formed between the first base and the second base having a larger energy band gap than the first base layer on the side surface of the first base layer constituting the Mana mesa, the first base and the second base are During this period, a conduction band barrier is formed against electrons, and leakage of electrons to the external base is suppressed. Also, if there is an insulating film made of oxide on the side of the second emitter layer (translation), electrons may be blocked by this barrier, or the oxide layer may be thin and electrons may tunnel. Due to this phenomenon, electrons do not leak from the second emitter to the second base due to the high conduction band barrier of the second base even if they pass through the oxide layer. , if a junction is formed between the second emitter and the second base, electrons will not leak to the second base because they are blocked by the high barrier of the conduction pan of this junction. x0 Using the above manufacturing method
The side surfaces of the first base layer forming the mesa and the exposed surface of the first emitter layer, on which the natural oxide film can be easily removed in vacuum, are cleaned and epitaxy can be performed thereon, which facilitates crystal growth. It is also possible to grow a single crystal through the natural oxide film on the side surface of the second emitter layer, which forms a nucleus and forms a mesa whose natural oxide film is difficult to remove. For this reason, the p-type material with a large band gap that is bonded to the side surface of the first base layer constituting the mesa and the first emitter layer on the outside of the mesa and covers the side surface of the second emitter layer of the mesa. Epitaxial formation of a semiconductor layer becomes possible.

また 第2のエミッタ層と第1のベース層とコレクタ層
とからなるメサの形成と第1のエミッタ層の露出のため
に用いたコレクタマスクを、前記メサを構成する第1の
ベース層と第2のエミッタ層の側面と第1のエミッタ層
を覆うp型の半導体からなる第2のベース層をエピタキ
シー形成するために用いることができる。また 外部ベ
ースを通して不純物を導入することがないので高温での
アニールを必要としない。このため、多層構造材料の各
層間の不純物の拡散がほとんど生じないので各接合の急
峻性を損なうことがない。また 従来の方法では薄いベ
ースを均一に露出することかプロセスの大きな課題であ
った万丈 本発明の方法では外部ベース層を改めて形成
するため外部ベースの厚さを所望の値に均一に形成する
ことができ、デバイスの特性が著しく安定化される。
In addition, the collector mask used for forming the mesa consisting of the second emitter layer, the first base layer, and the collector layer and for exposing the first emitter layer is connected to the first base layer and the collector layer constituting the mesa. It can be used to epitaxy form a second base layer made of a p-type semiconductor that covers the side surfaces of the second emitter layer and the first emitter layer. Furthermore, since no impurities are introduced through the external base, high-temperature annealing is not required. Therefore, impurity diffusion between the layers of the multilayer structure material hardly occurs, so that the steepness of each junction is not impaired. In addition, in the conventional method, exposing a thin base uniformly was a major problem in the process, but in the method of the present invention, since the external base layer is formed again, it is necessary to uniformly form the thickness of the external base to a desired value. , and the characteristics of the device are significantly stabilized.

実施例 第1図(よ 本発明のHBTの構造の第1の実施例を示
す。高ドープのn型のGaAs(n”−GaAs)から
なる第1のエミッタ層2の上に n型のAl[1,aG
ae、3As(n−A]、a、5Gal]、vAs)か
らなる第1のエミッタ3 a。
Embodiment FIG. 1 shows a first embodiment of the structure of the HBT of the present invention.On the first emitter layer 2 made of highly doped n-type GaAs (n"-GaAs), an n-type Al layer is formed. [1, aG
ae, 3As(n-A], a, 5Gal], vAs).

高ドープのp型のGaAs(p”−GaAs)からなる
第1のベース4aX n型のGaAs(n−GaAs)
コレクタ5 a、  高ドープのn型のGaAs(n″
″−GaAs)サブコレクタ6aから構成される順メサ
30を有し 少なくとk メサ30の一部分を構成する
第1のベースp″−〇aAs4 aの側面とメサの外側
の第1エミッタn”−GaAs2 cとに接合して連な
ったp′″−AIll、+Ga11.eAS層7からな
る第2のベース層を有し コレクタ電極8、ベース電極
9を有している。この構造は第2図のようにして作製さ
れる。第5図(a)と同様の多層構造材料を用いて、コ
レクタとなる部分に5iChからなるマスク10を、そ
のストライブの方向を、 [110]にして形成し こ
れをマスクとして順メサ30を形成しかつ、第1のエミ
ッタ層2cを露出させる(第2図(a))。ついで、水
洗処理により、メサ30の側面と第1のエミッタ2c上
(へ それぞれ 酸化物層50、60を形成する(第2
図(b))。ついで、高真空中でAsを照射しながら6
00℃に加熱し メサの側面の酸化物層を除去し半導体
表面を露出する(第2図(C))。この工程で、第1の
ベースp”−GaAs4 aの側面と第1のエミッタ層
2c上の酸化物層だけが選択的に除去され 第2のエミ
ッタ3aの側面上の酸化物層70が残される。ついで、
上方から分子線エピタキシー(MBE)40により第2
のベース層p′″−All14Ga@、eAs7を形成
する(第2図(d))。
First base made of highly doped p-type GaAs (p”-GaAs) 4aX n-type GaAs (n-GaAs)
Collector 5a, highly doped n-type GaAs (n″
a first emitter n''- on the side of the side of the mesa and the outside of the mesa; p'''-AIll, +Ga11. connected to GaAs2c. It has a second base layer made of an eAS layer 7, a collector electrode 8, and a base electrode 9. This structure is fabricated as shown in FIG. Using the same multilayer structure material as in FIG. 5(a), a mask 10 made of 5iCh is formed in the portion that will become the collector, with the stripe direction [110]. Using this as a mask, a forward mesa 30 is formed. Then, the first emitter layer 2c is exposed (FIG. 2(a)). Next, by water washing treatment, oxide layers 50 and 60 are formed on the side surfaces of the mesa 30 and the first emitter 2c, respectively.
Figure (b)). Then, while irradiating As in a high vacuum, 6
The oxide layer on the side surface of the mesa is removed by heating to 00° C. and the semiconductor surface is exposed (FIG. 2(C)). In this step, only the oxide layer on the side surface of the first base p''-GaAs4a and the first emitter layer 2c is selectively removed, leaving the oxide layer 70 on the side surface of the second emitter 3a. .Then,
The second layer is removed from above by molecular beam epitaxy (MBE) 40
A base layer p'''-All14Ga@, eAs7 is formed (FIG. 2(d)).

この工程では メサを構成する第1ベース4aと=13
− 第1エミッタ2cでのエピタキシー成長が核となって、
酸化物層70上にもp”−Al!!、4Gae、eAs
の第2ベース層7が形成される。ついで、5iChマス
ク1oをその上に付着したp′″−AI−94Ga11
.θAs1lとともに除去し フォトリソグラフィーと
蒸着法を用いてコレクタ電極8とベース電極9を形成し
第1図の構造を形成する。但し エミッタ電極の形成は
この発明にとって重要な部分でないので省略している。
In this process, the first base 4a that constitutes the mesa and = 13
- The epitaxial growth on the first emitter 2c becomes the core,
Also on the oxide layer 70 are p”-Al!!, 4Gae, eAs
A second base layer 7 is formed. Then, p'''-AI-94Ga11 with 5iCh mask 1o attached thereto.
.. It is removed together with θAs1l, and a collector electrode 8 and a base electrode 9 are formed using photolithography and vapor deposition to form the structure shown in FIG. However, the formation of the emitter electrode is omitted because it is not an important part for this invention.

実施例において(よ マスク10を除去した後通常の方
法を用いてコレクタ電極を形成している力<  p”−
Al11.aGall、eAs7を形成した後表面をレ
ジストで平坦化し 上方からドライ、エッチングしてマ
スク1゜の頭出しを行し\ マスク10を化学的に除去
し その後に電極を蒸着とリフトオフにより形成する方
法を適用することができる。この方法を用いれは微細な
サイズのコレクタの場合でも電極の形成が極めて容易と
なる。またベース電極9についても、パラツル状に形成
されたマスク10または上記の方法により形成されるパ
ラツル状の電極をマスクとして上方からの蒸着により形
成すればベース電極をメサ30に自己整合で近接して形
成することができ、ベース抵抗の低減に効果的である。
In the example (i.e., after removing the mask 10 and forming the collector electrode using conventional methods, the force
Al11. After forming aGall and eAs7, the surface is flattened with a resist, dry etched from above, and the mask 10 is located at the beginning of the mask 1°. The mask 10 is chemically removed, and then electrodes are formed by vapor deposition and lift-off. Can be applied. Using this method, it is extremely easy to form electrodes even in the case of a microscopic collector. The base electrode 9 can also be formed in the vicinity of the mesa 30 by self-alignment if the base electrode 9 is formed by vapor deposition from above using a mask 10 formed in a parapet shape or a parapet shape electrode formed by the above method as a mask. It is effective in reducing base resistance.

実施例では メサの露出面と第1のエミッタ層2c上の
両方に酸化物層を形成している力交 これらの酸化物層
の形成は必ずしも必要でなく、メサ30を形成後清浄な
半導体表面を保ちながらエピタキシー成長室に導入でき
る場合には必要がない。しかしながら、一般的に(瓜 
メサ形成時に自然酸化膜の形成は避けられないたぬ 高
真空中でAsを照射しながら自然酸化膜層を除去し清浄
化表面を露出することが必要となる。この場合、GaA
sもしくはA1含有量の少ないAlGaAsで(よ 比
較的低温で、自然酸化膜層が除去でき、これらの清浄化
表面を露出できその上にエピタキシー形成することかで
きる力(Al量の多いAlGaAsでは自然酸化膜層の
除去が容易でなく、エピタキシーができないという問題
点がある。この発明の構造で(よ メサを構成するn−
Al5 、3Gas 、 T As3aの側面はp−A
l5.4Gaa、eAS7を形成する領域の一部分を構
成するにすぎないた嵌 たとえその上に自然酸化物層が
残っていて耘 第1ベ−ス4aの側面と第1エミッタ層
2c上でのエピタキシーが可能であるた敷 単結晶のp
”−AI@40a8θAs7のエビクキシー形成が第2
エミッタ3aの側面上でも可能となる。また エピタキ
シー成長室の外で清浄化面を露出し 酸化物以外の保護
膜で表面を覆ってエピタキシー室に導入し それを除去
することもできる。この場合に(i、第2エミッタ部の
側面でもそれと第2ベースとの接合が可能となる。要(
よ メサ30を構成するp”−GaAs第1ベースの側
面とn”−GaAs第1エミッタ2C上にエネルギーバ
ンドギャップの大きいp−Alθ、4Ga11.eAs
か接合して形成され かつ、それがn−Alll、aG
all、vAS3aからなる第2エミッタの側面上に連
なって形成されていればよい。実施例の構造で(友 第
1エミッタのn′″−GaAs2cから第2ベースのp
” −A Is AGaseAs7に注入されようとす
る電子i;t、  n”−GaAs2c−A2B、aG
ae、aAs接合によって形成されるコンダクションバ
ンドの障壁が真性部分より高いため、 この障壁によっ
て遮られて第2ベースに入り込まない。
In the embodiment, an oxide layer is formed both on the exposed surface of the mesa and on the first emitter layer 2c. It is not necessary if it can be introduced into the epitaxy growth chamber while maintaining the However, generally
The formation of a natural oxide film is unavoidable when forming a mesa.It is necessary to remove the natural oxide film layer and expose the cleaned surface while irradiating As in a high vacuum. In this case, GaA
In AlGaAs with a low s or Al content, the natural oxide layer can be removed at a relatively low temperature, exposing the cleaned surface and allowing epitaxy to be formed thereon. There is a problem that it is not easy to remove the oxide film layer and epitaxy is not possible.
The side of Al5, 3Gas, TAs3a is p-A
Epitaxy on the sides of the first base 4a and on the first emitter layer 2c, even if a native oxide layer remains on it, forms only a part of the region forming the eAS7. A single-crystal p
”-AI@40a8θAs7 formation of Ebiquxie is the second
This is also possible on the side surface of the emitter 3a. It is also possible to expose the cleaned surface outside the epitaxy growth chamber, cover the surface with a protective film other than oxide, introduce it into the epitaxy chamber, and remove it. In this case, (i) it becomes possible to bond the second emitter part to the second base even on the side surface of the second emitter part.
The p-Alθ, 4Ga11. eAs
and is formed by joining n-All, aG
It is sufficient that they are formed continuously on the side surface of the second emitter consisting of all and vAS3a. In the structure of the example (from n′″-GaAs2c of the first emitter to p of the second base)
”-A Is AGaseAs7 electrons i; t, n”-GaAs2c-A2B, aG
Since the barrier of the conduction band formed by the ae and aAs junction is higher than the intrinsic part, it is blocked by this barrier and does not enter the second base.

また 第2エミッタから第1ベースに注入された電子(
よ 第1ベースp”−GaAsと第2ベースp”−Al
ll。
In addition, electrons injected from the second emitter to the first base (
yo first base p"-GaAs and second base p"-Al
ll.

4Gaθ、eAsとの接合において電子に刻するコンダ
クションバンドの障壁が形成されるた取 この接合部で
反射され第2ベースにリークしない。また第2エミッタ
n−Al1!、 3GaB、 7Asから第2ベースの
グーA]1!、4Ga11.eASへの電子のリークl
j  n−A19.3Ga11゜7AS表面の酸化物層
からなる絶縁膜層に遮られて第2ベースにリークしない
力\ またはこの酸化物層が薄くて電子がトンネル現象
により酸化物層を通過してもp”−Alll、4Gae
、eASよる高いコンダクションバンドの障壁があるた
め電子か反射されるため第2ベースにリークすることは
ない。これらのことからエミッタからベースへの電子の
注入はメサ3゜部分に形成されたn−A1[1,3Ga
11.tAS第2エミッタ3aとp”−GaAs第1ベ
ース4aの接合部分で効果的に行われるた敦 電流増幅
率の大きいコレクタトップHBTが作製できる。これら
の特徴をだせる材料としては実施例の材料だけでなく次
の様な材料を用いることができる。第2エミッタとして
エネルギーバンドギャップの大きいn−Aly Ga+
 −X Asを用1、k  第1ベースとして第1エミ
ッタよりもバンドギャップの小さいp” −AlGaA
szAs (Z < X )を用(\第2のベースとし
てp”−AlGaAsyAs (X≦Y)を用いること
ができる。ここで、第1エミッタのn” −GaAsと
第2ベースのp” −A IY Ga+ −Y Asと
の接合で形成されるコンダクションバンドの障壁をΦa
y、n”−〇aAsトI)”−AlxGa+−xAsの
接合で形成されるコンダクションバンドの障壁をΦox
、n−AlxGa+−yASと1)”−AIXGat−
xAS接合で形成されるコンダクションバンドの障壁を
Φ××とすると、第3図に示すように ΦXXくΦoz
<Φll’l’の関係が得られる。第4,5図に示す従
来の構造では外部ベース部にΦ××が形成される。
At the junction with 4Gaθ and eAs, a conduction band barrier is formed that cuts electrons, and the electrons are reflected at this junction and do not leak to the second base. Also, the second emitter n-Al1! , 3GaB, 7As to second base Goo A] 1! , 4Ga11. Electron leakage to eAS
j n-A19.3Ga11゜7AS The force that prevents leakage to the second base because it is blocked by the insulating film layer made of the oxide layer on the surface\ Or, this oxide layer is thin and electrons pass through the oxide layer due to tunneling phenomenon. Mop”-Allll, 4Gae
Since there is a high conduction band barrier caused by eAS, the electrons are reflected and do not leak to the second base. From these facts, electron injection from the emitter to the base is possible due to the n-A1[1,3Ga
11. A collector-top HBT with a large current amplification factor can be fabricated by effectively performing the operation at the junction between the tAS second emitter 3a and the p''-GaAs first base 4a.The material of the embodiment is the only material that can exhibit these characteristics. Instead, the following materials can be used: n-Aly Ga+ with a large energy band gap as the second emitter
-X As is used as 1, k as the first base and p” -AlGaA with a smaller band gap than the first emitter.
szAs (Z < The barrier of the conduction band formed by the junction with IY Ga+ -Y As is Φa
The barrier of the conduction band formed by the junction of y, n"-〇aAstI)"-AlxGa+-xAs is Φox
, n-AlxGa+-yAS and 1)"-AIXGat-
If the barrier of the conduction band formed by the xAS junction is ΦXX, then as shown in Figure 3, ΦXX×Φoz
The relationship <Φll'l' is obtained. In the conventional structure shown in FIGS. 4 and 5, ΦXX is formed in the external base portion.

本発明の構造で(よ 第2ベースとしてp”−A1xG
a+−MASを用いたとしてもΦo×はΦx×よりも大
きくなるので、外部ベース領域への電子のリークが従来
の場合よりも大きく抑制される。また 第2ベースとし
てp” −AIXGat−XASよりもバンドギャップ
の大きいp” −A ly Ga+ −YAsを用いる
ことができるので、ΦOYは08Mよりもかなり大きく
することができ外部ベースへの電子のリークを従来より
一層抑制することができる。さらに 従来の構造では真
性ベースと外部ベースは同じ材料であるた敷 真性ベー
スから外部ベースへの電子のリークが僅かにおこる力交
 本発明の構造では真性ベースと外部ベースとの間に電
子に対するコンダクションバンドの障壁が形成されるた
め電子のリークが抑制される。な耘 第1ベースと第2
ベースとの接合で(よ エネルギーバレンスパントの障
壁は小さくかつ両ベースとも高ドープであるためホール
に対する障壁の厚さは極めて小さくなり、ホールは両ベ
ース間を自由に通過できるた敦 エミッタ・ベースのダ
イオードにとっては何ら問題はない。また 第2エミッ
タのn−AlGaAs てp”−AlGaAsvAsが形成されているたム 電
子は酸化膜からなる絶縁層の高い障壁に遮られる力\ 
もしくは酸化膜が薄くて電子がトンネル現象により酸化
膜層を通過しても、p” −A lv Ga+ −Y 
Asのコンダクションバンドの高い障壁に遮られる。ま
た 一般的に(表 第2のエミッタのnJ1xGa+−
XAS上の酸化物層の除去は難しい力(何らかの方法で
酸化物層が除去されn−Al)!Ga+−xAsjlに
グーAlYGa1−yAsの接合が形成されれぼ 第3
図に示すように この接合により形成される高い障壁Φ
X¥により、第2エミッタから第2ベースへの電子のリ
ークは抑制される。実施例で(訳 コレクタとしてn−
GaAsを用いているがこの限りではない。コレクタと
してはエネルギーバンドギャップの大きいn−AlGa
Asを用いることができ、また 電子の高速走行を助け
るために アンドープやp型の材料を用いることもでき
る。また 実施例で(戴 第1のエミッタとしてn4−
GaAsを用いるがこの限りではない。本発明の構造で
li、第1のエミッタはエミッタコンタクト層としての
役割と第2ベースとの間に電子に対するコンダクション
バンドの高い障壁を形成して電子の外部ベースへのリー
クを抑制する役割と超高真空中で自然酸化膜層を容易に
除去してその上へのエピタキシー形成を容易にする役割
を果たしている。
In the structure of the present invention (p”-A1xG as the second base)
Even if a+-MAS is used, Φox is larger than Φxx, so leakage of electrons to the external base region is suppressed to a greater extent than in the conventional case. In addition, p''-A ly Ga+ -YAs, which has a larger band gap than p''-AIXGat-XAS, can be used as the second base, so ΦOY can be made much larger than 08M, which reduces the leakage of electrons to the external base. can be suppressed even more than before. Furthermore, in the conventional structure, the intrinsic base and the extrinsic base are made of the same material, which causes a slight leakage of electrons from the intrinsic base to the extrinsic base. Since a duction band barrier is formed, leakage of electrons is suppressed. Nayo 1st base and 2nd base
At the junction with the base, the barrier of the energy valence spunt is small and both bases are highly doped, so the thickness of the barrier to holes is extremely small, and holes can freely pass between the two bases. There is no problem for the diode.Also, since the second emitter is made of n-AlGaAs and p''-AlGaAsvAs, the electrons are blocked by the high barrier of the insulating layer made of oxide film.
Or, even if the oxide film is thin and electrons pass through the oxide film layer due to tunneling, p" -A lv Ga+ -Y
It is blocked by the high barrier of the As conduction band. Also, generally (Table 2) nJ1xGa+- of the second emitter
Removal of the oxide layer on XAS is difficult (the oxide layer is removed by some method and n-Al)! A junction of AlYGa1-yAs is formed on Ga+-xAsjl. 3rd
As shown in the figure, the high barrier Φ formed by this junction
X\ suppresses leakage of electrons from the second emitter to the second base. In the example (translation: n- as a collector)
Although GaAs is used, the invention is not limited to this. As a collector, n-AlGa has a large energy band gap.
As can be used, and undoped or p-type materials can also be used to help electrons travel at high speed. Also, in the example (with n4- as the first emitter)
Although GaAs is used, the present invention is not limited to this. In the structure of the present invention, the first emitter serves as an emitter contact layer and forms a high conduction band barrier for electrons between it and the second base to suppress leakage of electrons to the external base. It plays the role of easily removing the native oxide film layer in an ultra-high vacuum and facilitating the formation of epitaxy thereon.

従って、この役割を果たすものであれば他の材料でも良
い。また 実施例でl叡AlGaAs/GaAs系材料
からなるHBTを用いている万丈 上記の作用が起こり
得る材料系のHBTにも適用できることは勿論のことで
ある。実施例において、第2ベース層7がコレクタ5a
の側面にも形成されている力(ベース・コレクタ間は逆
バイアスにするため何ら問題はない。また 実施例では
 マスク10としてSiO2を用いている力(これ以外
の材料、例えばSiNxを用いることもできる。要する
に p型の材料をエピタキシー形成する温度でコレクタ
層と反応しない材料であれば良い。
Therefore, other materials may be used as long as they fulfill this role. In addition, although an HBT made of an AlGaAs/GaAs-based material is used in the embodiment, it is of course applicable to an HBT made of a material in which the above-mentioned effect can occur. In the embodiment, the second base layer 7 is the collector 5a.
(There is no problem since the base-collector is reverse biased.Also, in the example, the force is formed on the side surface of the mask 10 using SiO2 (other materials such as SiNx may also be used. In short, any material may be used as long as it does not react with the collector layer at the temperature at which the p-type material is epitaxially formed.

発明の効果 本発明のHBTの構造で(ム エネルギーバンドギャッ
プの小さい高ドープの第1エミッタ層の上に形成された
バンドギャップの大きい第2エミッタ層とエネルギーバ
ンドギャップの小さい第1ベース層とコレクタ層とから
なるメサを有し このメサを構成する第1ベース層と第
2エミッタ層の外面とメサの外側の第1エミッタ層の上
面を覆ったワイドバンドギャップの第2ベースを有する
たぬ エミッタからベースに注入されようとする電子は
第1エミッタと第2ベースの接合からなる電子に対する
高い障壁と、第1エミッタと第2ベースとの間の酸化物
絶縁膜もしくは第2ベースによる高いコンダクションバ
ンドの障壁と、第1ベースと第2ベースの接合によって
形成される電子に対するコンダクションバンドの障壁と
によって遮られるた敦 外部ベース部への電子リークが
殆ど起こらない。このた取 電子の注入は真性部分での
み集中的に起こり、大きな電流増幅率のコレクタトップ
のHBTが得られる。また 本発明のHBTの製造方法
では 高真空中で自然酸化膜の除去が容易で清浄化面を
露出することができる半導体材料の上にエビクキシー形
成するたム ワイドバンドギャップの第2ベースを、H
BTの他の部分に損傷を与えずに形成でき、本発明のH
B Tの構造が作製される。
Effects of the Invention In the structure of the HBT of the present invention (mu) a second emitter layer with a large band gap formed on a highly doped first emitter layer with a small energy band gap, a first base layer with a small energy band gap, and a collector. A tanu emitter having a wide bandgap second base that covers the outer surfaces of the first base layer and second emitter layer constituting the mesa and the upper surface of the first emitter layer outside the mesa. Electrons that are about to be injected into the base from the 1st emitter and the 2nd base have a high barrier to electrons formed by the junction between the 1st emitter and the 2nd base, and a high conductivity caused by the oxide insulating film or the 2nd base between the 1st emitter and the 2nd base. Almost no leakage of electrons to the external base occurs due to the band barrier and the conduction band barrier to electrons formed by the junction between the first base and the second base. This occurs intensively only in the intrinsic part, and a collector top HBT with a large current amplification factor can be obtained.In addition, in the HBT manufacturing method of the present invention, the natural oxide film can be easily removed in a high vacuum, and the clean surface can be exposed. H
The H of the present invention can be formed without damaging other parts of the BT.
A structure of BT is created.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明のコレクタトップのHBTの構造を示す
断面医 第2図は本発明のコレクタトップの′HB T
の製造方法の実施例を示す断面医 第3図はエミッタ・
ベース間のエネルギーバンド医第4図と第5図は従来の
コレクタトップHB Tの構造およびその製造方法を示
す断面図である。 1・・・・半絶縁性のGaAs基板、 2・・・・第1
エミッタを形成するためのn”−GaAs、  2 c
・・・・メサ3oの外側のn“−GaAs 2、3・・
・・第2エミッタを形成するためのn−A1a3Ga1
1.vAa、  3 a =第2エミッ久 4・・・・
第1ベースを形成するだめのp”−GaAs、  4 
a・・・・第1べ一人 5・・・・コレクタを形成する
ためのn−GaAs、  5−a−・−・n−GaAs
)レフ久 6 ・−・・:lレクタコンタクトを形成す
るためのn” −GaA\ 6a・・・−n”−GaA
sサブコレク久 7 ”p”−Gae、aAle、aA
s第2ベース層、 8・・・・コレクタ電極 9・・・
・ベース電h  10・・・・sj、02コレクタマス
久 11・・・・510210上に付着したp′″−A
ll!、4Gag、eAS、  ao+−+第1エミッ
タ3aと第1ベース4aとコレクタ5aと6aからなる
メサ、40・・・・分子線エピタキシー(MBE)、5
0・・・・メサ30の外側の2c上の酸化物慰60・・
・・メサ30の側面の酸化物慰70・・・・メサ30を
構成する第2エミッタの側面の酸化物胤90・・・・コ
レクタ5aと6aからなるコレクタメサ、120・−幻
− =・n−Al13Gae1.vAs/p−Al113G
ae、vAs接合、 130−−−−接合12oのコン
ダクションバンドの障壁で反射される電子、140・・
・・p型イオン注入、150・・・・n−AlxGa+
−xAs/p−AlxGa+−xAs接合のコンダクシ
ョンバンドの障壁ΦXX、  160・・−・n”−G
aAs基板”−A]、vGa+−vAs接合のコンダク
ションバンドの障壁ΦOX、170・・・・n”−Ga
As/p″″−AlYGa1−yAs接合のコンダクシ
ョンバンドの障壁Φov、  180・・・−n−Al
xGa+−xAs/p”−AlYGa1−Y As8合
のコンダクションバンドの障壁Φ×Y0代理人の氏名 
弁理士 小鍜冶 明 ほか2名−冴一 吊J I”1 一ノ 2こ 1−  せυ如鄭A得伎 2−m= オ1クエミ1/Z肝ンへ°r〕1°で、y1
51つ−z”’−C7oハ52C−・  X祁θ材トf
ゼ′しろと(−(T=IAS3A −−yL−Aea、
5(Tao4AS Iyし1J3γ −、l=”−八R
,,?−5,,6/”l Sυ゛シr73才2へ−7 ? −コレ7り定千″説 ]−−−べ“−7′枦と 3o −−3へ、今へ、r;久 lへ がシフJふ/プ 1o−−−5tθλ フレア5”λ2 t 7−−−  <:r4 し7/−p”−Na、41
rtxc、t/If釦−−−々イ係凭゛7し− ”;C) −−−”l’t”−’Td4S ” ”−”
ωイ(11堝 70−−− 〆γ3ou 王hi\ゲ 543とス、7
ど)41−°ノσ!辻tつ幻訛■絖
FIG. 1 is a cross-sectional diagram showing the structure of the HBT of the collector top of the present invention.
Figure 3 shows an example of the manufacturing method for the emitter.
FIGS. 4 and 5 are cross-sectional views showing the structure of a conventional collector top HBT and its manufacturing method. 1... Semi-insulating GaAs substrate, 2... First
n”-GaAs to form the emitter, 2c
... n"-GaAs 2, 3 outside of mesa 3o...
...n-A1a3Ga1 for forming the second emitter
1. vAa, 3 a = 2nd emitter 4...
p”-GaAs forming the first base, 4
a...First base member 5...n-GaAs for forming the collector, 5-a-...n-GaAs
) Refuku 6 ・-・:l n”-GaA\ 6a...-n”-GaA for forming rector contact
s subcollection 7 “p”-Gae, aAle, aA
s Second base layer 8...Collector electrode 9...
・P'''-A attached on base electric h 10...sj, 02 collector mass 11...510210
ll! , 4Gag, eAS, ao+-+ Mesa consisting of first emitter 3a, first base 4a, collectors 5a and 6a, 40... Molecular beam epitaxy (MBE), 5
0...Oxide layer 60 on the outer 2c of mesa 30...
...Oxide layer 70 on the side surface of mesa 30...Oxide seed 90 on the side surface of the second emitter constituting mesa 30...Collector mesa consisting of collectors 5a and 6a, 120.--Illusion- =.n -Al13Gae1. vAs/p-Al113G
ae, vAs junction, 130---Electrons reflected by the conduction band barrier of junction 12o, 140...
...p-type ion implantation, 150...n-AlxGa+
-xAs/p-AlxGa+-xAs junction conduction band barrier ΦXX, 160...n''-G
aAs substrate "-A], vGa+-vAs junction conduction band barrier ΦOX, 170...n"-Ga
Barrier Φov of conduction band of As/p''''-AlYGa1-yAs junction, 180...-n-Al
xGa+-xAs/p''-AlYGa1-Y As8 conduction band barrier Φ×Y0 Name of agent
Patent attorney Akira Kokaji and 2 others - Saeichi Tsuri J I”1 Ichino 2 Ko 1 - SeυNyojeng A Tokuki 2-m = O1Kemi1/ZKitonhe°r〕1°, y1
51 pieces -z"'-C7o 52C-・
Ze' Shiroto (-(T=IAS3A --yL-Aea,
5 (Tao4AS Iy 1J3γ −, l=”−8R
,,? -5,,6/"l Sυ゛shir 73 years old 2 to -7? - Kore 7ri fixed thousand" theory] ---be"-7'枦と3o --to 3, now, r;ku l Hega shift Jfu/p1o ---5tθλ flare 5"λ2 t 7 --- <:r4 shi7/-p"-Na, 41
rtxc, t/If button --- ``;C) ---''l't''-'Td4S''''-''
ωi (11 堝70--- 〆γ3ou 王hi\ge 543 and Su, 7
)41−°ノσ! Tsuji ttsu phantom accent ■绖

Claims (3)

【特許請求の範囲】[Claims] (1)高ドープのn型半導体からなる第1のエミッタ層
上に、第1のエミッタよりもエネルギーバンドギャップ
の大きいn型の半導体からなる第2のエミッタ層と第2
のエミッタよりもエネルギーバンドギャップの小さいp
型の半導体からなる第1のベース層とコレクタ層とから
なるメサを有し、少なくとも、前記メサの外側の第1の
エミッタ層上と前記メサを構成する第1のベース層と第
2のエミッタ層の側面に、エネルギーバンドギャップが
第2のエミッタと等しいかもしくはそれよりも大きいp
型の半導体層からなる第2のベース層を有することを特
徴とするヘテロ接合バイポーラトランジスタ。
(1) On a first emitter layer made of a highly doped n-type semiconductor, a second emitter layer made of an n-type semiconductor with a larger energy bandgap than the first emitter, and a second emitter layer made of an n-type semiconductor with a larger energy bandgap than the first emitter.
p, which has a smaller energy bandgap than the emitter of
a mesa comprising a first base layer and a collector layer made of a type semiconductor, at least a first emitter layer on the outside of the mesa and a first base layer and a second emitter constituting the mesa; On the sides of the layer there is a p
A heterojunction bipolar transistor, characterized in that it has a second base layer made of a type semiconductor layer.
(2)第1のエミッタが高ドープのn型のGaAs、第
2のエミッタがn型のAl_XGa_1_−_XAs、
第1のベースがp型のAl_YGa_1_−_YAs、
第2のベースがp型のAl_ZGa_1_−_ZASか
らなり、Y<X≦Zの関係を有することを特徴とする請
求項(1)記載のヘテロ接合バイポーラトランジスタ。
(2) The first emitter is highly doped n-type GaAs, the second emitter is n-type Al_XGa_1_-_XAs,
Al_YGa_1_-_YAs whose first base is p-type,
2. The heterojunction bipolar transistor according to claim 1, wherein the second base is made of p-type Al_ZGa_1_-_ZAS and has a relationship of Y<X≦Z.
(3)第1のエミッタを形成するための高ドープのn型
の半導体層、第1のエミッタよりもエネルギーバンドギ
ャップの大きい第2のエミッタを形成するためのn型の
半導体層、第2のエミッタよりもエネルギーバンドギャ
ップの小さい第1のベースを形成するためのp型の半導
体層とコレクタを形成するための半導体層を基板の上に
この順序でエピタキシー形成した多層構造材料の上に、
コレクタとなる部分にマスクを形成し、エッチングによ
り第2のエミッタ層と第1のベース層とコレクタ層から
なるメサを形成し、かつ第1のエミッタ層を露出し、少
なくとも露出した第1のベース層の側面と第1のエミッ
タ層上の酸化物層を真空中で除去する工程と、前記マス
クを用いてエネルギーバンドギャップが第2のエミッタ
と等しいかもしくはそれよりも大きいp型の半導体層を
少なくとも前記メサを構成する第1のベース層と第2エ
ミッタ層の側面と第1のエミッタ層上にエピタキシー形
成する工程とを有することを特徴とするヘテロ接合バイ
ポーラトランジスタの製造方法。(4)第1のエミッタ
が高ドープのn型のGaAs、第2のエミッタがn型の
Al_XGa_1_−_XAs、第1のベースがp型の
Al_YGa_1_−_YAs、第2のベースがp型の
Al_ZGa_1_−_ZASからなり、Y<X≦Zの
関係を有することを特徴とする請求項(3)記載のヘテ
ロ接合バイポーラトランジスタの製造方法。
(3) a highly doped n-type semiconductor layer for forming a first emitter; an n-type semiconductor layer for forming a second emitter having a larger energy bandgap than the first emitter; A p-type semiconductor layer for forming a first base having a smaller energy band gap than an emitter and a semiconductor layer for forming a collector are epitaxially formed on a substrate in this order on a multilayer structure material,
A mask is formed on a portion that will become a collector, and a mesa consisting of a second emitter layer, a first base layer, and a collector layer is formed by etching, and the first emitter layer is exposed, and at least the exposed first base is removing the oxide layer on the side surfaces of the layer and the first emitter layer in a vacuum, and using the mask to form a p-type semiconductor layer with an energy bandgap equal to or larger than that of the second emitter layer; A method for manufacturing a heterojunction bipolar transistor, comprising the step of epitaxially forming at least the side surfaces of the first base layer and the second emitter layer constituting the mesa and the first emitter layer. (4) First emitter is highly doped n-type GaAs, second emitter is n-type Al_XGa_1_-_XAs, first base is p-type Al_YGa_1_-_YAs, second base is p-type Al_ZGa_1_- The method for manufacturing a heterojunction bipolar transistor according to claim 3, characterized in that the transistor is made of _ZAS and has a relationship of Y<X≦Z.
JP33809390A 1990-11-30 1990-11-30 Meterojunction bipolar transistor and its manufacture Pending JPH04206833A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP33809390A JPH04206833A (en) 1990-11-30 1990-11-30 Meterojunction bipolar transistor and its manufacture

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP33809390A JPH04206833A (en) 1990-11-30 1990-11-30 Meterojunction bipolar transistor and its manufacture

Publications (1)

Publication Number Publication Date
JPH04206833A true JPH04206833A (en) 1992-07-28

Family

ID=18314843

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33809390A Pending JPH04206833A (en) 1990-11-30 1990-11-30 Meterojunction bipolar transistor and its manufacture

Country Status (1)

Country Link
JP (1) JPH04206833A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6426266B1 (en) 1997-12-22 2002-07-30 Nec Corporation Manufacturing method for an inverted-structure bipolar transistor with improved high-frequency characteristics

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6426266B1 (en) 1997-12-22 2002-07-30 Nec Corporation Manufacturing method for an inverted-structure bipolar transistor with improved high-frequency characteristics

Similar Documents

Publication Publication Date Title
US5166081A (en) Method of producing a bipolar transistor
JPH06333937A (en) Bipolar transistor
US4924283A (en) Heterojunction bipolar transistor and process for fabricating same
JP2804095B2 (en) Heterojunction bipolar transistor
US5147775A (en) Method of fabricating a high-frequency bipolar transistor
JP3262056B2 (en) Bipolar transistor and manufacturing method thereof
KR930007190B1 (en) Compound semiconductor device
JPH07283234A (en) Duplex epitaxial heterozygous bipolar transistor for high-speed performance
US5783966A (en) Reducing junction capacitance and increasing current gain in collector-up bipolar transistors
JPS6086872A (en) Semiconductor device
JPH04206833A (en) Meterojunction bipolar transistor and its manufacture
JPH05259077A (en) Semiconductor device and manufacture thereof
JP2841380B2 (en) Heterojunction bipolar transistor
JP4164775B2 (en) Heterojunction bipolar transistor and manufacturing method thereof
JPS61294857A (en) Manufacture of bipolar transistor
JP3228431B2 (en) Method of manufacturing collector-up structure heterojunction bipolar transistor
JPH031542A (en) Manufacture of bipolar transistor
JPS62152165A (en) Manufacture of bipolar transistor
JPH04369838A (en) Hetero-junction bipolar transistor and manufacture thereof
JPH04142038A (en) Bipolar transistor and its manufacture
JPH04370935A (en) Manufacture of hetero-junction bipolar transistor
JPS62221151A (en) Hetero junction bipolar transistor and manufacture thereof
JPH03138950A (en) Heterojunction bipolar transistor
JPS63156358A (en) Manufacture of bipolar compound semiconductor device
JPS6378571A (en) Manufacture of bipolar transistor