JPH04206657A - Semiconductor device - Google Patents
Semiconductor deviceInfo
- Publication number
- JPH04206657A JPH04206657A JP2330241A JP33024190A JPH04206657A JP H04206657 A JPH04206657 A JP H04206657A JP 2330241 A JP2330241 A JP 2330241A JP 33024190 A JP33024190 A JP 33024190A JP H04206657 A JPH04206657 A JP H04206657A
- Authority
- JP
- Japan
- Prior art keywords
- lead frame
- melting point
- low melting
- point glass
- lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 15
- 239000000919 ceramic Substances 0.000 claims abstract description 50
- 238000002844 melting Methods 0.000 claims abstract description 50
- 239000011521 glass Substances 0.000 claims abstract description 45
- 230000008018 melting Effects 0.000 claims abstract description 45
- 239000000843 powder Substances 0.000 abstract description 5
- 239000003960 organic solvent Substances 0.000 abstract description 4
- 230000001788 irregular Effects 0.000 abstract 1
- 239000000758 substrate Substances 0.000 description 26
- 238000000034 method Methods 0.000 description 21
- 230000002093 peripheral effect Effects 0.000 description 7
- 239000000463 material Substances 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 6
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 238000010438 heat treatment Methods 0.000 description 5
- LTPBRCUWZOMYOC-UHFFFAOYSA-N Beryllium oxide Chemical compound O=[Be] LTPBRCUWZOMYOC-UHFFFAOYSA-N 0.000 description 4
- 238000005452 bending Methods 0.000 description 3
- 239000003292 glue Substances 0.000 description 3
- 238000007789 sealing Methods 0.000 description 3
- 239000010949 copper Substances 0.000 description 2
- 238000005243 fluidization Methods 0.000 description 2
- 229910052839 forsterite Inorganic materials 0.000 description 2
- 238000003475 lamination Methods 0.000 description 2
- HCWCAKKEBCNQJP-UHFFFAOYSA-N magnesium orthosilicate Chemical compound [Mg+2].[Mg+2].[O-][Si]([O-])([O-])[O-] HCWCAKKEBCNQJP-UHFFFAOYSA-N 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 238000000465 moulding Methods 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 238000007650 screen-printing Methods 0.000 description 2
- FGRBYDKOBBBPOI-UHFFFAOYSA-N 10,10-dioxo-2-[4-(N-phenylanilino)phenyl]thioxanthen-9-one Chemical compound O=C1c2ccccc2S(=O)(=O)c2ccc(cc12)-c1ccc(cc1)N(c1ccccc1)c1ccccc1 FGRBYDKOBBBPOI-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910000640 Fe alloy Inorganic materials 0.000 description 1
- 241000587161 Gomphocarpus Species 0.000 description 1
- 244000089486 Phragmites australis subsp australis Species 0.000 description 1
- 235000014676 Phragmites communis Nutrition 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 239000012298 atmosphere Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
- 239000012530 fluid Substances 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229910052745 lead Inorganic materials 0.000 description 1
- 239000005355 lead glass Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 239000005394 sealing glass Substances 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- -1 steatite Chemical compound 0.000 description 1
- 238000001721 transfer moulding Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
Description
【発明の詳細な説明】
〔発明の目的〕
（産業上の利用分野）
本発明は、セラミックパッケージを有する半導体装置に
係り、とくに、セラミックパッケージに取り付けられる
リードフレームの取付は構造に関するものである。DETAILED DESCRIPTION OF THE INVENTION [Object of the Invention] (Industrial Application Field) The present invention relates to a semiconductor device having a ceramic package, and particularly relates to the structure of attaching a lead frame to the ceramic package.
（従来の技術）
ＩＣ，やＬＳＩなどの半導体素子（以下、チップという
）は、外周雰囲気からの汚染や破損から保護するためパ
ッケージなどに封止される。封正によりチップの劣化を
防止し、信頼性をたかぬ、パッケージの外部端子により
外部回路との結線を容易にするのがパッケージングの目
的である。パッケージを構成する主材料は、主としてセ
ラミックと樹脂である。セラミックパッケージの場合、
多層積層法や加圧成形法があって、種々の形状のものが
製作することができ、数百の入出力端子をもつものや熱
放散性の良いものなど目的に応じた形状を取ることがで
きる。また、気密封止が可能なことから、高信頼度パッ
ケージとして用いられる。樹脂パッケージの場合は、主
としてトランスファ成形法が用いられる。この方法は、
量産性が良く材料コストが安いために、民生用パッケー
ジとして広く用いられている。(Prior Art) Semiconductor elements (hereinafter referred to as chips) such as ICs and LSIs are sealed in packages to protect them from contamination and damage from the surrounding atmosphere. The purpose of packaging is to prevent chip deterioration through sealing, improve reliability, and facilitate connection to external circuits using external terminals of the package. The main materials that make up the package are mainly ceramic and resin. For ceramic packaging,
There are multilayer lamination methods and pressure molding methods, and various shapes can be manufactured, such as those with hundreds of input/output terminals or those with good heat dissipation properties, depending on the purpose. can. Additionally, since it can be hermetically sealed, it is used as a highly reliable package. In the case of resin packages, transfer molding is mainly used. This method is
It is widely used as a consumer package because it is easy to mass produce and has low material costs.
セラミックパッケージの原材料として、主にアルミナが
用いられる。この他にベリリア、フォルステライト、ス
テアタイトなどが知られている。Alumina is mainly used as a raw material for ceramic packages. Other known materials include beryllia, forsterite, and steatite.
加圧成形法によるセラミックパッケージは、サーデイッ
プ（Ｃｅｒ−ＤＩＰ）と呼ばれている。この方法では、
まず、アルミナ粒子を加圧成形後、焼結してセラミック
基板２，３を形成する（第５図参照）。A ceramic package produced by pressure molding is called Cer-DIP. in this way,
First, alumina particles are press-molded and then sintered to form ceramic substrates 2 and 3 (see FIG. 5).
つぎに、金属粉末とガラス粉末を有機溶剤に混合したペ
ーストを第１のセラミック基板２にスクリーン印刷し、
８００℃程度で焼成してメタライズ層７を形成する。こ
の時の金属材料としては、Ａｕ。Next, a paste made by mixing metal powder and glass powder in an organic solvent is screen printed on the first ceramic substrate 2,
The metallized layer 7 is formed by firing at about 800°C. The metal material at this time is Au.
Ａｇ、 Ｐｔ、 Ｐｂ、 Ｐｄなどが用いられる。チッ
プ１は、はんだ付は法などでメタライズ層７などに接着
してセラミック基板２に固定する。チップ１の外部端子
には、リードフレーム４が用いられ、このリードフレー
ム４とチップ１とはＡｕもしくはＡｌ１などの金属細線
からなるボンディングワイヤ８で電気的に接続される。Ag, Pt, Pb, Pd, etc. are used. The chip 1 is fixed to the ceramic substrate 2 by adhering it to a metallized layer 7 or the like using a soldering method or the like. A lead frame 4 is used as an external terminal of the chip 1, and the lead frame 4 and the chip 1 are electrically connected by bonding wires 8 made of thin metal wires such as Au or Al1.
リードフレームは、Ｃｕや４２Ｎｉ −Ｆｅ合金などか
らなり、この先端とボンデインクワイヤ８とは、通常の
ボンディング法、たとえば、熱圧着法、超音波ボンディ
ング法もしくは両方法を組み合わせたサーモソニックボ
ンディング法、によって接合される。このボンディング
ワイヤ８とチップとの接続もこれらの方法で行われる。The lead frame is made of Cu, 42Ni-Fe alloy, etc., and the tip thereof and the bond ink wire 8 are bonded using a normal bonding method, such as a thermocompression bonding method, an ultrasonic bonding method, or a thermosonic bonding method that is a combination of both methods. joined by. The bonding wire 8 and the chip are also connected by these methods.
ボンディングワイヤは、チップ上に形成された電極バッ
トを介してチップと接続される。熱圧着法は、金属の融
点以下の温度で、双方の金属の清浄面を加圧接触し、溶
融することなく５．金属の拡散によって接合させるもの
である。チップやリードフレームを約３００℃に加熱し
たあと一チップの電極パッドおよびリードフレーム先端
に、それぞれＡｕなとのボンディングワイヤを加圧接触
させて接合する。この方法の中でもネイルヘット法（ポ
ールボンディング法）は、ボンディングの方向性がない
ため作業性がよく一般的に用いられている。また。The bonding wire is connected to the chip via an electrode butt formed on the chip. The thermocompression bonding method involves pressurizing and contacting the clean surfaces of both metals at a temperature below the melting point of the metals, without melting.5. Bonding is performed by diffusion of metal. After heating the chip and lead frame to about 300° C., bonding wires such as Au are brought into pressure contact with the electrode pads of one chip and the tip of the lead frame, respectively, to bond them. Among these methods, the nail head method (pole bonding method) is generally used because it has good workability because there is no directionality in bonding. Also.
超音波ボンディング法は、超音波の振動を接触すべきＡ
Ｑなどのボンディングワイヤに伝えて、このワイヤと相
手との摩擦により金属表面の酸化膜を除去して双方を接
触させる。その後、このワイヤとボンディングツールと
の間に生ずる摩擦熱によって接合をより強固なものにす
る。第１のセラミック基板２にリードフレーム４、チッ
プ１、ボンディングワイヤ８等が搭載されてから、この
セラミック基板は、キャップの役目をする第２のセラミ
ック基板３によって気密封止される。セラミック基板２
，３を接合するためには、第１のセラミック基板２上の
リードフレーム４と第２のセラミック基板３の間に低融
点ガラス６を介在させて行う。この方法では、キャップ
もガラスで封止されているので、気密性もよく、積層法
のパッケージと比べて安価である。ガラス封止をするた
めに、まず、低融点ガラスの粉末を有機溶剤に溶がし込
んでペーストをつくり、これをセラミック基板上にスク
リーン印刷などで塗布する。この塗布した低融点ガラス
層にリードフレームを置き、この層を加熱溶融し、固化
してリードフレームを固定する。ガラス封止の際には、
パッケージ全体を４００〜５００℃のシーリング炉を通
す必要があるため、チップはこの条件に酎えるものでな
ければならない。In the ultrasonic bonding method, ultrasonic vibration should be applied to A
The signal is transmitted to a bonding wire such as Q, and the oxide film on the metal surface is removed by friction between this wire and the other party, bringing the two into contact. Thereafter, the bond is made stronger by the frictional heat generated between the wire and the bonding tool. After the lead frame 4, chip 1, bonding wire 8, etc. are mounted on the first ceramic substrate 2, this ceramic substrate is hermetically sealed with the second ceramic substrate 3 which serves as a cap. Ceramic substrate 2
, 3, a low melting point glass 6 is interposed between the lead frame 4 on the first ceramic substrate 2 and the second ceramic substrate 3. In this method, since the cap is also sealed with glass, it has good airtightness and is cheaper than packages using the lamination method. To seal the glass, first, a paste is created by dissolving low-melting glass powder in an organic solvent, and this paste is applied onto the ceramic substrate using screen printing or other methods. A lead frame is placed on this coated low melting point glass layer, and this layer is heated to melt and solidify, thereby fixing the lead frame. When sealing glass,
Since the entire package must be passed through a sealing furnace at 400 to 500°C, the chip must be able to meet these conditions.
ＬＳＩなどの半導体装置の高集積化が進−むにつれて、
チップ上に形成された電極パッドの数も著しく増大して
きた。当然、リードフレームのり−トの数もそれに合わ
せて増えているのであるが、リードの数は、電極バット
の数に応していくらでも増やせるものではない。第６図
にも示すように、リードフレーム４の各リード９は、そ
れぞれ成る間隔ｄをもって配置されなければならない。As semiconductor devices such as LSIs become more highly integrated,
The number of electrode pads formed on a chip has also increased significantly. Naturally, the number of lead frame glues has increased accordingly, but the number of leads cannot be increased as much as the number of electrode butts. As shown in FIG. 6, the leads 9 of the lead frame 4 must be arranged with a distance d between them.
まず。first.
ｄを限りなく零に近付けると、リード間で短絡する確率
が非常に高くなる。さらに１図のように、ボンディング
ワイヤ８はリート９の先端に次々に接続されてくるが、
両者を接続するボンディングツール（図示せず）は、す
でにリード９と電極パッド１１とを繋いでいるボンディ
ングワイヤを引っ掛けることが多くなり、実質的にボン
ディング作業が不能になる。したがって、間隔ｄを小さ
くするには限度があり、その結果として半導体装置の大
型化を招いていた。この大型化を格別に招がずに半導体
装置の高集積化に対処する手段としてり、−ドフレーム
を多層に積み重２ねる方法が考えられた。これは、第１
のセラミック基板の上に形成された第１層のリードフレ
ームの上に低融点ガラスを介して第２以上のリードフレ
ームを接合するもので、リードの数を多くすることはで
きる。しかし、この方法では、また、あらたな問題が生
じてきた。それは、第２以降のリードフレームを取り付
ける際にすでに接合したまえのリードフレームのガラス
層が流動化してしまうことである。これは、リードフレ
ームを固定するガラス層がどの層も同じ融点のガラスを
用いていることに原因している。そして、流動化した低
融点ガラスが第１のセラミック基板の外側に向かって流
れだすので、リードフレームもこの流れと共に外へ引張
られる。If d is brought as close to zero as possible, the probability of short circuiting between leads becomes extremely high. Furthermore, as shown in Fig. 1, the bonding wires 8 are connected to the tips of the reeds 9 one after another.
A bonding tool (not shown) that connects the two often catches the bonding wire that has already connected the lead 9 and the electrode pad 11, making the bonding work virtually impossible. Therefore, there is a limit to how small the distance d can be, resulting in an increase in the size of the semiconductor device. As a means to cope with the increase in the degree of integration of semiconductor devices without particularly increasing the size of the device, a method was devised in which two-layered frames were stacked in multiple layers. This is the first
A second or more lead frame is bonded to a first layer lead frame formed on a ceramic substrate through a low melting point glass, and the number of leads can be increased. However, with this method, new problems have also arisen. The problem is that when attaching the second and subsequent lead frames, the glass layer of the previously bonded lead frame becomes fluidized. This is due to the fact that all the glass layers that fix the lead frame are made of glass having the same melting point. Then, since the fluidized low-melting glass begins to flow toward the outside of the first ceramic substrate, the lead frame is also pulled outward with this flow.
そのためボンディングポジションであるリード先端（イ
ンナーリード）に不揃いが生じ、定位置でボンディング
されないリード先端も多く発生するようになってきた。As a result, lead tips (inner leads), which are bonding positions, are not aligned, and there are many lead tips that are not bonded in a fixed position.
勿論、流動化した低融点ガラスがセラミック基板の内側
に向かって流れることも当然考えられる。その場合でも
リード先端に不揃いが生じることは同じである。Of course, it is also conceivable that the fluidized low melting point glass flows toward the inside of the ceramic substrate. Even in that case, irregularities will still occur at the tips of the leads.
低融点ガラスが流動化し、それによってリードフレーム
が流れてしまうことはリードフレームが１層の場合でも
起こることである。発明者は、この場合に、リート先端
に曲げを設けることでリードフレームの流れを防ぐこと
を見いだした。第７図は、第１のセラミック基板２の周
辺突起部の内側縁に前記先端の曲げを引掛けた例、第８
図は、前記内側縁に切り欠き部を設け、ここに前記先端
の曲げを引掛けた例、第９図は、前記周辺突起部に溝を
設け、ここに前記先端の曲げを挿入した例をそれぞれ示
す。いずれの場合でも、低融点ガラスの流動化によるリ
ードフレームの流れを防ぐことにかなりの効果があるこ
とが分かった。The low melting point glass becomes fluidized and the lead frame flows even when the lead frame is made of one layer. The inventor has discovered that in this case, by providing a bend at the tip of the lead frame, flow of the lead frame can be prevented. FIG. 7 shows an example in which the bending of the tip is hooked on the inner edge of the peripheral protrusion of the first ceramic substrate 2.
The figure shows an example in which a notch is provided on the inner edge and the bending of the tip is hooked therein, and FIG. 9 shows an example in which a groove is provided in the peripheral protrusion and the bending of the tip is inserted therein. Each is shown below. In either case, it was found that there was a considerable effect in preventing the lead frame from flowing due to the fluidization of the low melting point glass.
多層のリードフレームをセラミック基板に取り付ける場
合に、第１層目にこのリード先端の曲がったリードフレ
ームを用いると、低融点ガラスの流動化によるリードフ
レームの流れを防止する効果は認められるが、流動化自
体は防止することができず、インナーリードの不揃いを
完全に無くすことはできないので、十分な効果というこ
とはできない。When attaching a multilayer lead frame to a ceramic substrate, if a lead frame with bent lead tips is used as the first layer, it will be effective in preventing the lead frame from flowing due to the fluidization of the low melting point glass. This cannot be said to be a sufficient effect because it is not possible to prevent the formation of the inner leads, and it is not possible to completely eliminate the unevenness of the inner leads.
（発明が解決しようとする課題）
前述のように、従来からリードフレームをセラミックパ
ッケージに低融点ガラスを用いて取り付ける場合に、低
融点ガラスが流動化して、リードフレームが十分固定さ
れないという問題があり。(Problems to be Solved by the Invention) As mentioned above, when attaching a lead frame to a ceramic package using low melting point glass, there has been a problem that the low melting point glass becomes fluid and the lead frame is not fixed sufficiently. .
リードフレームが多層化されてもその問題は、解決され
ずに残っている。本発明は、このような事情に鑑みて成
されたものであり、低融点ガラスが流動化されずにリー
ドフレームがセラミックパッケージに固定されるように
した半導体装置を提供することを目的としている。Even if lead frames are multilayered, this problem remains unsolved. The present invention has been made in view of the above circumstances, and it is an object of the present invention to provide a semiconductor device in which a lead frame is fixed to a ceramic package without the low melting point glass being fluidized.
（ｉ題を解決するための手段）
本発明は、半導体素子がマウントされるセラミックパッ
ケージと、セラミックパッケージに低融点ガラスにより
取り付けられた２層以上のリードフレームと、セラミッ
クパッケージにマウントされた半導体素子とを備えた半
導体装置に関するものであり、それぞれ融点め異なる低
融点ガラスを用いて前記２層以上の各リードフレームを
セラミックパッケージに取付けることを特徴としている
。リードフレームの第１層目には、そのリード先端に曲
げを作ってリードフレームの流れを防止することも出来
る。(Means for Solving Problem i) The present invention provides a ceramic package on which a semiconductor element is mounted, a lead frame having two or more layers attached to the ceramic package with low melting point glass, and a semiconductor element mounted on the ceramic package. The semiconductor device is characterized in that each of the two or more layers of lead frames is attached to a ceramic package using low melting point glasses having different melting points. In the first layer of the lead frame, bends can be formed at the lead tips to prevent the lead frame from flowing.
（作用）
低融点ガラスの融点を各リードフレーム毎に変えること
によって、たとえば、２層目のリードフレームを取り付
けるときに、１層目のリードフレームの低融点ガラスが
流動化することを防止できる。(Function) By changing the melting point of the low melting point glass for each lead frame, it is possible to prevent the low melting point glass of the first layer lead frame from fluidizing, for example, when attaching the second layer lead frame.
（実施例１） 以下、本発明の一実施例を図面を用いて説明する。(Example 1) An embodiment of the present invention will be described below with reference to the drawings.
第１図は、本発明の実施例１における半導体装置のセラ
ミックパッケージにおけるリードとチップとの接続部分
の要部平面図、第２図は、同要部のＡ−Ａ’断面図、第
３図は、同要部のＢ−Ｂ’断面図および第４図は、同要
部のｃ−ｃ’断面図である。FIG. 1 is a plan view of a main part of a connecting part between a lead and a chip in a ceramic package of a semiconductor device according to Example 1 of the present invention, FIG. 2 is a cross-sectional view of the main part along line AA', and FIG. is a BB' sectional view of the same essential part, and FIG. 4 is a cc' sectional view of the same essential part.
チップ１は、たとえばアルミナからなる第１のセラミッ
ク基板２のチップ載置部のメタライズ層に固定されてい
る。チップ載置部は、第１のセラミック基板の周辺部２
１より低くなっている。その差はチップの高さに合わせ
て大体０．５〜１ｍｍである。The chip 1 is fixed to a metallized layer of a chip mounting portion of a first ceramic substrate 2 made of, for example, alumina. The chip mounting section is located at the peripheral section 2 of the first ceramic substrate.
It is lower than 1. The difference is approximately 0.5 to 1 mm depending on the height of the chip.
リードフレームは、この周辺部２１に形成される。A lead frame is formed in this peripheral portion 21.
まず、例えば鉛ガラスを主体にした低融点ガラスの粉末
を有機溶剤と混合したペーストをスクリーン印刷により
塗布し、第１のリードフレームを載置し、シーリング炉
内でペーストを４００〜５００ ℃程度でＩＯ分程度以
下加熱してリードフレームを固定する。その時の低融点
ガラスの層５１は、 およそ０゜３〜０．４ｍｍである
（第２図参照）。つぎに、同様な方法で第２のリードフ
レームを低融点ガラスの層５２により固定する（第４図
参照）。しかし、第２のリードフレームを第１のリード
フレームに重ねるにあたり、各リード先端部は、第２の
リードフレームのリードの間に位置するように重ねる。First, a paste made by mixing a powder of low-melting glass, mainly lead glass, with an organic solvent is applied by screen printing, the first lead frame is placed, and the paste is heated at about 400 to 500 °C in a sealing furnace. The lead frame is fixed by heating for about IO minutes or less. The layer 51 of low melting point glass at that time has a thickness of approximately 0.3 to 0.4 mm (see FIG. 2). Next, the second lead frame is fixed with a layer 52 of low melting point glass in a similar manner (see FIG. 4). However, when the second lead frame is stacked on the first lead frame, the tips of each lead are stacked so that they are located between the leads of the second lead frame.
また、第２のリードフレームの先端部は、第１のリード
フレームの先端部より、チップ１上の電極パッド１１群
に対して離れるように配置する。これらの措置は、いず
れもボンディングツールが大きく動けるようにしてボン
ディング工程を容易に実行できるようにする為のもので
ある。第２のリードフレームを固定する低融点ガラス層
５２は、第１の低融点ガラス層５１より数１０”Ｃ低い
融点を持っている。Further, the tip of the second lead frame is arranged to be farther away from the group of electrode pads 11 on the chip 1 than the tip of the first lead frame. All of these measures are intended to allow the bonding tool to move widely so that the bonding process can be easily performed. The low melting point glass layer 52 that fixes the second lead frame has a melting point several tens of inches lower than the first low melting point glass layer 51.
従って、第２の低融点ガラス層５２を形成するための加
熱温度は、第１の低融点ガラス層５１を形成するための
加熱温度より数１０℃低くする必要がある。Therefore, the heating temperature for forming the second low melting point glass layer 52 needs to be several tens of degrees Celsius lower than the heating temperature for forming the first low melting point glass layer 51.
この温度で加熱することによってすでに形成されている
第１の低融点ガラス層５１が溶融することはなく、した
がってリードフレームの流れもないので、リード先端の
不揃いを有効に防止することができる。融点の差が少な
いとこの効果は十分発揮することができないので、前記
のように数１０℃程度の差は必要である。すべてのリー
ドフレームが固定された後は、ボンディングツールを用
いて、各リードフレームのリード先端とチップ上の各電
極パッド１１とをそれぞれボンディングワイヤ８で接続
する。その後、第５図に示す従来の技術と同様に、たと
えば、アルミナなどから形成された、キャップとなる第
２のセラミック基板を低融点ガラスで第１のセラミック
基板に固定してセラミックパッケージを気密封止する。By heating at this temperature, the already formed first low melting point glass layer 51 does not melt, and therefore there is no flow of the lead frame, so it is possible to effectively prevent lead tips from becoming uneven. If the difference in melting point is small, this effect cannot be fully exhibited, so as mentioned above, a difference of about several tens of degrees Celsius is necessary. After all the lead frames are fixed, a bonding tool is used to connect the lead tips of each lead frame and each electrode pad 11 on the chip with bonding wires 8, respectively. Thereafter, similarly to the conventional technique shown in FIG. 5, a second ceramic substrate, which serves as a cap and is made of, for example, alumina, is fixed to the first ceramic substrate using low-melting glass to hermetically seal the ceramic package. Stop.
（実施例２） 次に、実施例２を説明する。(Example 2) Next, Example 2 will be explained.
ここで用いる第１のリードフレームは、リード先端部分
に曲げを持っている。その他の部分は、前記実施例１と
同じである。この曲げ部分が第１のセラミック基板２の
周辺部２１内縁に引掛けるように第１のリードフレーム
が取り付けられるので、この取付は時にパッケージの内
圧が高がくなってもリードフレームが外方に流れるよう
なことは防がれる（第７図参照）。また、第２のリード
フレームの取付は時にも流動する低融点ガラスの影響を
無くすことができる。The first lead frame used here has a bend at the tip end of the lead. The other parts are the same as those in the first embodiment. The first lead frame is attached so that this bent part hooks on the inner edge of the peripheral part 21 of the first ceramic substrate 2, so even if the internal pressure of the package becomes high, the lead frame will sometimes flow outward. This can be prevented (see Figure 7). Also, the attachment of the second lead frame can eliminate the effects of the sometimes flowing low melting point glass.
（実施例３） 次に、実施例３を説明する。(Example 3) Next, Example 3 will be explained.
ここでは、第１のセラミック基板２の周辺部２１内縁に
第８図と同様に切欠き部を形成した点に特徴がある。そ
の他の部分は、実施例２と同じである。この切欠き部に
第１のリードフレームのり一ド先端の曲がった部分をは
め込んでリードフレームを固定する。前実施例と同様に
リーブフレームの流れが確実に防がれる。The feature here is that a notch is formed at the inner edge of the peripheral portion 21 of the first ceramic substrate 2, as in FIG. The other parts are the same as in the second embodiment. The curved portion of the tip of the first lead frame glue is fitted into this notch to fix the lead frame. As in the previous embodiment, the flow of the leaf frame is reliably prevented.
（実施例４） つぎに、実施例４を説明する。(Example 4) Next, Example 4 will be explained.
ここでは、第９図と同様に、第１のセラミック基板２と
周辺部２１表面の内縁部近くに溝を設けた点に特徴があ
る。その他の部分は、実施例２と同じである。この溝に
第１のリードフレームのリード先端を差し込んでリード
フレームを固定する。Similar to FIG. 9, the feature here is that grooves are provided near the inner edges of the surfaces of the first ceramic substrate 2 and the peripheral portion 21. The other parts are the same as in the second embodiment. The lead ends of the first lead frame are inserted into this groove to fix the lead frame.
実施例２と同様に第２のリードフレームの取り付は時に
流動する低融点ガラスの影響を無くすことができる。曲
げ部は、溝に固定しているので、低融点ガラスがパッケ
ージの内方に流れても外方に流れても、その影響を全く
受けることはない。As in Example 2, the attachment of the second lead frame can eliminate the influence of low melting point glass that sometimes flows. Since the bent portion is fixed in the groove, it is completely unaffected even if the low melting point glass flows inward or outward from the package.
本発明は、リードフレームを多層に重ねるものであるが
、リードのボンディングワイヤの接続されない他端は、
全て同じ個所で曲げられてＤＩＰタイプのパッケージを
形成する。本発明は、前記ＤＩＰタイプに限定されるも
のではなく、ＳＩＰタイプにでもパッケージの四方から
リードが８呂するタイプにでも適用することは出来る。In the present invention, the lead frame is stacked in multiple layers, and the other end of the lead bonding wire that is not connected is
All are bent at the same point to form a DIP type package. The present invention is not limited to the above-mentioned DIP type, but can also be applied to a SIP type or a type in which there are eight leads from all sides of the package.
要は、セラミックパッケージにリードフレームを低融点
ガラスで固定するタイプは、本発明の技術範囲に含まれ
るのである。実施例では、第１のリードフレームのリー
ト先端と第２のリードフレームのリード先端とはすこし
間を開けであるが、ボンディングツールでボンデインク
作業が可能ならリート先端は揃えることもできる。セラ
ミック基板の材料は、アルミナを選んだが、とくに、こ
れに限らず、ベリリア、ステアタイト、フォルステライ
ト等の材料も使用し得る。また、リードフレームの材料
は、Ｆｅ−４２Ｎｉ合金を使用したが、例えば、銅を用
いてもよい。In short, a type in which a lead frame is fixed to a ceramic package using low-melting glass is included in the technical scope of the present invention. In the embodiment, there is a slight gap between the lead tips of the first lead frame and the lead tips of the second lead frame, but if bonding ink work is possible with a bonding tool, the lead tips can be aligned. Although alumina was selected as the material for the ceramic substrate, materials such as beryllia, steatite, and forsterite may also be used. Moreover, although Fe-42Ni alloy was used as the material of the lead frame, for example, copper may be used.
以上、前述したように、本発明によれば、一つのリード
フレームの取付は時に、すでに取り付けたリードフレー
ムの低融点ガラスが溶融するのを確実に防止でき、その
結果リードの不揃いを無くすことができた。As described above, according to the present invention, when installing one lead frame, it is possible to reliably prevent the low melting point glass of the already installed lead frame from melting, and as a result, it is possible to eliminate unevenness of the leads. did it.
第１図は、本発明の実施例１におけるセラミックパッケ
ージ内部の平面図、第２図は、第１図は要部のＡ−Ａ’
断面図、第３図は、第１図の要部のＢ−Ｂ’断面図、第
４図は、第１図の要部のｃ−ｃ’断面図、第５図は、従
来のセラミックパッケージの断面図、第６図は、第５図
の要部の平面図、第７図、第８図および第９図は、それ
ぞれ従来のセラミックパッケージの要部の断面図を示し
ている。
１・・チップ、
２・・第１のセラミック基板、
３・・・第２のセラミック基板、
４・・・リードフレーム、 ５，６・・・低融点ガラ
ス、７・・・メタライズ層、
８・・・ボンディングワイヤ、
９・・・ボンディングワイヤのリード、１１・・電極パ
ッド、
２１・・・第１のセラミック基板の周辺部、５１・・・
第１のリードフレームの低融点ガラス、５２・・第２の
り−トフレームの低融点ガラス。
（８７３３）代理人 弁理士 猪 股 祥 晃（ほか１
名）
第４図
第５図
第６図
第８図FIG. 1 is a plan view of the inside of a ceramic package in Example 1 of the present invention, and FIG.
3 is a BB' sectional view of the main part of Fig. 1, Fig. 4 is a CC' sectional view of the main part of Fig. 1, and Fig. 5 is a conventional ceramic package. 6 is a plan view of the main part of the conventional ceramic package, and FIGS. 7, 8, and 9 are sectional views of the main part of the conventional ceramic package. DESCRIPTION OF SYMBOLS 1... Chip, 2... First ceramic substrate, 3... Second ceramic substrate, 4... Lead frame, 5, 6... Low melting point glass, 7... Metallized layer, 8... ...Bonding wire, 9...Lead of bonding wire, 11...Electrode pad, 21...Periphery of first ceramic substrate, 51...
Low melting point glass of the first lead frame, 52...low melting point glass of the second glue frame. (8733) Agent: Yoshiaki Inomata, patent attorney (and 1 others)
Figure 4 Figure 5 Figure 6 Figure 8
Claims (1)
、前記セラミックパッケージに低融点ガラスにより取り
付けられた２層以上のリードフレームと、前記セラミッ
クパッケージにマウントされた半導体素子とを備えた半
導体装置において、それぞれ融点の異なる前記低融点ガ
ラスを用いて前記２層以上の各リードフレームを前記セ
ラミックパッケージに取りつけることを特徴とする半導
体装置。A semiconductor device comprising a ceramic package on which a semiconductor element is mounted, a lead frame of two or more layers attached to the ceramic package with low melting point glass, and a semiconductor element mounted on the ceramic package, each having a different melting point. A semiconductor device characterized in that each of the two or more layers of lead frames is attached to the ceramic package using the low melting point glass.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2330241A JPH04206657A (en) | 1990-11-30 | 1990-11-30 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2330241A JPH04206657A (en) | 1990-11-30 | 1990-11-30 | Semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04206657A true JPH04206657A (en) | 1992-07-28 |
Family
ID=18230440
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2330241A Pending JPH04206657A (en) | 1990-11-30 | 1990-11-30 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04206657A (en) |
-
1990
- 1990-11-30 JP JP2330241A patent/JPH04206657A/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6661089B2 (en) | Semiconductor package which has no resinous flash formed on lead frame and method for manufacturing the same | |
| US5332921A (en) | Resin-seal type semiconductor device | |
| US20050019988A1 (en) | Method and apparatus for attaching microelectronic substrates and support members | |
| US6486551B1 (en) | Wired board and method of producing the same | |
| JPH0563020B2 (en) | ||
| US4229758A (en) | Package for semiconductor devices with first and second metal layers on the substrate of said package | |
| US5055911A (en) | Semiconductor device package utilizing a solder flow prevention wall | |
| JPH03142847A (en) | Semiconductor integrated circuit device | |
| JPH04206657A (en) | Semiconductor device | |
| JP2002208650A (en) | Electronic-element storing apparatus | |
| JP2936819B2 (en) | IC chip mounting structure | |
| JPH01302829A (en) | Electrical circuit device | |
| JP2646989B2 (en) | Chip carrier | |
| JPH0228351A (en) | Semiconductor device | |
| JPS59111350A (en) | Semiconductor device | |
| JPS58110069A (en) | Device and method of imparting electric connection to integrated circuit | |
| JPS63168028A (en) | Fine connection structure | |
| JPS6197932A (en) | Compression bonded semiconductor package | |
| JP2883458B2 (en) | Manufacturing method of wiring board for hybrid integrated circuit | |
| JPH04142042A (en) | Manufacture of semiconductor device | |
| JPH01302828A (en) | Electrical circuit device | |
| JPS6199359A (en) | Hybrid integrated circuit device | |
| JPH05218269A (en) | Semiconductor device | |
| JPS637459B2 (en) | ||
| JPS61274347A (en) | Lead frame for ic |