JPH042023B2 - - Google Patents

Info

Publication number
JPH042023B2
JPH042023B2 JP61078067A JP7806786A JPH042023B2 JP H042023 B2 JPH042023 B2 JP H042023B2 JP 61078067 A JP61078067 A JP 61078067A JP 7806786 A JP7806786 A JP 7806786A JP H042023 B2 JPH042023 B2 JP H042023B2
Authority
JP
Japan
Prior art keywords
level
pulse
signal
oscillation
pulses
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP61078067A
Other languages
English (en)
Other versions
JPS62233955A (ja
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Publication of JPS62233955A publication Critical patent/JPS62233955A/ja
Publication of JPH042023B2 publication Critical patent/JPH042023B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/06Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection
    • H04L25/061Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection providing hard decisions only; arrangements for tracking or suppressing unwanted low frequency components, e.g. removal of dc offset
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K5/00Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01Shaping pulses
    • H03K5/08Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding
    • H03K5/082Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding with an adaptive threshold

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Manipulation Of Pulses (AREA)
  • Dc Digital Transmission (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Description

【発明の詳細な説明】 <発明の分野> この発明は、ビツト再生装置あるいはスライサ
を使用した通信装置に関するものである。バース
ト誤差率を減少させるために、受信機で受信され
たとき予め定められた既知の持続時間をもつたパ
ルス幅は、一定のスライス・レベルを維持するた
めにパルス幅のロツクされた帰還ループの制御の
もとでビツトの決定またはスライスされる。
<発明の背景> デジタル通信装置用の受信機における基本的な
目的は、所定のビツト誤差率を達成するのに必要
な受信電力の大きさを減少させることにある。例
えば、光学的フアイバ通信装置では、受信機の位
置あるいは場所にある光検知器は入射光信号を検
出し、それを小さな電流に変換する。光検知器に
後続する低ノイズ増幅器または前置増幅器は、付
加されるノイズの量を最少に保ちつゝ上記電流を
使用可能な信号に変換する。増幅器の出力におけ
る信号は、論理“0”(低レベル)が送信された
か論理“1”(高レベル)が送信されたかを決定
するためにデジタル再生装置あるいはビツト決定
比較器に供給される。ビツトの決定は、スライ
ス・レベルあるいは低レベルと高レベルとの間に
変化を表わすためにビツト決定比較器で使用する
ように選択された基準レベルに依存している。基
準レベルの選択は幾つかの要因、特に代表的な光
学的フアイバ通信装置では20ミリボルト(mv)
以下の非常に小さい信号レベルによつて複雑にな
る。高データ率装置における他の複雑な要因は、
光検知器と比較器との間に0周波数から数100M
Hzまでの帯域幅を得るのに必要な直流結合(DC
結合)である。
ビツトの決定に関する問題を解決するための1
つの従来技術は、信号の直流および低周波成分を
除去するデータ・コードを送信機で選択すること
である。直流成分を除去すると、受信機における
信号はビツト決定比較器にAC結合することがで
き、比較器の出力における信号の大きさを平均化
する低域通過フイルタを使用することによつて基
準レベルすなわちスライス・レベルが設定され
る。比較器に供給するための基準レベルを生成す
るために平均信号を分割するための分圧器が使用
される。
非常に高いデータ率が含まれているときは、こ
のような特殊化されたコード化を使用すること
は、必要なチヤンネル幅が増加するためにコスト
的に有効でない。1982年8月26日付けの米国特許
第4219890号明細書には、DC電圧の変化を補償す
るために、送信機において等しくない振幅で信号
を符号化するのに必要な複雑な回路の例が示され
ている。この米国特許明細書に示されている装置
では、ビツト・クロツク期間の2分の1の倍数に
等しい持続時間をもつた複数の遅延回路がデータ
の先端および後端を検出するために使用される。
データの端部において確実にトリガする双安定マ
ルチバイブレータが必要になる。入力パルス幅に
対して指定された市販のマルチバイブレータが使
用される。双安定マルチバイブレータに供給され
るパルスは2ナノ秒以下の持続時間であり、市販
のマルチバイブレータでは確実にトリガしないの
で、上記米国特許明細書に示されている装置は
216メガビツト/秒(Mbit/秒)のデータ伝送率
で実行することは困難である。そこで、高データ
率に対しても適用できるコスト的に有利なデジタ
ル再生装置あるいはスライサが望まれる。
<発明の概要> この発明の通信装置はデジタル・ビツト流れに
対する適合型のスライサを含んでいる。ビツトの
流れは、各々が所定の公称持続時間をもつたレベ
ル指示パルスを含んでいる。スライサは第1およ
び第2の入力端子をもつた制御可能な比較器を含
んでいる。第1の入力端子はビツトの流れを受信
するように結合されている。比較器はビツトの流
れの瞬時の振幅を第2の入力端子に供給される基
準スライス信号と比較する。比較器はビツトの決
定を代表する2レベル信号を発生する。レベル指
示パルスの期間中の2レベル信号の持続時間は瞬
時スライス・レベルを表わす。スタート・ストツ
プ発振器のようなゲート型(ゲートされる)発振
手段は各比較されたレベル指示パルスに応答して
発振のバーストを発生する。このような各バース
トは複数の発振サイクルを含んでいる。ゲート型
発振手段に結合された双安定手段はバースト中の
各発振のサイクルに応答して濾波されない、すな
わち生の出力信号を形成するために状態を変化す
る。生の出力信号は発振バーストの受信前は第1
の状態をもつている。各バーストの受信後は、ス
タート・ストツプ発振器が偶数個の発振サイクル
を発生すると、出力信号は同じ状態(初期レベ
ル)を持つている。一方、スタート・ストツプ発
振器が奇数個のサイクルを発生すると、出力信号
は各バーストの受信後第2の状態をもつ。このよ
うにして、比較器がそのビツト決定の基礎とする
スライス・レベルによつて、出力信号の平均レベ
ルは連続するレベル指示パルス間の期間中に変化
させられる。双安定手段に結合された平均および
制御信号処理手段は出力信号の第1の状態と第2
の状態とを平均して、基準スライス信号を発生す
るように信号を平均化する処理を行なう。このよ
うにして生成されたスライス・レベル信号は、比
較されたレベル指示パルスの持続時間またはパル
ス幅を実質的に一定に維持するように選ばれた振
幅をもつている。
<実施例の説明> 第1図において、デジタル的に変調された光信
号用の受信機6は光信号を受信するためのフアイ
バー・オプチツク・バスに結合されるように構成
された端子8と、この端子8に結合されていて導
体11上に電流を発生するホトダイオード10と
を含んでいる。電流はインピーダンス変換増幅器
でもよい前置増幅器または低雑音増幅器12に供
給される。導体11上の検出された信号は、レベ
ル指示パルスおよびそれらの保護ビツトが後続す
る同期語相互に間挿されて点在する論理“1”と
論理“0”の形式のデータを含んでいる。レベル
指示パルスは少なくとも一定の持続時間と一定の
立上り時間および立下り時間をもつて送信機(第
10図によつて後程説明する)で発生される。も
し必要なら、パルスは予め定められた公称持続時
間をもつていてもよい。これらの持続時間、立上
り時間、立下り時間は受信機6にスライス・レベ
ルの制御を可能にする情報を供給する。同期パル
スは、スライス・レベルの制御用の処理を行なう
レベル指示パルスの抽出を行なうためのタイミン
グ基準として使用される。
前置増幅器12からの増幅されたデータおよび
レベル指示パルスは比較器14を含むパルス幅ロ
ツクド・ループ(PWLL)7に供給される。パ
ルスは比較器14の非反転入力(+)に供給され
て、比較器14の反転入力(−)に供給されるス
ライダ・レベルと比較される。反転されたデータ
の流れ()は導線cを経てナンド・ゲー
ト26の第1の入力端子に供給される。反転され
たデータの流れには反転された同期語、反転され
たレベル指示パルス、および反転された保護ビツ
トが含まれている。
第2図aは比較器214の反転出力に現われる
反転されたデータの流れを210として示してい
る。第2図aにおいて、212は反転された同期
語を示している。同様に、214は反転されたレ
ベル指示パルスを示し、216は反転されたレベ
ル指示パルス保護パルスを示す。反転された同期
語212は16個の論理“0”ビツトの流れからな
る。反転されたレベル指示パルス214は2個の
連続する論理“1”ビツトからなる。レベル指示
パルスの立上り、立下り時間が無傷の状態である
ように保護するために、そのレベル指示パルスの
前後に1対の論理“0”のビツトを含む1対の各
保護パルス216が設けられている。次に1対の
パルス216の前後には第2図aに示すような、
すべて論理“1”のビツトが配置されている。従
つて、パルス214およびその保護パルス216
を示すレベルを含む反転されたビツト・パターン
は10011001になる。時示のように、同期語基準周
波数はNTSCテレビジヨンの線くり返し周波数に
相当する63.55マイクロ秒(μs)である。従つて、
転送されるデータはテレビジヨン信号を含むこと
もある。
再び第1図を参照すると、反転されたデータは
比較器14からブロツク18として示す同期分離
および信号処理回路に供給され、同期分離および
信号処理回路18は出力導体19にデータを供給
し、また同期テータ212の最後のビツトの受信
に後続するビツト期間の1ビツト期間の持続時間
を有する第2図bに示すようなタイミングあるい
は同期パルス218を発生する。タイミング・パ
ルス218は導体を経てPWLL7の一部である
ワン・シヨツト・マルチバイブレータすなわち単
安定マルチバイブレータに供給される。マルチバ
イブレータ22は、タイミング・パルス218の
遅延端に応答して第2図cに示すウインドウ信号
220を発生するワン・シヨツト・マルチバイブ
レータである。ウインドウ信号220は、2ビツ
トの持続時間をもつたレベル指示パルスが生ずる
時間を包囲する5ビツトの期間をもつている。ワ
ンシヨツト・マルチバイブレータ22のウインド
ウ信号出力は導線bを経てナンド・ゲート26の
第2の入力に結合されている。ナンド・ゲート2
6はウインドウ信号によつて付勢されて、第2図
dに示すようにさらに反転された反転レベル指示
パルスを導線dを経てスタート・ストツプ発振器
28の制御入力端子にゲートする。
スタート・ストツプ発振器28の出力は導線e
を経て÷2分周器30に供給され、分周された周
波数は低域通過フイルタ32に供給されて、濾波
された信号が生成される。濾波された信号は比較
増幅器34に供給されて基準電圧Vrefと比較さ
れ、得られた2レベル信号は低域通過フイルタ3
6によつてさらに濾波されて、基準スライス・レ
ベルとして比較器14の反転入力端子に供給され
る。
第3図および第4図は、216メガビツト/秒
(Mbit/秒)で動作する装置に対する第1図の構
成において生ずる波形を示し、この場合、1クロ
ツク(ビツト)サイクルは4.63ナノ秒の持続時間
をもつている。非反転レベル指示パルスは連続す
る2個の低論理レベルからなり、伝送されたとき
9.26ナノ秒の公称持続時間をもつている。スター
ト・ストツプ発振器28の周波数は約640MHzで、
各レベル指示パルス期間中に約5あるいは6サイ
クルの発振が生ずる。
第3図aはワンシヨツト・マルチバイブレータ
22に供給される分離されたタイミング・パルス
を波形310として示す。第3図bの波形312
はマルチバイブレータ22のウインドウ信号出力
を示す。ナンド・ゲート26は少なくともT2
T18の期間波形312によつて付勢されることが
判る。マルチバイブレータ22は分離された同期
信号に応答してパルス312を発生するので、期
間T2−T18はレベル指示パルス期間を含む。導体
c上の反転されたデータの流れの反転されたレベ
ル指示パルス部分は第3図cの波形314によつ
て示されている。図示のように、期間T6−T16
の反転されたレベル指示パルスは9.26ナノ秒より
やゝ短かく、その結果、低すぎるスライス・レベ
ルが生ずる。ナンド・ゲート26が導体b上のパ
ルス312によつて別のやり方で付勢され、この
ナンド・ゲート26が第3図dの316として示
す導体d上の2回反転されたパルス、すなわち非
反転レベル指示パルスを発生する期間に波形31
4の高論理部分が生ずる。パルス316はスター
ト・ストツプ発振器28を付勢し、該スタート・
ストツプ発振器28は発振して第3図eに全体と
して318で示す一連のパルスを発生する。第3
図eに示すように、特定の持続時間をもつたパル
ス316については、発振器28によつて5個の
クロツク・パルスが発生する。5個のクロツク・
パルスはその発生順序に1〜5の番号が付されて
いる。パルス群318の各々が分周器30に供給
されると、第3図fの320によつて示すように
分周器の状態が変化する。時間T8に先行する時
点では分周器30の出力は高論理レベルにあると
見ることができる。そして、パルス群318の各
パルスはその状態を変化させる。パルス群318
は奇数個のパルスを含んでいるので、5個のパル
ス群318の最後のパルスでは分周器30の出力
の状態は低論理レベルである。
第3図fの波形320は各同期パルスの終了近
くの時点における分周器30の出力における変化
を詳細に示している。各同期パルスのくり返し周
波数で、分周器30からの出力信号は矩形波にな
り、各同期パルス期間中レベルの変化が生ずるこ
とが判る。これは第3図gの波形322として示
されており、太枠で示す第3図fの波形322の
部分をもつている。矩形波322のビーク振幅は
約4ボルトであるから、その平均値は約2ボルト
になる。フイルタ32は分周器30からの信号を
平均し、導体h上に第3図hに示すような約2ボ
ルトの大ききさをもつ濾波された第1の制御信号
324を発生する。比較器34はその非反転入力
端子に供給される3ボルトの基準電圧とフイルタ
32の出力から供給される信号324とを比較し
て2レベル信号を発生する。比較器34は反転機
能をもつたもので、信号324が+3ボルトよる
も大であるときは、比較器の出力電圧は低論理レ
ベルになり、信号324が+3ボルトより小さい
ときは、その出力は高論理レベルになる。後程説
明するように、比較器34は負帰還形態で負帰還
ループを閉じている。
第4図は比較器12からのスライスされたレベ
ル指示パルスの持続時間が所望の9.26ナノ秒より
も長いとき、こゝに示した例では、9.3ナノ秒よ
りも多少長いときに生ずる波形を示している。こ
のような状態はスライス・レベルが高すぎるとき
に生ずる。第3図の波形に対応する第4図の波形
の参照番号は、第3図の300番台の数字に対して
400番台の同じ一連の番号で示されている。図か
ら明らかなように、波形410および412はそ
れぞれ波形310,312に実質的に対応してい
る。反転されたレベル指示パルスである波形41
4は第3図に示す波形314よりも多少広いすな
わち長い持続時間をもつている。波形416は波
形414と実質的に同じ持続時間をもつている。
波形416の持続時時間が長くなると、発振器2
8は第4図eに示すように5個ではなく殆んど6
個のパルスを発生する。以下に説明するように、
分周器30の最大トグル周波数近くの発振器の発
振動作により、分周器30は部分的な最後のクロ
ツク・パルスに対しては応答しない。その結果、
分周器30は偶数回状態を変え、レベル指示パル
スが終了した後はそのレベル指示パルスの前にあ
つた状態に留まつている。第4図fに示す特定の
状態に対しては、波形420はレベル指示パルス
期間の前後のいずれにおいても高論理レベルにあ
る。その結果、導体g上に発生する信号は第4図
gに示すように殆んど連続的に高論理レベルにあ
る。高論理レベルは+4ボルトであるので、極く
短時間が論理“0”であることから導体g上の信
号の平均レベルは約3.4ボルトになる。第4図h
の信号424は比較器34の入力に供給される濾
波された3.4ボルトのレベルを示し、これは上記
比較器34において+3ボルトの基準レベルと比
較される。640MHzの発振の1サイクルまたはそ
れ以下(以下に説明する)に相当するレベル指示
パルスの持続時間の変化の結果として、比較器3
4の反転入力端子への平均電圧は、基準レベルよ
りも小さな電圧から基準レベルよりも大きな電圧
に変化する。
第5図は、第3図および第4図に比して比較的
長い期間にわたる受信機6のパルス幅安定化ルー
プすなわちパルス幅ロツクド・ループ(PWLL)
7の動作を示す。第5図aの波形524はフイル
タ32の出力における電圧を示している。DCレ
ベルは基準電圧Vrefの上下に振動していると見る
ことができる。第5図bの波形526は電圧52
4の変化に応答して比較器34の出力に現われる
信号を示し、第5図cの波形528は比較器34
の出力信号526に応答するフイルタ36の出力
を表わす。第5図および上の説明から明らかなよ
うに、ループはスライス・レベルを所望のレベル
からの変移の正方向端と負方向端との間で駆動す
る2つの状態間で切換わる。所望のレベルは第5
図cの点線のレベル530で示されている。
上述のPWLL7はそのスイツチング・モード
の動作のために比例して動作する帰還ループと同
程度に正確には作ることができないように思われ
るかも知れない。実際には、比例的帰還ループは
有限のループ利得をもつており、スライス・レベ
ルをスライスされた所望のパルス持続時間を与え
るレベルに向けて駆動することができるにすぎな
い。スライス・レベルが比例的帰還ループ系中の
所望のレベルに近ずくと、駆動動作は低下し、そ
のため正確なスライス・レベルには決して到達し
ない。しかしながら、この発明の構成では、スラ
イス・レベルは正確なスライス・レベルの上下の
振幅をとり、殆んどの期間中、所望のスライス・
レベルまたはそれに近いレベルにある。このよう
に、所望のスライス・レベルまたはそれに近いレ
ベルにある期間中に行なわれるこれらのビツトの
決定は、正確なスライス・レベルあるいはその近
くで行なわれ、比例的に制御されるスライス・レ
ベルと共に行なわれるビツトの決定よりも誤差は
さらに少なくなる傾向がある。この発明の構成に
よつて制御されるようにスライス・レベルが所望
のレベルから最大の振幅近くにあるとき、発振器
の周波数が充分に適正な制御を与えるということ
に関して、ビツトの決定は比例的制御に対するよ
りも一層誤差の少ないものとなる。
PWLLはレベル指示パルスの幅の変化、従つ
てスライス・レベルの正確な値からのずれに対し
て非常に敏感である。これは、実際には÷2分周
器30を構成するために使用されるD型ラツチは
その最大トグル周波数(ftpggle(max))よりも低
い周波数をもつたクロツク・パルスのみを検出す
ることができるからである。従つて、分周器30
は発振器28からの完全なパルスに適正に応答す
るが、部分的なパルスに応答して状態を変えるこ
とができない。第6図aはナンド・ゲート26の
入力における導体c上のレベル指示パルス616
を示し、第6図bはナンド・ゲート26から導体
dに結合される分離されたレベル指示パルスに応
答して発生される発振器28の完全な出力パルス
1,2,3…n,n+1と不完全なパルス618
とを示している。図から明らかなように、レベル
指示パルス618の持続時間は発振器の整数個の
パルスの長さよりも短かいので、パルス618は
パルス1乃至(n+1)よりも幅が狭く、従つて
持続時間は短かい。パルス618の持続時間がこ
のように短かいことにより、パルス618に対応
する周波数はパルス1乃至(n+1)によつて表
わされる周波数よりも高い。最後のパルス618
の持続時間はパルス616の持続時間が短かいこ
とによつて減少しているから、分周器30はある
点で部分パルスに応答するのを停止する。換言す
れば、ラツチは最後のクロツク・パルスが実際に
消滅する前に上記最後のクロツク・パルス長を見
のがし、これによつてループ誤差は著しく減少し
た。PWLLは、スタート・ストツプ発振器の最
後のパルスがTtpggle(min)にほヾ等しくなる状態
に自動的にロツクされる。後程示すように、 Ttpggle(min)=1/2ftpggle(max) になる。
次の例はPWLLの設計に当つてパラメータの
選択にこの基準をどのように使用するかを示して
いる。
設計例 1 T=レベル指示パルスの幅 ftpggle(max)=D型ラツチの最大トグル周波数 Ttpggle(min)=1/2ftpggle(max)=D型ラツチで
検出 可能な最小パルス幅 Tp=1/fp=スタート・ストツプ発振器28の1ク ロツク・サイクル期間 TNOR=発振器が付勢(消勢)された後、発振器
が発振を開始(停止)する前に経過する期間を
決定する、スタート・ストツプ発振器として使
用されるノア・ゲートの伝播遅延時間、 N=完全なクロツクのサイクル数、 第6図から次の式が得られる。
T+TNOR=TNOR+NTp+Ttpggle(min) T=NTp+Ttpggle(min) Tp=T−Ttpggle(min)/N fp=N/T−Ttpggle(min) これは所定の適用例に対して発振周波数を計算
するのに必要な一般式である。例えば、
216Mb/sの装置に対しては発振周波数は次の
ように計算される。
T=9.26ナノ秒(ns) (これは2ビツト・クロツク期間の持続時間に相
当する。) ftpggle(max)=750MHz (フエアチヤイルド社製のラツチ11C06用とし
て) Ttpggle(min)=10-6/750=0.67ナノ秒 N=1 (安定した発振周波数に対して) fp=N/T−Ttpggle(min)=116.414MHz 第7図から明らかなように、発振周波数は装置
のクロツク周波数よるも低くなければならない。
次の例に示すように、レベル指示パルスが約
100ナノ秒の範囲内にあるように選ばれていると、
Nに1よる大きな値をとる必要がある。
設計例 2 100Mb/s伝送リンクを仮定する。
T=100ナノ秒(ns) 装置のクロツク=100MHz ftpggle=160MHz (フエアチヤイルド社製のラツチF10131用とし
て) Ttpggle(min)=3.215ナノ秒 N=5 fp=N/T−Ttpggle(min)=51.6MHz 第8図は第1図の装置のさらに詳細なブロツク
図で、スタート回路を含めて示されている。第8
図において、第1図の素子に対応する素子は同じ
参照番号によつて示されている。マルチバイブレ
ータ22はモトローラ社製の型番MC10198の集
積回路単安定回路822を含み、約23ナノ秒の持
続時間をもつたパルスを発生させるために47PF
(ピコフアラツド)のキヤパシタと10オームの抵
抗が使用されている。ゲート26は型番
MC10104のナンド・ゲートである。スタート・
ストツプ発振器28は、フエアチヤイルド社製の
集積回路で型番F100102と、その出力を入力端子
に結合する伝送線852とを含む周知の形式のも
のである。伝送線852は所望の動作周波数をも
つように計算された遅延をもち、伝送線の特性イ
ンピーダンスを整合させるための直列抵抗850
を含んでいる。分周器30はフエアチヤイルド社
製のD形フリツプ・フロツプ11C06として構成さ
れている。フイルタ32は、ECL−TTL変換器
854、100キロオームの直列抵抗器856、お
よび並列の2μF(マイクロフアラツド)のキヤパ
シタ858を含んでいる。比較器34は型番
LM339のものであり、フイルタ36は直列の100
キロオームの抵抗器860と47μFのキヤパシタ
862とを含んでいる。
最初ターン・オンしたとき、もしスライス・レ
ベルがほヾ正しければ、同期信号は同期分離およ
び信号処理回路18の出力においてのみ得られる
ので、同期信号は存在しないかも知れない。その
ため、点線ブロツク870内のスタート回路がス
タート動作を助けるために有効である。点線ブロ
ツク870内のスタート回路は、前置増幅器12
の出力に結合されていて受信信号を平均して、ス
ライス・レベルの近似値を生成する全体を872
で示す低域通過フイルタと、平均信号をスイツチ
876の端子876aに結合するためのバツフア
増幅器874とを含んでいる。最初ターン・オン
したとき、あるいは分離された同期パルスが存在
しなければ、単安定マルチバイブレータ878か
ら導体880上に供給される出力信号は高論理レ
ベルで、スイツチ駆動回路882はこの高論理レ
ベルに応答してスイツチ876を閉じ、接点87
6aを接点876bに結合する。これによりフイ
ルタ36のキヤパシタ862の両端間にバツフア
874からほヾ正しい平均信号レベルの信号を供
給する。このほヾ正しい信号は、ビツト決定動作
を開始させるためにバツフア884によつて比較
器14の反転入力に供給される。分離器18によ
つて一旦同期語が検出されると、単安定回路87
8をトリガして導体880上に低論理レベルを発
生させる。マルチバイブレータ878の時定数
は、2〜3の同期パルスの損失により、導体88
0上の信号を高論理レベルに戻してスタート・モ
ードを開始させるように選定されている。
第9図は、受信機6のある部分と共に同期分離
器すなわち識別器18の詳細な構造を示す。第9
図において、第1図中の素子に対応する素子は同
じ参照番号で示されている。同期分離器18は基
本的には入力ビツト・パターンを、蓄積された同
期パターンと比較する相関装置である。同期分離
器18はクロツク・パルスを発生するビツト・ク
ロツク再生器912を含み、クロツクを1対の縦
続接続された8ビツト・シフト・レジスタ914
および916に供給する。シフト・レジスタ91
4および916は比較器14からの非反転データ
の流れを受信するように結合されていて、16ビツ
トの全数にわたつてデータを順次クロツクする。
従つて、シフト・レジスタ914および916は
一緒に最後の16ビツトのデータの流れを含む、す
なわち蓄積する。同期語のパターンは16個の連続
する論理“1”のビツトであることを考えると、
到達する同期語が終了すると瞬時にシフト・レジ
スタの出力はすべて論理“1”になることは明ら
かである。16個のシフト・レジスタの出力は蓄積
された同期のパターンと比較するために16ビツト
比較器918に供給される。比較器918が一致
を見付けると、導体920上に第2図の218で
示すように同期すなわちタイミング・パルスを発
生し、これをPWLL7に供給する。比較器14
の出力における一連のデータのデータ部分は論理
回路924によつて制御されるゲート922によ
つて出力導体19にゲートされる。論理回路92
4はデータ時間に対応するクロツク・パルス・カ
ウンタ926の係数に応答して動作する。カウン
タ926は導体920上の各タイミング・パルス
によつてリセツトされる。
第10図はデジタル・データを受信し、立上り
時間および立下り時間を持つ周期的レベル指示パ
ルスがとびとびに挿入され、持続時間の制御され
たデジタル・データの流れを発生するデジタル送
信機の簡略化されたブロツク図を示す。
第10図において、、、……Nで示され
た複数のアナログ信号源はアナログ−デジタル変
換器(ADC)1010,1012,1014…
…1016に結合されていて、マルチチヤンネル
並列デジタル・データを発生する。2個の8ビツ
ト・ラツチ1018,1020は16ビツト同期語
の各部分を保持し、第3のラツチ1022は8ビ
ツト・コードからなる保護ビツトとレベル指示パ
ルス・ビツトを保持する。マルチプレクサ102
4は各種の信号源からの並列データ信号を一緒に
マルチプレツクスし、1026として全体的に示
すクロツクされた制御論理論の制御のもとでラツ
チする。マルチプレツクスされたデータはシフ
ト・レジスタ1028によつて第2図aに示す形
式の直列形式に変換される。直列データは103
0として全体的に示す制御されたレーザによつて
光学的信号に変換され、この光学的信号はフアイ
バ1032を経て第1図の端子8に伝送される。
レベル指示パルスの持続時間は送信機のクロツク
によつて設定され、レベル指示パルスの立上りお
よび立下り時間は送信機中に各種のゲートの特性
によつて設定され、これらの特性は通常動作中変
化しない。
この発明の他の実施例は当技術分野の技術者に
とつて明らかである。特に、スタート・ストツプ
発振器のクロツク周波数はレベル指示パルスの期
間中、任意の数の発振サイクルを発生するように
選定することができる。もし望ましいなら、レベ
ル指示パルスをレベル指示と同期の双方のために
使用することができる。デジタル通信装置は上述
の光学的フアイバ以外にパルスを送信するための
他の方法を使用することもできる。このような他
の形式の通信にマイクロ波放射、赤外線あるいは
音響伝送がある。
【図面の簡単な説明】
第1図はこの発明によるデジタル的に変調され
た光学的信号用受信機の簡略化されたブロツク
図、第2図および第5図は第1図の装置で生ずる
信号電圧の振幅対時間の関係をプロツトした図、
第3図および第4図はレベル指示パルスが生ずる
時間近くの時間に対する上記第2図および第5図
と同様な振幅対時間の関係をプロツトした図、第
6図および第7図は動作中に第1図の装置におい
て生ずる信号電圧の振幅対時間の関係をプロツト
した図、第8図は第1図の装置のさらに詳細なブ
ロツ図、第9図は第1図および第8図の構成で使
用するのに適したレベル指示パルス分離回路のブ
ロツ図、第10図は第1図および第8図の受信機
と共に使用するのに適した送信機のブロツク図で
ある。 {14……比較手段、22……ワンシヨツト、
26……ナンド・ゲート、28……スタート・ス
トツプ発振器、}ゲート型発振器、30……÷2
分周器(双安定手段)、{32……低域通過フイル
タ、34……比較増幅器、36……低域通過フイ
ルタ、}平均化および制御信号処理手段、528
(第5図c)……基準スライス信号、318(第
3図e),418(第4図e)……発振バースト、
322(第3図g),422(第4図g)……出
力信号。

Claims (1)

  1. 【特許請求の範囲】 1 デジタル・ビツトの流れに対する適合型スラ
    イサを含み、上記ビツトの流れはレベル指示パル
    スを含み、上記スライサは、 上記ビツトの流れを受信するように結合された
    第1の入力端子と、基準スライス信号を受信する
    ように結合された第2の入力端子とを含み、上記
    のビツトの流れを上記基準スライス信号と比較し
    て比較されたレベル指示パルスを含む比較された
    パルスを発生する比較手段と、 上記比較手段に結合されていて、各比較された
    レベル指示パルスに応答して発振バーストを発生
    するゲート型発振手段と、 上記ゲート型発振手段に結合されていて上記発
    振バースト中の各発振に応答して状態を変化する
    双安定手段であつて、上記各発振バーストの受信
    前は第1の状態をもち、奇数個の発振を含む上記
    発振バーストの1個の受信後は第2の状態をも
    ち、偶数個の発振を含む上記各発振バーストの1
    個の受信後は上記第1の状態をもつ出力信号を発
    生する上記双安定手段と、 上記双安定手段に結合されていて、該双安定手
    段の出力信号の上記第1および第2の状態を平均
    し、上記比較されたレベル指示パルスの持続期間
    を一定値に維持するように選択された極性をもつ
    た上記基準スライス信号を発生するように上記平
    均され信号を処理する平均および制御信号処理手
    段と、からなる通信装置。
JP61078067A 1985-04-04 1986-04-03 通信装置 Granted JPS62233955A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US719803 1985-04-04
US06/719,803 US4622586A (en) 1985-04-04 1985-04-04 Digital slicer having a pulse-width locked loop

Publications (2)

Publication Number Publication Date
JPS62233955A JPS62233955A (ja) 1987-10-14
JPH042023B2 true JPH042023B2 (ja) 1992-01-16

Family

ID=24891426

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61078067A Granted JPS62233955A (ja) 1985-04-04 1986-04-03 通信装置

Country Status (5)

Country Link
US (1) US4622586A (ja)
JP (1) JPS62233955A (ja)
DE (1) DE3611175A1 (ja)
FR (1) FR2580130B1 (ja)
GB (1) GB2173378B (ja)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4736391A (en) * 1986-07-22 1988-04-05 General Electric Company Threshold control with data receiver
DE3633768A1 (de) * 1986-10-03 1988-04-14 Endress Hauser Gmbh Co Verfahren und anordnung zur erzeugung eines mittelwertfreien binaeren signals
US5022052A (en) * 1987-11-13 1991-06-04 Seismograph Service Corp. Analog signal binary transmission system using slope detection
US4847507A (en) * 1988-01-19 1989-07-11 John Fluke Mfg. Co., Inc. Fiber optic guard crossing of circuits having analog and digital sections
JP2707461B2 (ja) * 1989-02-16 1998-01-28 東光株式会社 波形整形回路
NL8903087A (nl) * 1989-12-18 1991-07-16 Philips Nv Fasegekoppelde kloksignaal generator en karaktergenerator voorzien van een fasegekoppelde kloksignaal generator.
DE4041717A1 (de) * 1990-12-24 1992-06-25 Thomson Brandt Gmbh Verfahren und schaltung zur regenerierung des binaeren bitstroms aus einem ternaeren signal
DE69324573T2 (de) * 1992-03-11 1999-08-26 Thomson Consumer Electronics Slicer für zusätzliche videodaten
JP3557059B2 (ja) * 1996-11-27 2004-08-25 富士通株式会社 パルス幅制御装置
GB2324161B (en) * 1997-04-09 2001-11-28 Motorola Israel Ltd Method and apparatus for detecting peaks of a signal
US6201993B1 (en) 1998-12-09 2001-03-13 Medtronic, Inc. Medical device telemetry receiver having improved noise discrimination
DE19927320A1 (de) * 1999-06-15 2000-12-21 Mannesmann Vdo Ag Verfahren zur drahtlosen elektromagnetischen Übertragung von Daten
US7664214B2 (en) * 2002-09-24 2010-02-16 Standard Microsystems Corporation System and method for transferring data among transceivers substantially void of data dependent jitter
KR100535311B1 (ko) * 2003-12-18 2005-12-09 한국전자통신연구원 광 수신기의 문턱전압 제어 장치
JP2008182529A (ja) * 2007-01-25 2008-08-07 Toshiba Corp 光受信回路および光結合装置
WO2008114073A1 (en) * 2007-03-22 2008-09-25 Thomson Licensing Apparatus for supplying isolated regulated dc power to electronics devices
US8068559B1 (en) 2008-06-09 2011-11-29 Adtran, Inc. Pulse width modulation (PWM) clock and data receiver and method for recovering information from received data signals
US8798484B2 (en) * 2012-02-16 2014-08-05 International Business Machines Corporation Optical receiver using infinite impulse response decision feedback equalization
CN110912525A (zh) * 2019-11-05 2020-03-24 武汉武水电气技术有限责任公司 一种高油压微机调速器

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3532819A (en) * 1968-10-03 1970-10-06 T O Paine Burst synchronization detection system
US3699256A (en) * 1970-12-28 1972-10-17 Tektronix Inc Circuit for accurately detecting the time of occurrence of a waveform
US3949199A (en) * 1974-09-06 1976-04-06 Avco Corporation Pulse width decoder
US4074307A (en) * 1975-08-14 1978-02-14 Rca Corporation Signal processor using charge-coupled devices
US4064541A (en) * 1976-03-19 1977-12-20 Rca Corporation Constant pulse width sync regenerator
JPS5413313A (en) * 1977-07-01 1979-01-31 Gen Corp Method of processing digital signal
JPS5853809B2 (ja) * 1977-12-20 1983-12-01 日本電気株式会社 クロツクパルス再生回路
DE2951134A1 (de) * 1979-12-19 1981-07-23 Robert Bosch Gmbh, 7000 Stuttgart Schaltungsanordnung zur gewinnung eines abtasttaktes
JPS577627A (en) * 1980-06-17 1982-01-14 Sony Corp Waveform shaping circuit for code signal
US4523158A (en) * 1983-02-02 1985-06-11 Rca Corporation Clock regenerator using two on-off oscillators

Also Published As

Publication number Publication date
FR2580130A1 (ja) 1986-10-10
JPS62233955A (ja) 1987-10-14
US4622586A (en) 1986-11-11
DE3611175A1 (de) 1986-10-09
GB2173378B (en) 1988-11-16
GB2173378A (en) 1986-10-08
GB8607911D0 (en) 1986-05-08
FR2580130B1 (ja) 1989-12-15

Similar Documents

Publication Publication Date Title
JPH042023B2 (ja)
US4475212A (en) Frequency-independent, self-clocking encoding technique and apparatus for digital communications
US4694504A (en) Synchronous, asynchronous, and data rate transparent fiber optic communications link
US4399563A (en) Fiber optics high speed modem
US4713841A (en) Synchronous, asynchronous, data rate transparent fiber optic communications link
CA1230380A (en) Optical communication system using digital pulse position modulation
EP0407031B1 (en) Apparatus for transmitting digital data in analog form
US5341405A (en) Data recovery apparatus and methods
US4468787A (en) Ternary data transmission system
CA1084127A (en) Adaptive equalizer with improved distortion analysis
US4996444A (en) Clock recovery circuit
EP0037260B1 (en) Data regenerative system for nrz mode signals
JP3850033B2 (ja) データスライサ
US3924068A (en) Low distortion receiver for bi-level baseband PCM waveforms
US4435705A (en) Data transmission systems
US4888791A (en) Clock decoder and data bit transition detector for fiber optic work station
US5801867A (en) DC-coupled receiver for shared optical system
US5095496A (en) Digital audio signal receiver
US4745624A (en) Automatic line buildout
CA1214236A (en) Bit synchronization arrangement for a data modem or data receiver
EP0594246B1 (en) Data processing circuit
US4598412A (en) Binary digital data signal reproducing circuit in digital data transmission system
Brown et al. System and circuit considerations for integrated industrial fiber optic data links
JP2956309B2 (ja) 信号受信回路
JP2785932B2 (ja) コマンド受信回路