JPH04195025A - Liquid crystal display device - Google Patents

Liquid crystal display device

Info

Publication number
JPH04195025A
JPH04195025A JP2326350A JP32635090A JPH04195025A JP H04195025 A JPH04195025 A JP H04195025A JP 2326350 A JP2326350 A JP 2326350A JP 32635090 A JP32635090 A JP 32635090A JP H04195025 A JPH04195025 A JP H04195025A
Authority
JP
Japan
Prior art keywords
liquid crystal
crystal display
common electrode
circuit
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2326350A
Other languages
Japanese (ja)
Other versions
JP3004710B2 (en
Inventor
Masahiko Suzuki
雅彦 鈴木
Yukihiro Sato
幸宏 佐藤
Kenkichi Suzuki
堅吉 鈴木
Kiyoshi Wakai
若井 清
Tsutomu Isono
磯野 勤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Hitachi Consumer Electronics Co Ltd
Japan Display Inc
Original Assignee
Hitachi Device Engineering Co Ltd
Hitachi Ltd
Hitachi Consumer Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Device Engineering Co Ltd, Hitachi Ltd, Hitachi Consumer Electronics Co Ltd filed Critical Hitachi Device Engineering Co Ltd
Priority to JP32635090A priority Critical patent/JP3004710B2/en
Publication of JPH04195025A publication Critical patent/JPH04195025A/en
Application granted granted Critical
Publication of JP3004710B2 publication Critical patent/JP3004710B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Abstract

PURPOSE:To improve display quality and reliability by providing a discharging path for making the potential of the common electrode of the liquid crystal display panel of active matrix configuration provided with a driving circuit the same as the potential on an opposed picture element electrode side in terms of AC at the time of cutting off a power source. CONSTITUTION:A scanning line, a signal line, a TFT transistor and the picture element electrode are formed on an LCD substrate. Next, a common electrode is provided to supply voltage Vcom to positive and negative picture element signals. Then, the voltage is outputted through a buffer amplifier BA. A resistance R3 having a large resistance value is provided between the output of the buffer amplifier BA and the ground potential point of a circuit. Thus, the holding voltage of each picture element is rapidly discharged by connecting the common electrode side to the ground potential of the circuit at the time of cutting off the power source.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、液晶表示装置に関し、例えば薄膜(TPT
)  トランジスタを用いたアクティブマトリックス構
成の液晶表示パネルを用いたものに利用して有効な技術
に関するものである。
[Detailed Description of the Invention] [Industrial Application Field] The present invention relates to a liquid crystal display device, for example, a thin film (TPT) display device.
) This relates to a technology that is effective for use in liquid crystal display panels with an active matrix configuration using transistors.

〔従来の技術〕[Conventional technology]

TPTを搭載したアクティブマトリックス構成の液晶装
置に関しては、例えば、日経マグロウヒル社、1984
年9月10日付「日経エレクトロニクス1頁211等が
ある。
Regarding active matrix liquid crystal devices equipped with TPT, for example, see Nikkei McGraw-Hill, 1984.
"Nikkei Electronics 1, page 211, dated September 10, 2016.

〔発明が解決しようする課題〕[Problem to be solved by the invention]

従来の液晶表示装置では、信頼性向上等のめたにパネル
インピーダンスを高くする方向に技術開発が行われてい
る。このようにパネルインピーダンスを高くすると、次
のような問題の生じることが本願発明者の研究によって
明らかにされた。すなわち、電源遮断時には液晶表示パ
ネルの各画素には電源遮断直前の画素信号が蓄積されて
おり、上記のようなパネルインピーダンスが高くなると
その放電に数時間も費やすようになってしまう。
In conventional liquid crystal display devices, technological development is being carried out in the direction of increasing panel impedance in order to improve reliability. The inventor's research has revealed that increasing the panel impedance in this way causes the following problems. That is, when the power is cut off, each pixel of the liquid crystal display panel accumulates the pixel signal just before the power is cut off, and if the panel impedance becomes high as described above, it will take several hours to discharge the signal.

このことは、電源の再投入時に前の画面が浅く残って表
示品質を悪くすることの他、電源遮断中において液晶に
直流電圧が加わることとなって液晶の寿命を短くすると
いう信頼性に欠けるという問題が生じる。
This not only causes poor display quality as the previous screen remains shallow when the power is turned on again, but also lacks reliability as DC voltage is applied to the liquid crystal during power off, shortening the life of the liquid crystal. A problem arises.

この発明の目的は、表示品質と信頼性の向上を図った液
晶表示装置を提供することにある。
An object of the present invention is to provide a liquid crystal display device with improved display quality and reliability.

この発明の前記ならびにそのほかの目的と新規な特徴は
、本明細書の記述および添付図面から明らかになるであ
ろう。
The above and other objects and novel features of the present invention will become apparent from the description of this specification and the accompanying drawings.

〔課題を解決するための手段〕[Means to solve the problem]

本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記の通りである。
A brief overview of typical inventions disclosed in this application is as follows.

すなわち、アクティブマトリックス構成の液晶表示パネ
ルと駆動回路とを備えた液晶表示装置に対して、上記液
晶表示パネルの共通電極を交流的に電a遮断時における
対向の画素電極側と同電位cコする放電経路を設ける。
That is, for a liquid crystal display device equipped with an active matrix liquid crystal display panel and a drive circuit, the common electrode of the liquid crystal display panel is set at the same potential as the opposite pixel electrode side when AC power is cut off. Provide a discharge path.

〔作 用〕[For production]

上記した手段によれば、電a、遮断時において各画素の
信号電圧が速やかに放電されるから、表示品質と信頼性
の向上を図ることかできる。
According to the above-mentioned means, since the signal voltage of each pixel is quickly discharged when electricity is cut off, display quality and reliability can be improved.

〔実施例] 第1図には、この発明に係る液晶表示装置の一実施例の
ブロック図が示されている。同図において、液晶表示パ
ネルLCDは、横方向に延長される複数の走査線G1な
いしG480と、縦方向に延長される複数の信号線DI
ないしDnを持つ。
[Embodiment] FIG. 1 shows a block diagram of an embodiment of a liquid crystal display device according to the present invention. In the figure, the liquid crystal display panel LCD includes a plurality of scanning lines G1 to G480 extending in the horizontal direction and a plurality of signal lines DI extending in the vertical direction.
or have Dn.

上記走査線と信号線の各交差点にはそれぞれTPTトラ
ンジスタと画素電極からなる1つの画素PXが配置され
る。
One pixel PX consisting of a TPT transistor and a pixel electrode is arranged at each intersection of the scanning line and the signal line.

液晶表示パネルLCDは、大まかにいうと、これらの走
査線と信号線及び各交差点に設けられるTFTトランジ
スタや画素電極が1枚の透明ガラス基板上に形成され、
これに対向して透明なガラス基板に同図に点線で示した
ような共通電極を設けてその間に液晶を封入することに
よって形成される。特に制限されないが、共通電極側に
は、カラーフィルタや遮光用ブランクマトリックスパタ
ーン等が形成される。
Roughly speaking, a liquid crystal display panel LCD has scanning lines, signal lines, TFT transistors and pixel electrodes provided at each intersection, formed on a single transparent glass substrate.
It is formed by providing a common electrode as shown by the dotted line in the same figure on a transparent glass substrate facing this, and sealing liquid crystal between them. Although not particularly limited, a color filter, a blank matrix pattern for light shielding, and the like are formed on the common electrode side.

上記走査′に¥G1ないしG480のうち、奇数番目の
走査線電極Gl、、G3・・・・G479は、特に制限
されないが、左側に配置される第1の走査線駆動回路G
DLにより順次に選択状態にされる。残りの偶数番目の
走査線G2.G’4・・・・G480は、右側に配置さ
れる第2の走査線駆動回路GDRにより順次に選択状態
にされる。すなわち、上記2つの走査線駆動回路GDL
とGDRとにより走査線が交互に選択されることにより
、走査線G1からG480まで順次に選択されることに
なる。これらの走査線駆動回路GDL、GDRは、選択
信号S1及びG2によりその動作が制御され、特に制限
されないが、図示しない同期信号によってシフト動作を
行うシフトレジスタ及び駆動回路から構成される。なお
、同図において、液晶表示パネルLCDの左右に、1つ
の走査線駆動回路GDL及びGDRを配置しているが、
独立した2つの走査線駆動回路が在るというように限定
されるものではない。すなわち、上記走査線駆動回路G
DLとGDRは、I・っの半導体集積回路装置により構
成されるものであってもよい。あるいは、液晶表示パネ
ルの走査線電極を複数に分割して、各分割された走査線
電極に対応して上記回路GDL及びGDRを持つ複数の
半導体集積回路装置を用いるものであってもよい。
In the above-mentioned scan', the odd-numbered scanning line electrodes Gl, , G3 .
They are sequentially brought into a selected state by DL. The remaining even-numbered scanning lines G2. G'4...G480 are sequentially brought into a selected state by the second scanning line drive circuit GDR arranged on the right side. That is, the above two scanning line drive circuits GDL
By alternately selecting the scanning lines by GDR and GDR, scanning lines G1 to G480 are sequentially selected. These scanning line drive circuits GDL and GDR have their operations controlled by selection signals S1 and G2, and are composed of a shift register and a drive circuit that perform a shift operation in response to a synchronization signal (not shown), although not particularly limited thereto. Note that in the figure, one scanning line drive circuit GDL and GDR are arranged on the left and right sides of the liquid crystal display panel LCD.
The present invention is not limited to two independent scanning line drive circuits. That is, the scanning line drive circuit G
The DL and GDR may be configured by I/n semiconductor integrated circuit devices. Alternatively, the scanning line electrode of the liquid crystal display panel may be divided into a plurality of parts, and a plurality of semiconductor integrated circuit devices having the above-mentioned circuits GDL and GDR may be used corresponding to each divided scanning line electrode.

上記信号線DIないしDnには、信号線駆動回路DDに
より、画素信号が供給される。この信号線駆動回路DD
は、シリアルに供給される画素データVDをパラレルに
変換して、それを保持するランチ機能を持つシリアル/
パラレル変換回路S/P及びその保持情報に従った白/
黒しヘルに対応した信号レベルにより信号線を駆動する
駆動回路を持つ。上記シリアル/パラレル変換動作によ
って、1水平ライン分の画素データが、シリアルに入力
され、それがパラレルに変換され上記各信号線DIない
しDnに対して出力される。
Pixel signals are supplied to the signal lines DI to Dn by a signal line drive circuit DD. This signal line drive circuit DD
is a serial/parallel converter with a launch function that converts pixel data VD supplied serially into parallel data and holds it.
White/white according to the parallel conversion circuit S/P and its retained information
It has a drive circuit that drives the signal line with a signal level corresponding to the black hell. Through the serial/parallel conversion operation, pixel data for one horizontal line is serially input, converted into parallel data, and output to each of the signal lines DI to Dn.

このような画素信号のパラレル出力に同期して、走査線
が順次に選択されて上記のように各信号線D工ないしD
nを通して入力された画素信号が走査線の選択レヘルに
よりオン状態にされたTPTトランジスタを介して画素
電極に書き込まれて1フイ一ルド間保持される。液晶の
交流駆動のために、次のフィールドでは、極性が逆にさ
れた画素信号が形成されて同じ画素電極に書き込まれる
In synchronization with the parallel output of such pixel signals, the scanning lines are sequentially selected and each signal line D to D is selected as described above.
The pixel signal inputted through the pixel signal is written to the pixel electrode via the TPT transistor turned on according to the selection level of the scanning line, and is held for one field. Due to AC driving of the liquid crystal, in the next field a pixel signal with reversed polarity is formed and written to the same pixel electrode.

タイミング制御回路TGは、同期信号5YNCを受けて
、上記シリアル/パラレル変換のためのシフトクロック
CL及び上記走査線駆動回路GDL、GDRを動作状態
にする選択信号Sl、S2及び図示しないがそのシフト
動作に必要なタイミング信号を発生させる。
The timing control circuit TG receives the synchronization signal 5YNC and outputs the shift clock CL for the serial/parallel conversion, the selection signals Sl and S2 that put the scanning line drive circuits GDL and GDR into operation, and the shift operation (not shown). generate the necessary timing signals.

上記のような正と負の画素信号に対して中点電圧V c
omが共通電極に供給される。共通電極に印加される電
圧v comは、電圧Vccと電圧−Vssとの間に設
けられる分圧抵抗R1,R2により形成され、ポルチー
ジスフォロワ形成にされたバッファアンプBAを介して
出力される。そして、このバッファアンプBAの出力と
回路の接地電位点との間には、消費電力を小さくするた
めに比較的大きな抵抗値にされた抵抗R3が設けられる
。この抵抗R3は、電a遮断時に上記共通電極側を回路
の接地電位に接続して各画素の保持電圧を速やかに放電
させるように作用する。
For positive and negative pixel signals as above, the midpoint voltage V c
om is supplied to the common electrode. The voltage v com applied to the common electrode is formed by voltage dividing resistors R1 and R2 provided between the voltage Vcc and the voltage -Vss, and is outputted via the buffer amplifier BA configured as a portage follower. A resistor R3 having a relatively large resistance value is provided between the output of the buffer amplifier BA and the ground potential point of the circuit to reduce power consumption. This resistor R3 acts to connect the common electrode side to the ground potential of the circuit when electricity is cut off, and to quickly discharge the held voltage of each pixel.

第2図には、1つの画素に着目した場合の等価回路図が
示されている。
FIG. 2 shows an equivalent circuit diagram focusing on one pixel.

液晶表示パネルLCDは、上°記両電極間のパネルイン
ピーダンスは高くされ、上記バッファアンプBAも電源
遮断時には大きな出力インピーダンスを持つようにされ
る。それ故、放電経路を構成する抵抗R3を設けないと
、画素PXに保持された信号電圧が比較的長い時間残る
こととなる。この実施例では、上記のような抵抗R3の
挿入によって、共通電極側は回路の接地電位点に接続さ
れる。これに対して、画素電極側はTFT l−ランジ
スタを通して信号線りに接続されており、このTPTト
ランジスタはオフ状態でも放電経絡を構成するのに十分
な抵抗値を持ち、信号vA電極は信号駆動回路DD等を
通して実質的に回路の接地電位点が与えられている。こ
れにより、同図に矢印で示したような放電経路が構成さ
れて画素PXに保持された信号電圧は速やかに放電され
る。この放電時間は、せいぜい1秒程度になるように上
記抵抗R3の抵抗値を選ぶようにすることが望ましい。
The liquid crystal display panel LCD has a high panel impedance between the two electrodes, and the buffer amplifier BA also has a large output impedance when the power is cut off. Therefore, if the resistor R3 that forms the discharge path is not provided, the signal voltage held in the pixel PX will remain for a relatively long time. In this embodiment, by inserting the resistor R3 as described above, the common electrode side is connected to the ground potential point of the circuit. On the other hand, the pixel electrode side is connected to the signal line through the TFT l-transistor, and this TPT transistor has a resistance value sufficient to form a discharge meridian even in the off state, and the signal vA electrode is connected to the signal line through the TFT transistor. A ground potential point of the circuit is substantially provided through the circuit DD and the like. As a result, a discharge path as shown by the arrow in the figure is formed, and the signal voltage held in the pixel PX is quickly discharged. It is desirable to select the resistance value of the resistor R3 so that the discharge time is about 1 second at most.

第3図には、画素信号の保持特性の改善のために付加容
ICDが設けられた場合の一実施例の等価回路図が示さ
れている。
FIG. 3 shows an equivalent circuit diagram of an embodiment in which an additional capacitor ICD is provided to improve the retention characteristics of pixel signals.

画素電極のみでは、容量値が小さく画素信号の保持が十
分に行われない等のために画素PXに対して並列形態に
付加容量CDが設けられる。この場合、小さなサイズに
より大きな容量値を得るために付加容量は、画素電極が
設けられるガラス基板上に形成される。したがって、こ
の付加容量CDの共通電極側にも前記同様なハソファア
ンプBA゛設けられるものとなる。このことに対応して
、付加容量CDの共通電極側にも放電用抵抗R4が設け
られる。
Since the pixel electrode alone has a small capacitance value and cannot sufficiently hold the pixel signal, an additional capacitor CD is provided in parallel to the pixel PX. In this case, in order to obtain a large capacitance value due to a small size, the additional capacitance is formed on the glass substrate on which the pixel electrode is provided. Therefore, a similar half-circuit amplifier BA' is also provided on the common electrode side of the additional capacitance CD. Corresponding to this, a discharge resistor R4 is also provided on the common electrode side of the additional capacitor CD.

第4図には、画素信号の保持特性の改善のために付加容
量CDが設けられた場合の他の一実施例の等価回路図が
示されている。
FIG. 4 shows an equivalent circuit diagram of another embodiment in which an additional capacitor CD is provided to improve the retention characteristics of pixel signals.

この実施例では、付加容量CDを1つ前の走査線に接続
することより、共通電極用の配線を省略するものである
。この場合には、走査線を駆動する各駆動回路ODAに
対して放電用の抵抗R4を設けるものである。ただし、
走査線G480のように最も下に位置するものには上記
付加容量が接続されないから、放電用抵抗R4を省略す
るものであってもよい。
In this embodiment, the wiring for the common electrode is omitted by connecting the additional capacitor CD to the previous scanning line. In this case, a discharge resistor R4 is provided for each drive circuit ODA that drives the scanning line. however,
Since the additional capacitance is not connected to the scanning line G480 located at the lowest position, the discharging resistor R4 may be omitted.

第5図には、放電経路の他の一実施例の回路図が示され
ている。
FIG. 5 shows a circuit diagram of another embodiment of the discharge path.

前記実施例のように固定抵抗R3,R4等を放電経路と
して用いる場合には、表示動作中においてはこの抵抗R
3,R4等を通して常時直流電流が流れて消費電流を増
加させる。すなわち、放電時間を短くしようとすると、
その分消費電力も増大させてしまう。
When fixed resistors R3, R4, etc. are used as the discharge path as in the above embodiment, this resistor R is
A DC current constantly flows through 3, R4, etc., increasing current consumption. In other words, if you try to shorten the discharge time,
Power consumption also increases accordingly.

そこで、この実施例では可変抵抗回路を用いて放電経路
を構成するものである。
Therefore, in this embodiment, a variable resistance circuit is used to construct the discharge path.

共通電極の電位V comが負の電位にされるとき、回
路の接地電位GNDと負の電圧−Vssとの間に抵抗R
IO,R11を設けて、電圧−Vssが印加されている
状態ではPNPトランジスタQ1をオン状態にする。こ
のPNP )ランジスタQlのコレクタ出力をPNP 
l−ランシスタQ2のベースに供給し、トランジスタQ
1がオン状態のときには回路の接地電位のようなハイレ
ヘルのトランジスタQ2のベースに供給してこのトラン
ジスタQ2をオフ状態にする。そして、このトランジス
タQ2のエミッタ、コレクタ間に抵抗R14を設け、上
記トランジスタQ1とQ2のコレクタと端子Pとの間に
は負荷抵抗R12,R13をそれぞれ設ける。上記抵抗
RIO,R11及びR12とR14は、消費電流を小さ
くするために大きな抵抗値に設定する。そして、抵抗R
13は、電源遮断時の保持電圧を速やかに放電させるよ
う比較的小さな抵抗値に設定する。そして、端子Pを上
記第1図又は第2図に示した実施例では、液晶パネルの
共通電極又はバッファアンプBAの出力端子に、第3図
示した実施例では、液晶パネルの共通電極又はバッファ
アンプBAの出力端子及びバッファアンプBA”の出力
端子に、第4図示した実施例では、液晶パネルの共通電
極又はバッファアンプBAの出力端子及び走査線又は駆
動回路の出力端子にそれぞれ接続する。
When the potential V com of the common electrode is set to a negative potential, a resistor R is connected between the circuit ground potential GND and the negative voltage -Vss.
IO and R11 are provided to turn on the PNP transistor Q1 when the voltage -Vss is applied. This PNP ) transistor Ql collector output is PNP
l-supply to the base of the transistor Q2, and the transistor Q
1 is in the on state, it is supplied to the base of the transistor Q2 at a high level, such as the ground potential of the circuit, to turn off the transistor Q2. A resistor R14 is provided between the emitter and collector of the transistor Q2, and load resistors R12 and R13 are provided between the collectors of the transistors Q1 and Q2 and the terminal P, respectively. The resistors RIO, R11, R12, and R14 are set to large resistance values in order to reduce current consumption. And resistance R
13 is set to a relatively small resistance value so that the holding voltage is quickly discharged when the power is cut off. In the embodiment shown in FIG. 1 or 2, the terminal P is connected to the common electrode of the liquid crystal panel or the output terminal of the buffer amplifier BA, and in the embodiment shown in FIG. In the embodiment shown in FIG. 4, the output terminal of BA and the output terminal of buffer amplifier BA'' are respectively connected to the common electrode of the liquid crystal panel or the output terminal of buffer amplifier BA and the output terminal of the scanning line or drive circuit.

この実施例回路では、表示動作中は電源電圧−Vssが
供給されているため、上記のようにトランジスタQ1が
オン状態に、トランジスタQ2がオフ状態になっている
。これにより、回路の接地電位と電源電圧−VSSとの
間には、上記大きな抵抗RIO,R11による小さな電
流した流れない。
In this embodiment circuit, since the power supply voltage -Vss is supplied during display operation, the transistor Q1 is in the on state and the transistor Q2 is in the off state as described above. As a result, the small current caused by the large resistors RIO and R11 does not flow between the ground potential of the circuit and the power supply voltage -VSS.

また、端子Pと回路の接地電位点との間には、直列抵抗
R13とR14が挿入されるため、微小電流した流さな
い。これにより、表示動作中の低消費電力化が可能にな
る。そして、電源が遮断されると、トランジスタQ1が
オフ状態になり、トランジスタQ2は端子Pの保持電圧
によりオン状態になる。これより、端子Pはトランジス
タQ2と抵抗13を通して速やかに回路の接地電位に放
電される。
Further, since series resistors R13 and R14 are inserted between the terminal P and the ground potential point of the circuit, a minute current does not flow. This makes it possible to reduce power consumption during display operation. Then, when the power is cut off, the transistor Q1 is turned off, and the transistor Q2 is turned on due to the voltage held at the terminal P. As a result, the terminal P is quickly discharged to the ground potential of the circuit through the transistor Q2 and the resistor 13.

以上の各放電経路のうち、抵抗素子を用いるものは、液
晶表示パネル又は駆動用の半導体集積回路装置に内蔵さ
れるもの他、上記駆動用の半導体集積回路装置が実装さ
れる実装基板に設けるようにしてもよい。また、上記の
ようにトランジスタの抵抗素子からなる可変抵抗回路は
、上記駆動用半導体集積回路装置に内蔵されるか、又は
上記実装基板に設けられるようにすればよい。
Among the above-mentioned discharge paths, those using resistive elements include those built into the liquid crystal display panel or the driving semiconductor integrated circuit device, as well as those provided on the mounting board on which the driving semiconductor integrated circuit device is mounted. You can also do this. Further, as described above, the variable resistance circuit made of a transistor resistance element may be built into the driving semiconductor integrated circuit device or provided on the mounting board.

上記の実施例から得られる作用効果は、下記の通りであ
る。すなわち、 (1)  アクティブマトリックス構成の液晶表示パネ
ルと駆動回路とを備えた液晶表示装置に対して、上記液
晶表示パネルの共通電極を交流的に電源遮断時における
対向の画素電極側と同電位にする放電経路を設けること
により、電源遮断時において各画素の信号電圧が速やか
に放電され、液晶において直流電圧が印加されな(なる
から、表示性能の向上と配向劣化がなく信頼性の向上を
図ることができるという効果が得られる。
The effects obtained from the above examples are as follows. That is, (1) for a liquid crystal display device having an active matrix liquid crystal display panel and a drive circuit, the common electrode of the liquid crystal display panel is brought to the same potential as the opposite pixel electrode side when the power is cut off using an alternating current; By providing a discharge path, the signal voltage of each pixel is quickly discharged when the power is cut off, and no DC voltage is applied to the liquid crystal (this improves display performance and reliability without alignment deterioration). You can get the effect that you can.

(2)放電経路を構成する抵抗素子を表示バ矛ル又は駆
動用半導体集積回路装置に内蔵させることより、組み立
て工数や実装スペースを大きくすることな(、表示品質
と信頼性の向上を図ることができるという効果が得られ
る。
(2) By incorporating the resistor elements that make up the discharge path into the display panel or drive semiconductor integrated circuit device, it is possible to improve display quality and reliability without increasing assembly man-hours or mounting space. This has the effect of being able to.

(3)放電経路として電源遮断検出トランジスタを設け
て放電経路の抵抗値を表示中は高抵抗とし、電源遮断時
に低抵抗とすることにより消費電流の増加を抑えつつ、
表示品質と信頼性の向上を図ることができるという効果
が得られる。
(3) A power cutoff detection transistor is provided as a discharge path, and the resistance value of the discharge path is set to high resistance while being displayed and low resistance when the power is cut off, thereby suppressing an increase in current consumption.
The effect is that display quality and reliability can be improved.

以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、この発明は前記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更が
可能であることはいうまでもない。例えば、表示用の負
電圧−Vssをデイプレッション型MO3FETのゲー
トに供給して、表示動作中は上記負電圧−Vssにより
デイプレッション型MO3FETをオフ状態にし、電源
遮断により上記負電圧−Vssが回路の接地電位になる
ことを利用してデイプレッション型MO5FETをオン
状態にして上記のような放電経路として用いるものであ
ってもよい。この場合は、簡単な構成により消費電流を
増加させることなく、画素セルの保持電圧を速やかに放
電させることができる。
Although the invention made by the present inventor has been specifically explained based on Examples above, this invention is not limited to the above-mentioned Examples, and it should be noted that various changes can be made without departing from the gist of the invention. Not even. For example, a negative voltage -Vss for display is supplied to the gate of a depletion type MO3FET, the depletion type MO3FET is turned off by the negative voltage -Vss during display operation, and the negative voltage -Vss is turned off when the power is cut off. The depletion type MO5FET may be turned on by utilizing the ground potential of , and used as the discharge path as described above. In this case, the holding voltage of the pixel cell can be quickly discharged without increasing current consumption due to the simple configuration.

このように、放電経路を構成する回路は種々の実施形態
を採ることができるものである。
In this way, the circuit constituting the discharge path can take various embodiments.

また、液晶表示装置の信号線には、テレビジョン用のア
ナログ信号又はディジタル変換されたテレビジョン用信
号に対応した階調用の多値信号が供給されるようにする
ものであってもよい。すなわち、駆動用回路はアクティ
ブマトリックス構成の液晶表示パネルを駆動するもので
あれば何であってもよい。
Further, the signal line of the liquid crystal display device may be supplied with a gradation multi-value signal corresponding to an analog television signal or a digitally converted television signal. That is, the driving circuit may be any circuit as long as it drives an active matrix liquid crystal display panel.

この発明は、液晶表示装置に広く利用できるものである
This invention can be widely used in liquid crystal display devices.

〔発明の効果〕〔Effect of the invention〕

本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記の通りである
。すなわち、アクティブマトリックス構成の液晶表示パ
ネルと駆動回路とを備えた液晶表示装置に対して、上記
液晶表示パネルの共通電極を交流的に電#遮断時におけ
る対向の画素電極側と同電位にする放電経路を設けるこ
とにより、電源遮断時において各画素の信号電圧が速や
かに放電され、液晶において直流電圧が印加されなくな
るから、表示性能の向上と配向劣化がなく信転性の向上
を図ることができる。
A brief explanation of the effects obtained by typical inventions disclosed in this application is as follows. That is, for a liquid crystal display device equipped with an active matrix liquid crystal display panel and a drive circuit, a discharge is performed to bring the common electrode of the liquid crystal display panel to the same potential as the opposite pixel electrode side when the voltage is cut off using an alternating current. By providing a path, the signal voltage of each pixel is quickly discharged when the power is cut off, and no DC voltage is applied to the liquid crystal, so it is possible to improve display performance and improve reliability without alignment deterioration. .

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は、この発明に係る液晶表示装置の一実施例を示
す要部ブロック図、 第2図は、上記液晶表示装置における1つの画素セルに
着目した一実施例の等価回路図、第3図は、上記液晶表
示装置における1つの画素セルに着目した他の一実施例
を示す要部ブロック図、 第4図は、上記液晶表示装置における他の一実施例を示
す等価回路図、 第5図は、上記液晶表示装置に設けられる放電経路の他
の一実施例を示す回路図である。 L CD・・液晶表示パネル、PX・・画素、GDL7
.GDR・・走査線駆動回路、DD (S/P)・・信
号線駆動回路、TG・・タイミング制御回路、G1−0
480・・走査線、D1〜Dn・・信号線、R1−R1
3・・抵抗、T・・TPTトランジスタ、BA、BA’
  ・・ハソファアンプ、GDA・・駆動回路、CD・
・付加容量、Ql、Q2・・トランジスタ。
FIG. 1 is a block diagram of essential parts showing an embodiment of a liquid crystal display device according to the present invention, FIG. 2 is an equivalent circuit diagram of an embodiment focusing on one pixel cell in the liquid crystal display device, and FIG. 4 is an equivalent circuit diagram showing another embodiment of the liquid crystal display device; FIG. 5 is an equivalent circuit diagram showing another embodiment of the liquid crystal display device focusing on one pixel cell; The figure is a circuit diagram showing another embodiment of the discharge path provided in the liquid crystal display device. L CD...Liquid crystal display panel, PX...pixel, GDL7
.. GDR...Scanning line drive circuit, DD (S/P)...Signal line drive circuit, TG...Timing control circuit, G1-0
480...Scanning line, D1-Dn...Signal line, R1-R1
3...Resistor, T...TPT transistor, BA, BA'
・・Hasofa amplifier, GDA・・Drive circuit, CD・
・Additional capacitance, Ql, Q2...transistor.

Claims (1)

【特許請求の範囲】 1、アクティブマトリックス構成の液晶表示パネルと、
駆動回路と、上記液晶表示パネルの共通電極を交流的に
電源遮断時における対向の画素電極と同電位にする放電
経路とを備えてなることを特徴とする液晶表示装置。 2、上記画素電極には、付加容量が設けられ、上記液晶
表示パネルの共通電極側に対応した付加容量の共通電極
側にも上記同様な放電経路が設けられるものであること
を特徴とする特許請求の範囲第1項記載の液晶表示装置
。 3、上記付加容量の共通電極側に対応した電極は隣接す
る走査線に接続されるものであり、これに対応して走査
線側にも上記同様な放電経路が設けられるものであるこ
とを特徴とする特許請求の範囲第2項記載の液晶表示装
置。 4、上記放電経路は、液晶表示パネル又は駆動回路に内
蔵されるものであることを特徴とする特許請求の範囲第
1、第2又は第3項記載の液晶表示装置。
[Claims] 1. A liquid crystal display panel with an active matrix configuration;
1. A liquid crystal display device comprising: a drive circuit; and a discharge path that brings the common electrode of the liquid crystal display panel to the same potential as the opposing pixel electrode when power is cut off using an alternating current. 2. A patent characterized in that the pixel electrode is provided with an additional capacitor, and a discharge path similar to the above is also provided on the common electrode side of the additional capacitor corresponding to the common electrode side of the liquid crystal display panel. A liquid crystal display device according to claim 1. 3. The electrode corresponding to the common electrode side of the additional capacitor is connected to an adjacent scanning line, and correspondingly, a discharge path similar to the above is provided on the scanning line side as well. A liquid crystal display device according to claim 2. 4. The liquid crystal display device according to claim 1, 2, or 3, wherein the discharge path is built in a liquid crystal display panel or a drive circuit.
JP32635090A 1990-11-28 1990-11-28 Liquid crystal display Expired - Lifetime JP3004710B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP32635090A JP3004710B2 (en) 1990-11-28 1990-11-28 Liquid crystal display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP32635090A JP3004710B2 (en) 1990-11-28 1990-11-28 Liquid crystal display

Publications (2)

Publication Number Publication Date
JPH04195025A true JPH04195025A (en) 1992-07-15
JP3004710B2 JP3004710B2 (en) 2000-01-31

Family

ID=18186810

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32635090A Expired - Lifetime JP3004710B2 (en) 1990-11-28 1990-11-28 Liquid crystal display

Country Status (1)

Country Link
JP (1) JP3004710B2 (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07152048A (en) * 1993-11-30 1995-06-16 Sanyo Electric Co Ltd Liquid crystal display device
WO2003102910A1 (en) * 2002-05-31 2003-12-11 Sony Corporation Liquid crystal display device, control method thereof, and mobile terminal
JP2005284057A (en) * 2004-03-30 2005-10-13 Seiko Epson Corp Electro-optical device and electronic equipment
JP2006078806A (en) * 2004-09-09 2006-03-23 Sharp Corp Display device
CN113990270A (en) * 2021-11-08 2022-01-28 深圳市华星光电半导体显示技术有限公司 Display device

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07152048A (en) * 1993-11-30 1995-06-16 Sanyo Electric Co Ltd Liquid crystal display device
WO2003102910A1 (en) * 2002-05-31 2003-12-11 Sony Corporation Liquid crystal display device, control method thereof, and mobile terminal
JP2004004244A (en) * 2002-05-31 2004-01-08 Sony Corp Liquid crystal display, controlling method therefor, and portable terminal
US7209132B2 (en) 2002-05-31 2007-04-24 Sony Corporation Liquid crystal display device, method of controlling the same, and mobile terminal
US7796126B2 (en) 2002-05-31 2010-09-14 Sony Corporation Liquid crystal display device, method of controlling the same, and mobile terminal
US7864170B2 (en) 2002-05-31 2011-01-04 Sony Corporation Liquid crystal display device, method of controlling the same, and mobile terminal
KR101074567B1 (en) * 2002-05-31 2011-10-17 소니 주식회사 Liquid crystal display device, control method thereof, and mobile terminal
JP2005284057A (en) * 2004-03-30 2005-10-13 Seiko Epson Corp Electro-optical device and electronic equipment
JP4639623B2 (en) * 2004-03-30 2011-02-23 セイコーエプソン株式会社 Electro-optical device and electronic apparatus
JP2006078806A (en) * 2004-09-09 2006-03-23 Sharp Corp Display device
JP4557649B2 (en) * 2004-09-09 2010-10-06 シャープ株式会社 Display device
CN113990270A (en) * 2021-11-08 2022-01-28 深圳市华星光电半导体显示技术有限公司 Display device

Also Published As

Publication number Publication date
JP3004710B2 (en) 2000-01-31

Similar Documents

Publication Publication Date Title
US10109368B2 (en) Pulse output circuit, shift register and display device
US7746308B2 (en) Liquid crystal display and portable terminal having the same
US7508479B2 (en) Liquid crystal display
KR101012604B1 (en) Liquid crystal display device and method of driving a liquid crystal display device
US7532701B2 (en) Shift register and driving method thereof
US6166725A (en) Liquid crystal display device wherein voltages having opposite polarities are applied to adjacent video signal lines of a liquid crystal display panel
US8159438B2 (en) Liquid crystal display device, drive method thereof, and mobile terminal
US20060221033A1 (en) Display device
US20120120044A1 (en) Liquid crystal display device and method for driving the same
EP1884917A2 (en) Gate-on voltage generation circuit, gate-off voltage generation circuit, and liquid crystal display device having the same
JPH07199866A (en) Liquid crystal display device
US6919874B1 (en) Shift register using M.I.S. transistors and supplementary column
US20080018578A1 (en) Display devices and driving method thereof
TWI381352B (en) Display apparatus and method of driving the same
US20070211005A1 (en) Gamma voltage generator
US8259054B2 (en) Liquid crystal display device and method of controlling the same for removing excitation voltage
JPH04195025A (en) Liquid crystal display device
US7898516B2 (en) Liquid crystal display device and mobile terminal
JPH07281639A (en) Gradation driving method of active matrix type liquid crystal display and active matrix type liquid crystal display
JPH07281640A (en) Gradation driving method of active matrix type liquid crystal display and active matrix type liquid crystal display
KR100421486B1 (en) Gate high voltage generation apparatus
JP3261271B2 (en) Drive circuit for matrix type liquid crystal display panel
JPH11194320A (en) Display device
JPH10268260A (en) Active matrix type display device
JPH0545623A (en) Temperature compensating circuit for liquid crystal monitor

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071119

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081119

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091119

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101119

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111119

Year of fee payment: 12

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111119

Year of fee payment: 12