JPH04192988A - Matrix circuit - Google Patents
Matrix circuitInfo
- Publication number
- JPH04192988A JPH04192988A JP2326285A JP32628590A JPH04192988A JP H04192988 A JPH04192988 A JP H04192988A JP 2326285 A JP2326285 A JP 2326285A JP 32628590 A JP32628590 A JP 32628590A JP H04192988 A JPH04192988 A JP H04192988A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- output
- circuits
- multiplication
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000011159 matrix material Substances 0.000 title claims abstract description 29
- 238000005265 energy consumption Methods 0.000 abstract 2
- 238000010586 diagram Methods 0.000 description 4
- 238000003384 imaging method Methods 0.000 description 2
- 238000003672 processing method Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Landscapes
- Processing Of Color Television Signals (AREA)
Abstract
Description
【発明の詳細な説明】
[産業上の利用分野]
この発明は、マトリクス回路に関し、より特定的にはデ
ィジタル3原色信号から第1および第2の色差信号を得
るためのマトリクス回路に関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a matrix circuit, and more particularly to a matrix circuit for obtaining first and second color difference signals from digital three primary color signals.
[従来の技術]
いわゆる単板式のカラービデオカメラにおいては、撮像
素子から得られる撮像信号から3原色信号すなわち赤色
信号(以下、R信号と称す)、緑色信号(以下、G信号
と称す)、青色信号(以下、B信号と称す)を分離し、
この3原色信号をマトリクス回路によって処理して、第
1の色差信号R−Yおよび第2の色差信号B−Yを得る
ようにしている。なお、輝度信号Yは色信号に比べて広
帯域のため、撮像信号から別途分離抽出するようにして
いる。[Prior Art] In a so-called single-chip color video camera, three primary color signals, namely a red signal (hereinafter referred to as an R signal), a green signal (hereinafter referred to as a G signal), and a blue signal are generated from an image signal obtained from an image sensor. Separate the signal (hereinafter referred to as B signal),
These three primary color signals are processed by a matrix circuit to obtain a first color difference signal RY and a second color difference signal B-Y. Note that since the luminance signal Y has a wider band than the color signal, it is separately extracted from the imaging signal.
ところで、従来のカラービデオカメラは、−船釣に、画
像信号をアナログ的に処理するように構成されている。By the way, conventional color video cameras are configured to process image signals in an analog manner, such as when fishing on a boat.
このようなカラービデオカメラにおける従来のマトリク
ス回路の構成を第2図に示す。FIG. 2 shows the configuration of a conventional matrix circuit in such a color video camera.
第2図において、マトリクス回路には、撮像信号から分
離されたアナログの3原色信号、すなわちR信号、G信
号、B信号が入力される。これらR,G、 B信号は
、抵抗R1,R2,R3で構成される抵抗マトリクスに
より混合され、狭帯域の輝度信号Yとなる。輝度信号Y
は、
Y=0.3 xR十0.59XG+〇、11xB・・・
・・・(1)と表される。R,G、 Bの各項の係数
を実現するように、抵抗R1,R2,R3の各抵抗値が
決定される。輝度信号Yは緩衝増幅器21で増幅された
後、第1の減算回路22でR信号から減算されて信号E
ryとなる。また、輝度信号Yは第2の減算回路23で
B信号から減算されて信号Ebyとなる。In FIG. 2, three analog primary color signals separated from the imaging signal, that is, an R signal, a G signal, and a B signal, are input to the matrix circuit. These R, G, and B signals are mixed by a resistor matrix composed of resistors R1, R2, and R3 to form a narrowband luminance signal Y. Luminance signal Y
is, Y=0.3 xR10.59XG+〇, 11xB...
...It is expressed as (1). The resistance values of the resistors R1, R2, and R3 are determined so as to realize the coefficients of the R, G, and B terms. After the luminance signal Y is amplified by a buffer amplifier 21, it is subtracted from the R signal by a first subtraction circuit 22 to produce a signal E.
It becomes ry. Further, the luminance signal Y is subtracted from the B signal by a second subtraction circuit 23 to become a signal Eby.
Ery=R−Y ・・・・・・(2
)Eby=B−y ・・・・・・(
3)第1および第2の利得調整回路24および25゜第
1および第2の加算回路26および27は、色相を補正
する回路である。これらの回路では、Ery−=Ery
+αEby −(4)Bby−=Eby+βE
r y −−(5)なる演算が行なわれる。カラ
ービデオカメラの色再現性は、色分解用の色フィルタの
特性により決まるが、理想的な色フイルタ特性を得るこ
とは困難であるので、実際にはR,G、 B信号は、
理論的な理想特性とは異なっている。このため、色相補
正回路により電気的に補正をし、理想特性に近似させる
ようにする。第1の利得調整回路24の利得はαであり
、その出力はαEbyとなる。第2の利得調整回路25
の利得はβであり、その出力はβEryとなる。第1の
加算回路26の出力に(2)式のEry−が、第2の加
算回路27の出力に(3)式のEby−が得られる。Ery=RY・・・・・・(2
) Eby=B-y ・・・・・・(
3) First and second gain adjustment circuits 24 and 25° The first and second addition circuits 26 and 27 are circuits that correct hue. In these circuits, Ery−=Ery
+αEby −(4)Bby−=Eby+βE
The calculation ry -- (5) is performed. The color reproducibility of a color video camera is determined by the characteristics of the color filter for color separation, but since it is difficult to obtain ideal color filter characteristics, in reality the R, G, and B signals are
This is different from the theoretical ideal characteristics. Therefore, electrical correction is performed using a hue correction circuit to approximate ideal characteristics. The gain of the first gain adjustment circuit 24 is α, and its output is αEby. Second gain adjustment circuit 25
The gain of is β, and its output is βEry. Ery- of equation (2) is obtained as the output of the first addition circuit 26, and Eby- of equation (3) is obtained as the output of the second addition circuit 27.
信号Ery−,Eby−は、それぞれ、第3の利得調整
回路28.第4の利得調整回路29により、利得を調整
されて、信号Eryo (第1の色差信号R−Y)、信
号Ebyo (第2の色差信号B−Y)となる。
戸−Eryo=GrEry” ・
旧・・(6)Ebyo=GbEby ” −
(7)なお、上記(6)式および(7)式において、G
rは利得調整回路28の利得であり、Gbは利得調整回
路29の利得である。The signals Ery- and Eby- are respectively supplied to the third gain adjustment circuit 28. The gain is adjusted by the fourth gain adjustment circuit 29, resulting in a signal Eryo (first color difference signal RY) and a signal Ebyo (second color difference signal B-Y).
Door-Eryo=GrEry”・
Old... (6) Ebyo=GbEby ” −
(7) In addition, in the above equations (6) and (7), G
r is the gain of the gain adjustment circuit 28, and Gb is the gain of the gain adjustment circuit 29.
第2図に示すようなアナログのR,G、 B信号の処
理方式を、ディジタルのR,G、 B信号の処理につ
いて適用する場合、通常考えられ得るマトリクス回路の
構成は、第3図に示すようになる。When applying the analog R, G, and B signal processing method shown in Figure 2 to digital R, G, and B signal processing, the configuration of the matrix circuit that can normally be considered is shown in Figure 3. It becomes like this.
以下、第3図に示すマトリクス回路について説明する。The matrix circuit shown in FIG. 3 will be explained below.
ディジタルのR,G、B信号については、第2図に示す
ように、抵抗R1,R2,R3の抵抗マトリクスにより
輝度信号Yを作成することはできない。そのため、第3
図のマトリクス回路では、輝度信号Yを作成するために
、第1の乗算回路31と、第2の乗算回路32と、第1
の加算回路33と、第3の乗算回路34と、第2の加算
回路35とが設けられている。第1の乗算回路31でR
信号に0.3を乗算し、0.3XRを得る。第2の乗算
回路32でG信号に0.59を乗算し、0゜59×Gを
得る。第1の加算回路33で第1の乗算回路31の出力
と第2の乗算回路32の出力を加算し、0.33R十0
.59Gを得る。第3の乗算回路34でR信号に0.1
1を乗算し、0゜11×Bを得る。第2の加算回路35
で第1の加算回路33の出力と第3の乗算回路34の出
力とを加算し、(1)式で示されるような輝度信号Yを
得る。第1の減算回路36でR信号から輝度信号Yを減
算し信号Eryを得る。第2の減算回路37でB信号か
ら輝度信号Yを減算し信号Ebyを得る。Regarding digital R, G, and B signals, as shown in FIG. 2, it is not possible to create a luminance signal Y using a resistance matrix of resistors R1, R2, and R3. Therefore, the third
In the matrix circuit shown in the figure, in order to create the luminance signal Y, a first multiplication circuit 31, a second multiplication circuit 32, a first
An addition circuit 33, a third multiplication circuit 34, and a second addition circuit 35 are provided. R in the first multiplier circuit 31
Multiply the signal by 0.3 to get 0.3XR. The second multiplication circuit 32 multiplies the G signal by 0.59 to obtain 0°59×G. The first adder circuit 33 adds the output of the first multiplier circuit 31 and the output of the second multiplier circuit 32, and the result is 0.33R
.. Obtain 59G. The third multiplier circuit 34 adds 0.1 to the R signal.
Multiply by 1 to obtain 0°11×B. Second addition circuit 35
Then, the output of the first addition circuit 33 and the output of the third multiplication circuit 34 are added to obtain a luminance signal Y as shown in equation (1). A first subtraction circuit 36 subtracts the luminance signal Y from the R signal to obtain a signal Ery. A second subtraction circuit 37 subtracts the luminance signal Y from the B signal to obtain a signal Eby.
第4の乗算回路38.第5の乗算回路39.第3の加算
回路40.第4の加算回路41により色相補正回路が形
成される。この色相補正回路は、前述の(4)、 (
5)式を実現する回路である。Fourth multiplication circuit 38. Fifth multiplication circuit 39. Third adder circuit 40. The fourth addition circuit 41 forms a hue correction circuit. This hue correction circuit has the above-mentioned (4), (
5) This is a circuit that realizes formula.
第4の乗算回路38で信号Ebyに係数αを乗算し、α
Ebyを得る。第5の乗算回路39で信号Eryに係数
βを乗算し、βEryを得る。第3の加算回路40で第
1の減算回路36の出力と第4の乗算回路38の出力と
を加算し、(2)式の信号Ery=を得る。第4の加算
回路41で第2の減算回路37と第5の乗算回路39の
出力とを加算し、(3)式のEby +を得る。信号E
ry′とEby−は、それぞれ、第6の乗算回路42と
第7の乗算回路43で、係数Gr、Gbを乗算され、利
得を調整されて、信号Eryo (第1の色差信号R−
Y)、信号Ebyo (第2の色差信号B−Y)となる
。The fourth multiplication circuit 38 multiplies the signal Eby by a coefficient α, and α
Get Eby. A fifth multiplication circuit 39 multiplies the signal Ery by a coefficient β to obtain βEry. The third adding circuit 40 adds the output of the first subtracting circuit 36 and the output of the fourth multiplying circuit 38 to obtain the signal Ery= of equation (2). The fourth addition circuit 41 adds the outputs of the second subtraction circuit 37 and the fifth multiplication circuit 39 to obtain Eby + in equation (3). Signal E
ry' and Eby- are multiplied by coefficients Gr and Gb in a sixth multiplication circuit 42 and a seventh multiplication circuit 43, respectively, and the gains are adjusted to produce a signal Eryo (first color difference signal R-
Y), and the signal Ebyo (second color difference signal B-Y).
[発明が解決しようとする課題]
第3図に示すマトリクス回路は、乗算回路が7回路、加
算回路が4回路、減算回路が2回路必要であり、全体の
回路規模が大きい。ディジタル信号処理においては、乗
算回路の規模が特に大きい。[Problems to be Solved by the Invention] The matrix circuit shown in FIG. 3 requires seven multiplication circuits, four addition circuits, and two subtraction circuits, and the overall circuit scale is large. In digital signal processing, the scale of multiplication circuits is particularly large.
そのため、乗算回路の数が多いことは、マトリックス回
路の小型化、低消費電力化の大きな妨げになる。Therefore, the large number of multiplication circuits is a major impediment to miniaturization and reduction in power consumption of the matrix circuit.
それゆえに、この発明の目的は、乗算回路、加算回路、
減算回路の数を減らして全体の回路規模を小さくし、小
型で低消費電力のマトリクス回路を提供することである
。Therefore, an object of the present invention is to provide a multiplication circuit, an addition circuit,
The purpose of the present invention is to reduce the number of subtraction circuits to reduce the overall circuit scale and provide a compact matrix circuit with low power consumption.
[課題を解決するための手段]
この発明に係るマトリクス回路は、第1および第2の減
算回路、第1〜第4の乗算回路と、第1および第2の加
算回路とを備えている。第1の減算回路は、赤色信号か
ら緑色信号を減算する。第2の減算回路は、青色信号か
ら緑色信号を減算する。第1の乗算回路は、第2の減算
回路の出力に第1の係数を乗算する。第2の乗算回路は
、第1の減算回路の出力に第2の係数を乗算する。第1
の加算回路は、第1の減算回路の出力と第1の乗算回路
の出力とを加算する。第2の加算回路は、第2の減算回
路の出力と第2の乗算回路の出力とを加算する。第3の
乗算回路は、第1の加算回路の出力に第3の係数を乗算
する。第4の乗算回路は、第2の加算回路の出力に第4
の係数を乗算する。[Means for Solving the Problems] A matrix circuit according to the present invention includes first and second subtraction circuits, first to fourth multiplication circuits, and first and second addition circuits. The first subtraction circuit subtracts the green signal from the red signal. A second subtraction circuit subtracts the green signal from the blue signal. The first multiplication circuit multiplies the output of the second subtraction circuit by a first coefficient. The second multiplication circuit multiplies the output of the first subtraction circuit by a second coefficient. 1st
The addition circuit adds the output of the first subtraction circuit and the output of the first multiplication circuit. The second addition circuit adds the output of the second subtraction circuit and the output of the second multiplication circuit. The third multiplication circuit multiplies the output of the first addition circuit by a third coefficient. The fourth multiplier circuit applies a fourth multiplier to the output of the second adder circuit.
Multiply by the coefficient of
[作用コ
この発明においては、4つの乗算回路と、2つの加算回
路と、2つの減算回路とにより、ディジタルの3原色信
号から第1および第2の色差信号が得られる。[Operations] In this invention, first and second color difference signals are obtained from digital three primary color signals by four multiplication circuits, two addition circuits, and two subtraction circuits.
[実施例]
第1図は、この発明の一実施例の構成を示すブロック図
である。図において、第1の減算回路1は、ディジタル
のR信号からディジタルのG信号を減算し、信号R−G
を作成する。第2の減算回路2は、ディジタルのB信号
からディジタルのG信号を減算し、信号B−Gを作成す
る。第1の乗算回路3は、第2の減算回路2の出力に所
定の係数に1を乗算する。第2の乗算回路4は、第1の
減算回路1の出力に所定の係数に2を乗算する。[Embodiment] FIG. 1 is a block diagram showing the configuration of an embodiment of the present invention. In the figure, a first subtraction circuit 1 subtracts a digital G signal from a digital R signal, and generates a signal R-G.
Create. The second subtraction circuit 2 subtracts the digital G signal from the digital B signal to create a signal BG. The first multiplication circuit 3 multiplies the output of the second subtraction circuit 2 by 1 by a predetermined coefficient. The second multiplication circuit 4 multiplies the output of the first subtraction circuit 1 by 2 by a predetermined coefficient.
第1の加算回路5は、第1の減算回路1の出力と第1の
乗算回路3の出力とを加算する。第2の加算回路6は、
第2の減算回路2の出力と第2の乗算回路4の出力とを
加算する。第3の乗算回路7は、第1の加算回路5のa
力に所定の係数に3を乗算することにより、利得を調整
して信号EryO第1の色差信号R−Yを出力する。第
4の乗算回路8は、第2の加算回路6の出力に所定の係
数に4を乗算することにより、利得を調整して信号Eb
yo (第2の色差信号B−Y)を出力する。The first addition circuit 5 adds the output of the first subtraction circuit 1 and the output of the first multiplication circuit 3. The second addition circuit 6 is
The output of the second subtraction circuit 2 and the output of the second multiplication circuit 4 are added. The third multiplication circuit 7 is a
By multiplying the power by a predetermined coefficient by 3, the gain is adjusted and the signal EryO is output as the first color difference signal RY. The fourth multiplication circuit 8 multiplies the output of the second addition circuit 6 by a predetermined coefficient by 4 to adjust the gain and output the signal Eb.
yo (second color difference signal B-Y) is output.
以下、第1図に示す実施例のより詳細な動作を説明する
。A more detailed operation of the embodiment shown in FIG. 1 will be described below.
前述の(1)、(2)式から、次式(8)が得られる。From the above equations (1) and (2), the following equation (8) is obtained.
E r y=R−(0,3+0.59G+0.11B)
=0.7 (R−G) −0,11(B−G)・・・
・・・(8)
前述の(1)、(3)式から、次式(9)が得られる。E ry=R-(0,3+0.59G+0.11B)
=0.7 (R-G) -0,11 (B-G)...
...(8) From the above-mentioned equations (1) and (3), the following equation (9) is obtained.
Eby=B−(0,3R+0.59G+0.11B)=
−0,3(R−G) +0.ll!l (B−G)・・
・・・・(9)
すなわち、信号R−G、信号B−Gから、信号R−Y、
信号B−Yを作成できることが分かる。Eby=B-(0.3R+0.59G+0.11B)=
-0,3(R-G) +0. ll! l (B-G)...
...(9) That is, from the signal RG and the signal BG, the signal RY,
It can be seen that the signal B-Y can be created.
前述の(4)、(8)式から、次式(10)か得られる
。From the above-mentioned equations (4) and (8), the following equation (10) can be obtained.
E r y −= (0,7−0,3a> (R−G
) + (−0,11+0.89α)(B−G)
= (0,7−0,3α)[(R−G)十に、 (
B−G) コ
・・・・・・ (10)ただし、K+ = (0
,II+0.89α)/(fl、7−0.3 α)
また、(5)、 (9)式から、次式(11)が得ら
れる。E ry −= (0,7−0,3a>(R−G
) + (-0,11+0.89α)(B-G) = (0,7-0,3α)[(R-G) ten, (
B-G)
...... (10) However, K+ = (0
, II+0.89α)/(fl, 7-0.3α) Further, from equations (5) and (9), the following equation (11) is obtained.
Eb7−= (0,898−0,11β)(B−G)+
(−〇、3+0.’7 β)(R−G)= (0,89
−[1,11β)[(B−G)+に2(RG) コ
・・・・・
・ (11)ただし、K2= (−0,3+(1,7β
)/([1,89−0,11β)
前述の(6)、(10)式から次式(12)が得られる
。Eb7-= (0,898-0,11β)(B-G)+
(-〇, 3 + 0.'7 β) (RG) = (0,89
−[1,11β)[2(RG) to (B-G)+
・・・・・・
・ (11) However, K2= (-0,3+(1,7β
)/([1,89-0,11β) The following equation (12) is obtained from the above equations (6) and (10).
Eryo=に3 [(RG)+に+ (B G)
]・・・・・・ (12)
ただし、K3 =Gr (0,70,3(Z)また、(
7)、 (11)式から、次式(13)が得られる。Eryo=ni3 [(RG)+ni+(B G)
]・・・・・・ (12) However, K3 = Gr (0,70,3(Z) and (
7), From equation (11), the following equation (13) is obtained.
Ebyo=に4 C(B G)+に2 (RG)
]・・・・・・(13)
ただし、K4 =Gb (0,890,11β)上記(
12)、 (13)式を実現することで、(6)、
(7)式のEryo、Ebyoと全(同一の出力信号
が得られることが分かる。Ebyo = 4 C (B G) + 2 (RG)
]・・・・・・(13) However, K4 = Gb (0,890,11β) above (
By realizing equations 12) and (13), (6),
It can be seen that the same output signals as Eryo and Ebyo in equation (7) can be obtained.
そこで、第1図の実施例では、第1の減算回路1は信号
R−Gを作成する。第2の減算回路2は信号B−Gを作
成する。第1の乗算回路3はK。Therefore, in the embodiment shown in FIG. 1, the first subtraction circuit 1 creates the signal RG. The second subtraction circuit 2 produces the signal BG. The first multiplier circuit 3 has K.
(B−G)を求める。第2の乗算回路4はに2(R−G
)を求める。第1の加算回路5は、(12)式における
[コ内の加算を行なう。第2の加算回路6は、(13)
式における[コ内の加算を行なう。第3の除算回路7は
、(12)式のに3の乗算を行なう。第4の乗算回路8
は、(13)式のに4の乗算を行なう。このようにして
、第1図のマトリクス回路では、上記(12) 、
(13)式の演算が実行される。したがって、第1図に
示すマトリクス回路は、第3図に示すマトリクス回路と
同様に、ディジタルの3原色信号から第1の色差信号R
−Y、第2の色差信号B−Yを得ることができる。Find (B-G). The second multiplier circuit 4 is 2 (R-G
). The first adder circuit 5 performs the addition in the expression (12). The second addition circuit 6 is (13)
In the expression, perform the addition within [. The third division circuit 7 multiplies equation (12) by 3. Fourth multiplication circuit 8
(13) is multiplied by 4. In this way, in the matrix circuit of FIG. 1, the above (12),
The calculation of equation (13) is executed. Therefore, the matrix circuit shown in FIG. 1, like the matrix circuit shown in FIG. 3, converts the first color difference signal R from the digital three primary color signals.
-Y, the second color difference signal B-Y can be obtained.
[発明の効果]
以上のように、この発明によれば、4つの乗算回路と、
2つの加算回路と、2つの減算回路とによりマトリクス
回路を構成することができる。その結果、第3図に示す
マトリクス回路に比べて、回路数の少ない回路規模の小
さなマトリクス回路を実現でき、回路全体の小型化が図
れ、低消費電力化が可能となる。[Effects of the Invention] As described above, according to the present invention, four multiplication circuits,
A matrix circuit can be configured with two adder circuits and two subtracter circuits. As a result, compared to the matrix circuit shown in FIG. 3, it is possible to realize a matrix circuit with a smaller number of circuits and a smaller circuit scale, making it possible to downsize the entire circuit and reduce power consumption.
第1図は、この発明の一実施例の構成を示すブロック図
である。
第2図は、アナログ処理を行なう従来のマトリクス回路
の構成を示すブロック図である。
第3図は、第2図に示す従来のマトリクス回路の信号処
理方式を、ディジタル信号の処理のために適用した場合
に通常者えられ得るマトリクス回路の構成を示すブロッ
ク図である。
図において、1は第1の減算回路、2は第2の減算回路
、3は第1の乗算回路、4は第2の乗算回路、5は第1
の加算回路、6は第2の加算回路、7は第3の乗算回路
、8は第4の乗算回路を示す。
% ;i”:J
(ほか2名) 2、!26.・
浩2図
工QのFIG. 1 is a block diagram showing the configuration of an embodiment of the present invention. FIG. 2 is a block diagram showing the configuration of a conventional matrix circuit that performs analog processing. FIG. 3 is a block diagram showing the configuration of a matrix circuit that can normally be obtained when the conventional matrix circuit signal processing method shown in FIG. 2 is applied to digital signal processing. In the figure, 1 is the first subtraction circuit, 2 is the second subtraction circuit, 3 is the first multiplication circuit, 4 is the second multiplication circuit, and 5 is the first subtraction circuit.
6 is a second addition circuit, 7 is a third multiplication circuit, and 8 is a fourth multiplication circuit. %;i”:J (2 others) 2,!26.・Ko 2 Zuko Q’s
Claims (1)
信号とを得るためのマトリクス回路であって、 ディジタルの赤色信号と緑色信号と青色信号とを入力す
るためのディジタル3原色信号入力手段と、 前記赤色信号から前記緑色信号を減算する第1の減算回
路と、 前記青色信号から前記緑色信号を減算する第2の減算回
路と、 前記第2の減算回路の出力に第1の係数を乗算する第1
の乗算回路と、 前記第1の減算回路の出力に第2の係数を乗算する第2
の乗算回路と、 前記第1の減算回路の出力と前記第1の乗算回路の出力
とを加算する第1の加算回路と、前記第2の減算回路の
出力と前記第2の乗算回路の出力とを加算する第2の加
算回路と、前記第1の加算回路の出力に第3の係数を乗
算する第3の乗算回路と、 前記第2の加算回路の出力に第4の係数を乗算する第4
の乗算回路とを備える、マトリクス回路。[Scope of Claims] A matrix circuit for obtaining a first color difference signal and a second color difference signal from digital three primary color signals, the matrix circuit being a matrix circuit for inputting a digital red signal, a green signal, and a blue signal. three primary color signal input means; a first subtraction circuit that subtracts the green signal from the red signal; a second subtraction circuit that subtracts the green signal from the blue signal; and an output of the second subtraction circuit. the first multiplied by the first coefficient
a multiplication circuit, and a second subtraction circuit that multiplies the output of the first subtraction circuit by a second coefficient.
a multiplication circuit; a first addition circuit that adds the output of the first subtraction circuit and the output of the first multiplication circuit; the output of the second subtraction circuit and the output of the second multiplication circuit; a second adder circuit that adds the output of the first adder circuit; a third multiplier circuit that multiplies the output of the first adder circuit by a third coefficient; and a third multiplier circuit that multiplies the output of the second adder circuit by a fourth coefficient. Fourth
A matrix circuit comprising a multiplication circuit.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2326285A JPH04192988A (en) | 1990-11-27 | 1990-11-27 | Matrix circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2326285A JPH04192988A (en) | 1990-11-27 | 1990-11-27 | Matrix circuit |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH04192988A true JPH04192988A (en) | 1992-07-13 |
Family
ID=18186061
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2326285A Pending JPH04192988A (en) | 1990-11-27 | 1990-11-27 | Matrix circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH04192988A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5272523A (en) * | 1991-12-31 | 1993-12-21 | Samsung Electronics Co., Ltd. | Matrix circuit for separating color signal of a video camera into color-difference signals |
-
1990
- 1990-11-27 JP JP2326285A patent/JPH04192988A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5272523A (en) * | 1991-12-31 | 1993-12-21 | Samsung Electronics Co., Ltd. | Matrix circuit for separating color signal of a video camera into color-difference signals |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH099270A (en) | Video camera and video camera apparatus | |
JP4892909B2 (en) | Signal processing method, signal processing circuit, and camera system using the same | |
JP2969773B2 (en) | Color correction device | |
JP3921499B2 (en) | Color image signal processing method and color image signal processing apparatus using the same | |
EP1286554A3 (en) | Chrominance signal processing apparatus, image-sensing apparatus and control methods for same | |
JPH0832056B2 (en) | Color signal enhancement circuit | |
JPH04192988A (en) | Matrix circuit | |
JP2569691B2 (en) | Color difference signal forming circuit | |
JP2002176657A (en) | Edge achromatic circuit and its method | |
JP4888037B2 (en) | Signal processing method, signal processing circuit, and imaging apparatus | |
JP3112531B2 (en) | Imaging device | |
JP2010136059A (en) | Noise removal filter processing circuit, image processing circuit, imaging device, and noise removal program | |
JPS6432792A (en) | Image pickup signal processing circuit | |
JPH0578992B2 (en) | ||
JP3344010B2 (en) | Saturation correction device | |
JP2003116152A (en) | Image signal processing method and image signal processing circuit | |
JP3414800B2 (en) | Image signal processing device | |
JPH04150689A (en) | Image pickup device | |
KR20010046326A (en) | A digital still camera operating white correction in response to variable light source | |
JP3655935B2 (en) | Video signal film compression | |
JP2009111894A (en) | Video signal processing device, imaging apparatus and video signal processing method | |
JPH0591527A (en) | Chrominance signal processing circuit | |
JP3163542B2 (en) | Image processing device | |
JPH04103286A (en) | Color correction circuit for color television camera | |
JPH09294275A (en) | White balance circuit and image pickup device |