JPH04192845A

JPH04192845A - 中央処理装置間の通信方法

Info

Publication number: JPH04192845A
Application number: JP2321291A
Authority: JP
Inventors: Takeshi Yamazaki; 剛山崎; Takahide Imamiya; 今宮　隆英
Original assignee: Denso Ten Ltd
Current assignee: Denso Ten Ltd
Priority date: 1990-11-27
Filing date: 1990-11-27
Publication date: 1992-07-13

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔概　要〕本発明は送信データにウオッチドツクデータを設定する
ようにした中央処理装置間の通信方法であって、専用ポ
ートの有効利用の向上が図れる。

〔産業上の利用分野〕

本発明は中央処理装置間の通信方法に関する。

一般には中央処理装置間の通信方法は、例えば複数のサ
ブシステムがシステムを構成する制御システムにおいて
サブシステムの制御を行う下位のスレーブ中央処理装置
と、下位のスレーブ中央処理装置の監視管理を行う上位
のマスク中央処理装置とを有機的に結合する通信方法に
関するものである。

特に本発明では、ウオッチドツクに関する車載用中央処
理装置間の通信方法に言及する。

〔従来の技術〕

第１２図は従来のＣＰＵ間の通信方法を説明するための
図である。なお、企図を通じて同様の構成要素について
は同一の参照符号または記号をもって表す。本図の構成
を説明する。本図はマスク中央処理装置（マスタＣＰＵ
）１と、通信バス４によって該マスクＣＰＵ　　１へ情
報を提供するスレーブ中央処理装置（スレーブＣＰＵ）
２と、各該マスタＣＰ［ｌ　　１および該スレーブＣＰ
Ｕ　　２のウオッチドツク信号（ＷＤ）に異常があると
きにリセット信号（ＩＮｒＴ）を発生するウオッチドツ
ク回路（１１１０／ＩＣ）３−１．３−２を包含する公
知のＣＰＵ間の通信方法を含む。次に通信動作を説明す
る。マスクＣＰＵ　１およびスレーブＣＰＵ　２のデー
タ情報の授受は通信バス４を介してシリアル方式又はパ
ラレル方式によって行われる。他方者マスクＣＰＵ　　
１およびスレーブｃｐｕ　　２からのウオッチドツク信
号（ＷＤ）は各専用ボートを介してウオッチドツク回路
３−１．３−２へ送信され、ウオッチドツク回路３−１
．３−２によって異常が検知されたらリセット信号（Ｉ
ＮＩＴ）が発生され、該リセット信号（ＩＮＩＴ）はマ
スクＣＰＵ　　１およびスレーブＣＰ［Ｉ　　２をリセ
ットし、それぞれの暴走を防止する。

他方、第１３図は従来のＣＰＵ間の他の通信方法を説明
するための図である。本図が第１２図と異なるのは、マ
スクＣＰＵ　　１がウオッチドツク回路を有するがスレ
ーブＣＰＵ　　２がウオッチドツク回を有しない点であ
る。スレーブＣＰυ　２のウオッチドツク信号（ＷＤ）
は専用ボートを介してマスタＣＰＬＩ　　１へ送信され
、マスクＣＰＬＩ　　１が異常を知ったらリセット信号
（ＩＮＩＴ）を発生し、このリセット信号（ＩＮＩＴ）
がスレーブＣＰＵ　　２をリセットする。本図の構成に
よれば第１２図のものと比較してウオッチドツク回路が
一つ節減できるという利点がある。

〔発明が解決しようとする課題〕

しかしながら第１３図の従来の通信方法においても、マ
スクＣＰＵ　　１およびスレーブＣＰｔ１　２との間に
専用ボートが必要であるためこの専用ボートはＣＰＵ全
体としてボートの有効活用を図る上で問題であった。

□　したがって本発明は上記問題点に鑑み、マスクＣＰ
Ｕ　　１およびスレーブＣＰＵ　　２間のウオッチドツ
クに係る通信において、ボートの有効活用を図る中央処
理装置間の通信方法を提供することを目的とする。

〔課題を解決するための手段〕

第１図は本発明の原理構成を示す図である。本発明は前
記問題点を解決するために、中央処理装置間の通信方法
において一方の中央処理装置２が、送信するデータ（Ｄ
）に自己の動作異常を検知させるためのウオッチドツク
データ（ＷＤＤ）を設定し、前記中央処理装置２からの
データ（Ｄ）を受信した他方の中央処理装置Ｉが前記デ
ータ（Ｄ）から前記ウオッチドツクデータ（ＷＤＤ）を
抽出し、前記他方の中央処理装置１が前記ウォッチドッ
グデータ（ＷＤＤ）において動作異常を検知した場合に
は前記一方の中央処理装置（２）をリセットする。

〔作　用〕

第１図において本発明の中央処理装置間の通信方法によ
れば、ウオッチドツクデータ　（ＷＤＤ）は−方の中央
処理装置２で送信データ（Ｄ）に設定され、送信される
。このため従来のように専用ボートが必要なくなる。こ
のウオッチドツクデータ（ＷＤＤ）は、例えば送信デー
タの１つの特定ビットに送信毎に交互に変化するデータ
、又は送信データの２つの特定ビットに送信毎に設定さ
れる一定のデータであってもよい。一方の中央処理装置
２からのデータ（Ｄ）を受信した他方の中央処理装置１
では前記送信データ（Ｄ）からウオッチドツクデータ（
ＷＤＤ）が抽出される。抽出されたウォッチドッグデー
タ（ＷＤＤ）から異常が判断されると他方の中央処理装
置１からリセット信号（ＩＮＩＴ）が−方の中央処理装
置２へ送信され、これをリセットして暴走を防止する。

〔実施例〕

以下本発明の実施例について図面を参照して詳細に説明
する。

第２図は本発明の実施例であるＣＰＵ間の通信方法を説
明するための図である。本図の構成を説明する。本図は
マスター中央処理装置１　（マスターＣＰＵ）と、該マ
スターＣＰＵ　　１と通信する複数のスレーブ中央処理
装置（スレーブＣＰＵ）２−１．２−２　、　・　、２
−ｎと、該マスターＣＰＵ　　１のウオッチドツクデー
タを監視して該マスターＣＰＵ１をリセットするウオッ
チドツク回路３　　（１１０／ＩＣ）を含む。マスター
ＣＰＩＩ　　１は、例えば車載用電気制御装置（ＥＣＵ
）において、燃料噴射、点火時期、空気量調整等のエン
ジン制御を行う。スレーブＣＰＵ２−１．２−２．・・
・、２−ｎは例えばトランスミッション制御等を行う。

マスターＣＰ［Ｊ　１は各スレーブＣＰＵ　　２．−１
　、２−２　、　・、　２−ｎから各種のデータＤＩ、
Ｄ２．・・・＋　　Ｄｎを受信し、エンジン制御に用い
ている。

次に各ＣＰＵのウオッチドツク動作について説明する。

第３図は第２図におけるマスターＣＰＵとウオッチドツ
ク回路との間の動作を示す図である。本図においてウオ
ッチドツク信号（ＷＤ）はマスターＣＰＵ　１のプログ
ラムによりそのボートに一定の周期ごとに出力される信
号であって、該マスターＣＰＵ　　１が暴走し又は無限
ループ等に入ると、この出力信号が停止するものである
。他方、リセット信号（ＩＮＩＴ）はマスターＣＰＵ　
　１をリセットする信号であって、ウオッチドツク回路
３がマスターＣＰＵ　　１からのウオッチドツク信号（
ＷＤ）を検知し、一定周期のパルスがある場合には“Ｈ
（Ｈ＋ｇｈ）”　状態になり、該パルスがない場合には
“’　Ｌ　（Ｌｏｗ）″′状態になるものである。マス
ターＣＰＵ１は′Ｌ”のウオッチドツク信号を受けると
リセットして、初期化して再スタートする。

第４図は第２図における各スレーブＣＰＵからの送信デ
ータにおけるウオッチドツクビットの配置を示す図であ
る。本図の送信方式は直列伝送における非同期方式によ
るもので、データ線は“１′′又は“０”のいずれかの
状態にある。送信が行われていないときにはデータ線は
“１”の状態になっているアイドル状態にある。送信側
である各スレーブＣＰＵ　　２−１　、２−２　、　・
−、２−ｎからのデータ線の１フレームの構成において
送信が開始されると、送信側はスタートビットである０
”を送り出す。次に８ビツトの制御データ（Ｄ）であっ
て例えばスイッチ情報等を含むものが送り出される。本
図では第３番目のビットに本願の特徴部である専用のウ
オッチドツクピット　（ＷＤビット）を設ける。このウ
オッチドツクピットの位置は一例を示しただけでこれに
限られない。送信側はこの制御データ（Ｄ）の後にスト
ップビットである“１″を送り出す。この１フレームの
送信時間は数ｍ５ｅｃである。

第５図は第４図のデータ送信毎のウオッチドツクピット
におけるデータ内容を示す図である。本図において、送
信が開始されると先ず１回目の送信ではウオッチドツク
ピットは＃０”のウォッチドッグデータ（ＷＤＤ）を送
り出し、２回目の送信では“１”のウォッチドッグデー
タ（ＷＤＤ）を送り出し、第３回目の送信では“０”の
ウオッチドツクデータ（ＷＤＤ）を送り出し、以後連続
的に“１”。

“０″　、・・・のウォッチドッグデータ（ＷＤＤ）を
送り出す。

第６図はスレーブＣＰＵの動作を示すフローチャートで
ある。本図において、各スレーブＣＰυ　２−１　、２
−２　、・・・、２−ｎではウオッチドツク（ＷＤ＞ビ
ットのウオッチドツクデータ　（ＷＤＤ）を“１”にす
る（ステップ１）。次に前回のウオッチドツク　（ＷＤ
）ビットのウォッチドッグデータ（ＷＤＤ）が“１”か
否かの判定をする（ステップ２）。

前回のウオッチドツク　（ＷＤ）ビットのウオッチドツ
クデータ　（ＷＤＤ）が“０”ならばウオッチドツク　
（ＷＤ）ビットのウオッチドツクデータ　（ＷＤＤ）を
“１”にしくステップ３）、逆ならば“０”にする（ス
テップ４）。このようにして、各スレーブＣＰＵ　２−
１　、２−２　、　・、２−１は上記制御データ　（Ｄ
）のウオッチドツク　（ＷＤ＞ビットにウオッチドツク
データ（ＷＯＩＩ）を確実に形成する。

第７図はマスターＣＰＵの動作を示すフローチャートで
ある。本図において、マスターＣＰＵ　１は各スレーブ
ＣＰＵ　　２−１　、２−２　、　＝−、２−ｎから送
信されてきたシリアルデータ（Ｄ）をフレーム毎に格納
する（ステップ１）。そのデータ（Ｄ）からウオッチド
ツクデータ　（ＷＤＤ）を抽出し、ウォッチドッグデー
タ（ＷＤＤ）が“１”か否かを判断する（ステップ２）
。ウオッチドツクデータ　（ＷＤＤ）が“１”ならば前
１回のウオッチドツクデータ（ＷＤＤ）が０”か否かを
判断する（ステップ３）。ウォッチドッグデータ（ＷＤ
Ｄ）が０ならば前回のウオッチドツクデータ（ＷＤＤ）
を“１”から“０”へ置換する（ステップ４）。この場
合にはカウンタを０にセットする。上記ステップ２でウ
ォッチドッグデータ（ＷＤＤ＞が“０”の場合には前回
のウオッチドツクデータ（ＷＤＤ）が“１”か否かを判
断する（ステップ６）。この場合ウォッチドッグデータ
（ＷＤＤ）が“１”ならば上記のステップ４．５へ進む
。マスクＣＰＵ　　１に備えであるカウンタで上記ステ
ップ３でウオッチドツクデータ　（ＷＤＤ）が“１″な
らば、また上記ステップ６でウォッチドッグデータ（Ｗ
ＤＤ）が“０”ならばカウンタを１だけカウントアツプ
する（ステップ７）。次にカウンタのカウントが５か否
かを判断する（ステップ８）。

カウンタのカウントが５でないならばステップ２へ戻り
同様の動作を繰り返す。カウンタのカウントが５になっ
たらスレーブのＣＰＵフェイルとして、そのスレーブＣ
ＰＵヘリセット信号（ＩＮＩＴ）を送信し、そのスレー
ブＣＰＵをリセットして、再度同様の動作を繰り返す。

したがって、連続して５回、同じウオッチドツクデータ
　（ｌＩｉＤＤ）が続けばスレーブＣＰＵを故障と判断
する。この間、４ｍ５ｅｃの送信の場合４　ｍ５ｅｃ　
Ｘ　５　＝２Ｑｍｓｅｃを要するが、制御内容によって
設定カウント数を変えることが可能である。

第８図はスレーブＣＰＵからの送信異常時の動作フロー
チャートである。第７図のステップ１のシリアルデータ
格納において、ｌＱＱｍｓｅｃ毎に通信の有無を判断す
る（ステップ１）。通信が無いならばマスターＣＰＩＩ
　　１の前記カウンタのカウント数を１だけカウントア
ツプする（ステップ２）。カウンタのカウント数が５に
なれば（ステップ３）通信フェイル／スレーブＣＰＵ異
常を発生して該当するスレーブＣＰＵを２−１．２−２
．・・・、２−ｎをリセットする（ステップ４）。上記
ステップ１で通信があった場合、ステップ３でカウント
数が５でない場合、ステップ４でスレーブＣＰＵ　２−
１．２−２．・・・、２−ｎをリセットした場合には第
７図のステップ２へ進む（ステップ５）。このように該
当するスレーブＣＰＵ　　２−１　、２−２　。

・・・、２−ｎの異常だけでなく、通信の異常に対して
もリセットができるようにする。第９図はスレーブＣＰ
Ｕのリセットの動作フローチャートである。本図におい
て、第７図のステップ９のスレー−７’ＣＰＵフエイル
、第８図のステップ４の通信フェイル／ＣＰＵ異常が発
生すると、マスターＣＰＵ１は該当スレーブＣＰＵ　　
２−１　、２−２　、・、　２−ｎに対してタイマー割
込みを発生しくステップ１）、リセットデータ　（ＩＮ
ＩＴ）を送信しくステップ２）、このデータにより該当
するスレーブＣＰｔ１２−１゜２−２．・・・、２−ｎ
がリセットされ、（ステップ３）第８図のステップｌへ
戻る（ステップ４）。

第１０図は第２図における各スレーブＣＰＵからの送信
データにおけるウオッチドツクピットの他の配置を示す
図である。本図において第２図と相違するのは８ビツト
の制御データＤの先頭の２つをウオッチドツクピッ）　
（ＷＤ）とする配置である。なお、２つのウオッチドツ
クピットを先頭に配置したのは一例を示すためであり、
ウオッチドツクピットが２つあれば、制御データＤのビ
ット内でどのように配置されてもよい。第１１図は第１
０図のデータ送信毎のウオッチドツクピットにおけるデ
ータ内容を示す図である。本図（ａ）において送信が開
始されると、各スレーブ［’ＰＵ２−１゜２−２．・・
・、２−ｎでは送信毎に制御データＤは、そのビット内
の先頭にウオッチドツクデータ（ＷＤＤ）“１″、“０
”を書き込んでマスターＣＰＵ１へ送信する。このウオ
ッチドツクデータ　（ＷＤＤ）“１”　１“０”は−例
であり、予め決めた組み合せのものであることを意味す
る。マスターＣＰＵ　　１ではこのデータＤの先頭の２
つを判断して毎回ウオッチドツクデータ（ＷＤＤ）が“
１”　、“０”であるなら正常と判断する。ウオッチド
ツクデータ　（１１１００）が“１”、“０”以外の排
他的論理の場合、例えば本図（ｂ）における“１”、“
１”本図（Ｃ）における“０”、　“１”、本図（Ｃ）
における“０″。

“０″の場合には該当するスレーブＣＰＵ２−１゜２−
３．・・・１２−ｎは異常と判断する。この異常が例え
ば５回連続すれば第７図と同様にして該当するスレーブ
ＣＰｔ１２−１　、２−２、−、２ｎをリセットする。

〔発明の効果〕

以上説明したように本発明によれば、送信データにウオ
ッチドツクデータを設定するようにしたので、専用ボー
トなしにＣＰＵ間の異常が検知でき、専用ボートの有効
利用の途が広がるという効果が期待される。

【図面の簡単な説明】

第１図は本発明の原理構成を示す図、第２図は本発明の実施例であるＣＰＵ間の通信方法を説
明するための図、第３図は第２図におけるマスクＣＰＵとウオッチドツク
回路との間の動作を示す図、第４図は第２図における各スレーブＣＰＵからの送信デ
ータにおけるウオッチドツクピットの配置を示す図、第５図は第４図のデータ送信毎のウオッチドツクピット
におけるデータの内容を示す図、第６図はスレーブＣＰ
Ｕの動作を示すフローチャート、第７図はマスタＣＰＵの動作を示すフローチャート、第８図はスレーブＣＰＵからの送信異常時の動作フロー
チャート、第９図はスレーブＣＰＵのリセットの動作フローチャー
ト、第１０図は第２図における各スレーブＣＰＵからの送信
データにおけるウオッチドツクピットの他の配置を示す
図、第１１図は第１０図のデータ送信毎のウオッチドツクピ
ットにおけるデータ内容を示す図、第１２図は従来のＣ
ＰＵ間の通信方法を説明するための図、第１３図は従来のＣＰＵ間の他の通信方法を説明するた
めの図である。図において、１・・・マスタＣＰＵ、　　　２・・・スレーブＣＰＵ
。３・・・ウオッチドツク回路、４・・・通信バス、　　　Ｄ・・・送信データ、ＷＤＤ
・・・ウオッチドツクデータ。

Claims

【特許請求の範囲】１、複数の中央処理装置（１、２）の間で相互にデータ
（Ｄ）を通信する中央処理装置間の通信方法において、一方の中央処理装置（２）が、送信するデータ（Ｄ）に
自己の動作異常を検知させるためのウォッチドッグデー
タ（ＷＤＤ）を設定し、前記中央処理装置（２）からのデータ（Ｄ）を受信した
他方の中央処理装置（１）が前記データ（Ｄ）から前記
ウォッチドッグデータ（ＷＤＤ）を抽出し、前記他方の中央処理装置（１）が前記ウォッチドッグデ
ータ（ＷＤＤ）において動作異常を検知した場合には前
記一方の中央処理装置（２）をリセットすることを特徴
とする中央処理装置間の通信方法。