JPH04185194A - Delay element - Google Patents

Delay element

Info

Publication number
JPH04185194A
JPH04185194A JP31727790A JP31727790A JPH04185194A JP H04185194 A JPH04185194 A JP H04185194A JP 31727790 A JP31727790 A JP 31727790A JP 31727790 A JP31727790 A JP 31727790A JP H04185194 A JPH04185194 A JP H04185194A
Authority
JP
Japan
Prior art keywords
delay
signal
pal
section
ntsc
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP31727790A
Other languages
Japanese (ja)
Inventor
Yasuaki Uehara
康明 上原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP31727790A priority Critical patent/JPH04185194A/en
Publication of JPH04185194A publication Critical patent/JPH04185194A/en
Pending legal-status Critical Current

Links

Landscapes

  • Processing Of Color Television Signals (AREA)

Abstract

PURPOSE:To obtain a delay element for both the PAL/NTSC system by providing a selector selecting either an output signal from a 1st delay section or an output signal from a 2nd delay section to be outputted to an external device depending on a switching signal sent from a switching signal generating section to the delay element. CONSTITUTION:A switching signal generating section 16 discriminates whether a video signal is an NTSC signal or a PAL signal depending on a period of a clock signal inputted to a delay memory to generate the NTSC and PAL switching signal. Then a selector 17 selects an output of a delay section 14 when the video signal is the NTSC signal depending on the switching signal from the switching signal generating section 16 and selects the output side of a delay section 15 when the video signal is a PAL signal and the selected signal is outputted to the outside of the memory. Thus, the delay element is provided with the delay sections 14,15, the switching signal generating section 16 and the selector 17 to attain delay for a comb-line filter for both the PAL/ NTSC signals. Thus, the delay element for both the PAL/NTSC system is obtained.

Description

【発明の詳細な説明】 産業上の利用分野 本発明はテレビジョン受信機などの複合映像信号再生機
器において、Y/C分離のためによく使用される櫛形フ
ィルタの遅延素子に関するものである。
DETAILED DESCRIPTION OF THE INVENTION Field of the Invention The present invention relates to a delay element of a comb filter that is often used for Y/C separation in composite video signal reproducing equipment such as television receivers.

従来の技術 近年、国内の映像信号再生機器はテレビジョンを始めと
して高画質化が求められて、NTSC方式の映像信号再
生機器はY / C分離回路の部分で櫛形フィルタが主
流となっている。又、欧州においても同じ傾向が見られ
、映像信号再生機器はテレビジョンを始めとして高画質
化が求められて、PAL方式の映像信号再生機器はY/
C分離回路の部分で従来バンドパスフィルタとノツチフ
ィルタを用いたものから、クロスカラーを低下させる櫛
形フィルタに替わってきだした。
BACKGROUND OF THE INVENTION In recent years, there has been a demand for higher picture quality in domestic video signal reproducing equipment, including televisions, and comb filters have become mainstream in the Y/C separation circuits of NTSC video signal reproducing equipment. The same trend is also seen in Europe, where video signal playback equipment, including televisions, is required to have higher image quality, and PAL video signal playback equipment is becoming more and more popular.
In the C separation circuit, the conventional bandpass filter and notch filter have been replaced by comb filters that reduce cross color.

他方、各テレビジョンメーカーは従来テレビジョンをN
TSC用(国内用)とPAL用(欧州用)に分けて作っ
てきたが、両者兼用できるように設計したほうが量産効
果によるコスト低下が期待できるために、NTSC方式
とPAL方式兼用のものが求められるようになってきた
、この口上は櫛形フィルタでも、櫛形に使用される遅延
素子でも同じで、国内だけてなく欧州でも共通に使える
物が求められだした。
On the other hand, each television manufacturer is
They have been made separately for TSC (domestic use) and PAL (for Europe), but since designing for both can be expected to reduce costs due to mass production effects, we are looking for something that can be used for both NTSC and PAL systems. This concept is the same for comb-shaped filters and delay elements used in comb-shaped filters, and there is a demand for products that can be used not only in Japan but also in Europe.

以下図面を参照しながら、上述した従来の国内の櫛形フ
ィルタに使用される遅延素子の一例について説明する。
An example of a delay element used in the above-mentioned conventional domestic comb filter will be described below with reference to the drawings.

第2図は従来の国内の櫛形フィルタに使用される遅延用
メモリの概略ブロック図を示す。第2図において破線で
示される21はメモリ本体である。22は入力クロック
ピンである。23は入力ピン22によって1クロック期
間信号を遅延させる遅延セルである。メモリ21はNT
SC方式の1水平期間(1H)期間に当たる910個分
の遅延セル23をもっている。
FIG. 2 shows a schematic block diagram of a delay memory used in a conventional domestic comb filter. 21 indicated by a broken line in FIG. 2 is a memory main body. 22 is an input clock pin. 23 is a delay cell that delays the signal for one clock period by the input pin 22. Memory 21 is NT
It has 910 delay cells 23 corresponding to one horizontal period (1H) of the SC method.

上記に構成された遅延用メモリについて、以下その動作
を説明する。
The operation of the delay memory configured above will be described below.

入力クロックビン22はNTSC方式のサンプリング・
クロックに当たる14.31818MHzのクロックが
入力される。910個の遅延セル23はそれぞれ入力ク
ロックピン22からのタロツク信号を受けて、前段の遅
延セルから入力した信号を1クロック分遅らせ後段の遅
延セルに送る。即ち、遅延セル23bは遅延セル23a
からの信号を1クロツク遅延させて遅延セル23cに送
る。
The input clock bin 22 is an NTSC sampling system.
A clock of 14.31818 MHz corresponding to the clock is input. Each of the 910 delay cells 23 receives a tarlock signal from the input clock pin 22, delays the signal input from the previous delay cell by one clock, and sends it to the subsequent delay cell. That is, the delay cell 23b is the delay cell 23a.
The signal from the cell is delayed by one clock and sent to the delay cell 23c.

遅延セル23cは遅延セル23bによって遅延された信
号を更に1クロツク遅延させて遅延セル23dに送る。
Delay cell 23c further delays the signal delayed by delay cell 23b by one clock and sends it to delay cell 23d.

このようにしてメモリ21が入力した信号は、NTSC
方式の1水平期間〈1H)期間に当たる910クロツク
遅延されて出力される。
The signal input to the memory 21 in this way is NTSC.
The signal is output after being delayed by 910 clocks corresponding to one horizontal period (1H) of the system.

発明が解決しようとする課題 しかし上記のような構成では、NTSC方式のみ対応で
きるものでありPAL方式には対応できなかった。それ
はPAL方式の櫛形フィルタの場合は2H期間に当たる
2270サンプリング・クロック分の遅延が必要だから
である。
Problems to be Solved by the Invention However, the above configuration can only support the NTSC system and cannot support the PAL system. This is because a PAL type comb filter requires a delay of 2270 sampling clocks corresponding to 2H period.

本発明は上記課題を鑑み、NTSC信号だけで、なく 
PAL信号にも対応させたPAL、/NTSCNTSC
方式子に関するものである。
In view of the above-mentioned problems, the present invention provides not only NTSC signals but also
PAL, which also supports PAL signals, /NTSCNTSC
It is related to the formula.

課題を解決するための手段 上記課題を解決するために本発明の遅延素子は、NTS
C方式の1H期間遅延できる第1の遅延部と、前記第1
の遅延部によって遅延された信号を更に遅延させて第1
の遅延部と合わせるとPAL方式の2H期間分を遅延で
きる第2の遅延部と、外部からのクロック信号を入力す
るクロック信号入力ビンと、前記クロック信号入力ピン
から送られたクロック信号の周期の大きさによって切り
替え信号を作る切り替え信号生成部と、前記切り替え信
号生成部から送られた切り替え信号によって第1の遅延
部からの出力信号又は第2の遅延部からの出力信号のど
ちらかを外部へ送り出すセレクタを備えたものである。
Means for Solving the Problems In order to solve the above problems, the delay element of the present invention has an NTS
a first delay unit capable of delaying by 1H period of the C method;
The signal delayed by the delay unit is further delayed and the first signal is
a second delay section that can delay the 2H period of the PAL system when combined with the delay section; a clock signal input bin that inputs an external clock signal; and a second delay section that can delay the period of the clock signal sent from the clock signal input pin. a switching signal generation unit that generates a switching signal depending on the magnitude; and a switching signal generation unit that outputs either the output signal from the first delay unit or the output signal from the second delay unit to the outside according to the switching signal sent from the switching signal generation unit. It is equipped with a selector to send out.

作用 本発明は上記した構成により、遅延素子はNTSC方式
の場合、第1の遅延部によって人力信号を1H期間遅延
させ、PAL方式の場合は第1の遅延部と第2の遅延部
によって2H期間遅延させることができる。
According to the above-described configuration, the delay element delays the human input signal by the first delay section for a 1H period in the case of the NTSC system, and delays the human input signal by the first delay section and the second delay section for the 2H period in the case of the PAL system. It can be delayed.

実施例 以下本発明の一実施例のPAL・’NTSCNTSC方
式子について、以下図面を参照しながら説明する。第1
図は本発明の第1の実施例における遅延メモリの概略ブ
ロック図を示すものである。
Embodiment Hereinafter, a PAL/'NTSC NTSC system device according to an embodiment of the present invention will be explained with reference to the drawings. 1st
The figure shows a schematic block diagram of a delay memory in a first embodiment of the present invention.

第1図において、破線で示される11はメモリ本体であ
る。12は入力クロックピンである。13は入力ピン1
2からのサンプリング・クロックによって1クロツク遅
延させる遅延セルである。14は910個の遅延セル1
3を持つ遅延部である。
In FIG. 1, numeral 11 indicated by a broken line is a memory main body. 12 is an input clock pin. 13 is input pin 1
This is a delay cell that delays one clock by the sampling clock from 2. 14 is 910 delay cells 1
This is a delay section having a delay of 3.

これは、入力ピン12からNTSCのサンプリング・ク
ロック信号が入力された時、複合映像信号をNTSCの
1H期間分遅延できる。15は1360個の遅延セル1
3を持つ遅延部である。
This allows the composite video signal to be delayed by the NTSC 1H period when the NTSC sampling clock signal is input from the input pin 12. 15 is 1360 delay cells 1
This is a delay section having a delay of 3.

遅延部14と遅延部15を合わせた遅延時間は2270
クロツクになる。これは、入力ピン12からPALのサ
ンプリング・クロック信号が入力された時、遅延部14
と遅延部15を合わせて、入力した複合映像信号をPA
Lの2H期間分遅延できる。16は切り替え信号生成部
である。17は切り替え信号生成部16から出力された
信号によって遅延部14からの出力信号又は遅延部15
からの出力信号のどちらかを外部へ送りだすセレクタで
ある。
The combined delay time of delay section 14 and delay section 15 is 2270
Become a clock. This means that when the PAL sampling clock signal is input from the input pin 12, the delay section 14
and the delay unit 15, the input composite video signal is
It can be delayed by 2H period of L. 16 is a switching signal generation section. Reference numeral 17 indicates an output signal from the delay section 14 or a delay section 15 based on the signal output from the switching signal generation section 16.
This is a selector that sends either of the output signals from the

以上のように構成されたPAL/NTSC両用遅延メモ
リについて、以下第1図を用いてその動作を説明する。
The operation of the PAL/NTSC dual-purpose delay memory configured as described above will be explained below with reference to FIG.

入力クロックピン12はNTSC又はPALのサンプリ
ング・クロックが入力される。NTSCのサンプリング
・クロックは14.31818MHzでPALのサンプ
リング・クロックは約17.7MHzである。910個
の遅延セル13を持つ遅延部14と1360個の遅延セ
ル13を持つ遅延部15はそれぞれ入力クロックビン1
2がらのクロック信号を受けて、前段の遅延セルがら入
力した信号を1クロック分遅らせ後段の遅延セルに送る
。こうして遅延メモリ11に入力した複合映像信号は、
複合映像信号がNTSCの時、遅延部14によって丁度
NTSCの1H期間分遅延される。
The input clock pin 12 receives an NTSC or PAL sampling clock. The sampling clock for NTSC is 14.31818 MHz and the sampling clock for PAL is approximately 17.7 MHz. A delay unit 14 having 910 delay cells 13 and a delay unit 15 having 1360 delay cells 13 each have an input clock bin 1.
Upon receiving two clock signals, the signal inputted from the previous delay cell is delayed by one clock and sent to the subsequent delay cell. The composite video signal thus input to the delay memory 11 is
When the composite video signal is NTSC, the delay unit 14 delays it by exactly 1H period of NTSC.

又、遅延メモリ11に入力した複合映像信号は、複合映
像信号がPALの時、遅延部14と15によって丁度P
ALの2H期間分遅延される。映像信号がNTSCかP
ALの判断は入力クロックピン12からのクロック信号
の周期によって区別できる。切り替え信号生成部16は
遅延メモリに入力したクロック信号の周期を見て映像信
号がNTSCかPALかを見極め、NTSCとPALの
切り替え信号を作る。セレクタ17は切り替え信号生成
部16からの切り替え信号によって、映像信号がNTS
Cの時は遅延部14の出力側を選び、映像信号がPAL
の時は遅延部15の出力側を選んでメモリ外部へ出力す
る。
Further, when the composite video signal input to the delay memory 11 is PAL, the composite video signal input to the delay memory 11 is processed by the delay units 14 and 15 to exactly P.
It is delayed by 2H period of AL. Is the video signal NTSC or P?
The determination of AL can be distinguished by the period of the clock signal from the input clock pin 12. The switching signal generation unit 16 determines whether the video signal is NTSC or PAL by looking at the cycle of the clock signal input to the delay memory, and generates a switching signal between NTSC and PAL. The selector 17 changes the video signal to NTS by the switching signal from the switching signal generating section 16.
In the case of C, select the output side of the delay section 14, and the video signal is PAL.
In this case, the output side of the delay section 15 is selected and outputted to the outside of the memory.

以上のように本実施例によれば、遅延部14と15、切
り替え信号生成部16.セレクタ17を設けることによ
り、PAL/NTSC両用の櫛形フィルタのための遅延
を行うことができる。
As described above, according to this embodiment, the delay units 14 and 15, the switching signal generation unit 16. By providing the selector 17, it is possible to provide a delay for the comb filter for both PAL/NTSC.

発明の効果 以上のように本発明によれば、NTSC方式の1H期間
遅延できる第1の遅延部と、前記第1の遅延部によって
遅延された信号を更に遅延させて第1の遅延部と合わせ
るとPAL方式の2H期間分を遅延できる第2の遅延部
と、外部からのクロック信号を人力するクロック信号入
力ピンと、前記クロック信号入力ビンから送られたクロ
ック信号の周期の大きさによって切り替え信号を作る切
り替え信号生成部と、前記切り替え信号生成部から送ら
れた切り替え信号によって第1の遅延部からの出力信号
又は第2の遅延部からの出力信号のどちらかを外部へ送
りだすセレクタを設けることにより、PAL/NTSC
両用の櫛形フィルタのための遅延を行うことができる。
Effects of the Invention As described above, according to the present invention, there is a first delay section that can delay the 1H period of the NTSC system, and a signal delayed by the first delay section is further delayed to match with the first delay section. and a second delay unit that can delay the 2H period of the PAL system, a clock signal input pin that manually inputs a clock signal from the outside, and a switching signal that generates a switching signal depending on the period of the clock signal sent from the clock signal input bin. By providing a switching signal generation section that generates a switching signal, and a selector that outputs either the output signal from the first delay section or the output signal from the second delay section to the outside according to the switching signal sent from the switching signal generation section. , PAL/NTSC
Delays for dual-purpose comb filters can be implemented.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の第1の実施例における遅延メモリの概
略ブロック図、第2図は従来の遅延メモリの概略ブロッ
ク図である。 11.21・・・・・・メモリ本体、12.22・旧・
・入力クロックビン、13.23・・・・・・遅延セル
、14゜15・・・・・・遅延部、16・・・・・・切
り替え信号生成部、17・・・・・・セレクタ。
FIG. 1 is a schematic block diagram of a delay memory according to a first embodiment of the present invention, and FIG. 2 is a schematic block diagram of a conventional delay memory. 11.21...Memory body, 12.22・Old・
- Input clock bin, 13.23...delay cell, 14°15...delay section, 16...switching signal generation section, 17...selector.

Claims (1)

【特許請求の範囲】 複合映像信号をNTSC方式の1H期間遅延できる第1
の遅延部と、 前記第1の遅延部によって遅延された信号を更に遅延さ
せて第1の遅延部と合わせるとPAL方式の2H期間分
を遅延できる第2の遅延部と、外部からのクロック信号
を入力するクロック信号入力ピンと、 前記クロック信号入力ピンから送られたクロック信号の
周期の大きさによって切り替え信号を作る切り替え信号
生成部と、 前記切り替え信号生成部から送られた切り替え信号によ
って第1の遅延部からの出力信号又は第2の遅延部から
の出力信号のどちらかを外部へ送り出すセレクタとを備
えた遅延素子。
[Claims] A first system capable of delaying a composite video signal by 1H period of the NTSC system.
a second delay section that further delays the signal delayed by the first delay section and can delay the signal by 2H period of the PAL system when combined with the first delay section; and a clock signal from the outside. a clock signal input pin that inputs a clock signal; a switching signal generation section that generates a switching signal according to the period size of the clock signal sent from the clock signal input pin; A delay element comprising a selector that outputs either the output signal from the delay section or the output signal from the second delay section to the outside.
JP31727790A 1990-11-20 1990-11-20 Delay element Pending JPH04185194A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP31727790A JPH04185194A (en) 1990-11-20 1990-11-20 Delay element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP31727790A JPH04185194A (en) 1990-11-20 1990-11-20 Delay element

Publications (1)

Publication Number Publication Date
JPH04185194A true JPH04185194A (en) 1992-07-02

Family

ID=18086438

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31727790A Pending JPH04185194A (en) 1990-11-20 1990-11-20 Delay element

Country Status (1)

Country Link
JP (1) JPH04185194A (en)

Similar Documents

Publication Publication Date Title
EP0660601B1 (en) Video processing circuit for a simultaneous display of two pictures
CA1271835A (en) Multiple television standards input selector and convertor
JPH0544880B2 (en)
JPH05137123A (en) Tv signal conversion system and device
US4670790A (en) Television receiver provided with delay circuit
JPH04185194A (en) Delay element
JPH04185195A (en) Delay element
EP0595223B1 (en) Delay circuit
JPH0641429Y2 (en) Y / C separation circuit compatible with separated Y and C signal inputs
JP2566613B2 (en) Video signal selection device
JP2885442B2 (en) Scanning line converter
JPH01174088A (en) Luminance/chrominance separation circuit
JPH0413375A (en) Synchronizing separator circuit
JP2506336Y2 (en) Y / C separation device
KR0150965B1 (en) The signal process circuit of wide tv
JPH033029Y2 (en)
JP2876610B2 (en) Color signal processing circuit
JPH01270482A (en) Color difference signal processor
JPS5819186B2 (en) color television receiver
JP3445297B2 (en) Multi-system digital television receiver
JPH06292229A (en) Comb-line filter circuit
JPH09154156A (en) Yc separator circuit
JPH0385976A (en) Television system converter
JPH0681321B2 (en) Digital TV circuit
JPS63153973A (en) Video output device