JPH04183015A - Mosfet resistor circuit - Google Patents

Mosfet resistor circuit

Info

Publication number
JPH04183015A
JPH04183015A JP31108090A JP31108090A JPH04183015A JP H04183015 A JPH04183015 A JP H04183015A JP 31108090 A JP31108090 A JP 31108090A JP 31108090 A JP31108090 A JP 31108090A JP H04183015 A JPH04183015 A JP H04183015A
Authority
JP
Japan
Prior art keywords
mosfet
circuit
resistance value
bias voltage
resistance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP31108090A
Other languages
Japanese (ja)
Inventor
Satoru Tano
哲 田野
Mamoru Sawahashi
衛 佐和橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP31108090A priority Critical patent/JPH04183015A/en
Publication of JPH04183015A publication Critical patent/JPH04183015A/en
Pending legal-status Critical Current

Links

Landscapes

  • Networks Using Active Elements (AREA)

Abstract

PURPOSE:To easily enlarge the range of a variable resistance value by automatically changing the state of connecting plural MOSFET (field effect transistors) corresponding to a realizing resistance value. CONSTITUTION:This circuit is equipped with an input signal terminal 25, an output signal terminal 26, a clock signal input terminal, analog switches 27 and 28, a bias voltage setting circuit 30, a MOSFET switching circuit 29 and a switch changeover circuit 31. When the realizing resistance value is turned to an upper/lower limit in teh present connecting method of the MOSFET, according to the control signal of the bias voltage setting circuit 30 to change the realizing resistance value the switch changeover control circuit 31 switches the connecting state of the MOSFET to realize much larger or smaller resistance. Thus, since the state of connector the plural MOSFET is switched corresponding to the change of the realizing resistance value, the variable resistance value range of the MOSFET can be easily enlarged.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は電気的制御信号により可変範囲の拡大できる可
変抵抗回路に関するものである。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a variable resistance circuit whose variable range can be expanded by an electrical control signal.

〔従来の技術〕[Conventional technology]

集積可能な可変抵抗は複数の異なった抵抗値を持つ抵抗
を切り換えることにより実現可能である。この可変抵抗
回路の一例を第6図に示す。
An integratable variable resistor can be realized by switching resistors having a plurality of different resistance values. An example of this variable resistance circuit is shown in FIG.

同図において1は抵抗、2は入力端子、3は出力端子、
4はスイッチを示す。1の抵抗R11R2,R:lは各
々異なった抵抗値をもつ抵抗であり、これらを切り換え
ることで異なった抵抗を実現する。抵抗切替による可変
抵抗回路は集積化した場合、ICチップ上で大きな面積
を占める抵抗を複数使用するため面積が大きくなりすぎ
るという欠点がある。
In the figure, 1 is a resistor, 2 is an input terminal, 3 is an output terminal,
4 indicates a switch. The resistors R11R2, R:l of 1 are resistors having different resistance values, and different resistances are realized by switching these. When a variable resistance circuit using resistance switching is integrated, it has the disadvantage that the area becomes too large because it uses a plurality of resistors that occupy a large area on an IC chip.

1チツプモノリシツクIC化可能な可変抵抗回路にMO
SFET抵抗回路がある。このMOSFET抵抗回路は
MOSFETをゲート・ソース間電圧によりドレイン電
流を制御する電圧制御抵抗素子として用いるものである
。MOSFET抵抗回路は抵抗体としてのMOSFET
と、MOSFETのゲート・ソース間電圧を決めるバイ
アス電圧設定回路により構成される回路である。第2図
に回路構成を示す。同図においで5−1は入力端子、5
−2は出力端子、6はMOSFET、7はバイアス電圧
設定回路を示す。
MO in a variable resistance circuit that can be made into a 1-chip monolithic IC
There is an SFET resistance circuit. This MOSFET resistance circuit uses a MOSFET as a voltage-controlled resistance element that controls drain current using a gate-source voltage. MOSFET resistance circuit uses MOSFET as a resistor
This circuit is composed of a bias voltage setting circuit that determines the gate-source voltage of the MOSFET. Figure 2 shows the circuit configuration. In the same figure, 5-1 is an input terminal;
-2 is an output terminal, 6 is a MOSFET, and 7 is a bias voltage setting circuit.

バイアス電圧設定回路により抵抗値を補正する方法に直
接制御法と間接制御法がある。−例として直接制御法に
より、2つのMOSFETを用いた場合の構成を第3図
に示す。同図において8は入力端子、9は出力端子、1
0〜19はアナログスイッチ、20と21はMOSFE
T、22と23はMOSFETのゲート・ソース間のバ
イアス電圧保持容量、24はMOSFETのゲート・ソ
ース間のバイアス電圧設定回路を示す。アナログスイッ
チlO〜14と15〜19には同時に論理「1」が重な
らない相補的クロック信号を人力する。
There are two methods for correcting the resistance value using a bias voltage setting circuit: a direct control method and an indirect control method. - As an example, FIG. 3 shows a configuration using two MOSFETs using the direct control method. In the same figure, 8 is an input terminal, 9 is an output terminal, 1
0 to 19 are analog switches, 20 and 21 are MOSFE
T, 22 and 23 are bias voltage holding capacitors between the gate and source of the MOSFET, and 24 is a bias voltage setting circuit between the gate and source of the MOSFET. Analog switches IO-14 and 15-19 are simultaneously supplied with complementary clock signals whose logic "1" does not overlap.

第一の状態においてはMOSFET20はアナログスイ
ッチ10と12を介して入力端子8と出力端子9に接続
され、MOSFET21のドレイン、ゲート、ソースは
それぞれアナログスイッチ11,14.13を介してバ
イアス電圧設定回路24に接続される。
In the first state, the MOSFET 20 is connected to the input terminal 8 and the output terminal 9 via the analog switches 10 and 12, and the drain, gate, and source of the MOSFET 21 are connected to the bias voltage setting circuit via the analog switches 11, 14, and 13, respectively. 24.

第二の状態においてはMOSFET21はアナログスイ
ッチ15と18を介して入力端子8と出力端子9に接続
され、MOSFET20のドレイン、ゲート、ソースは
それぞれアナログスイッチ16.17.19を介してバ
イアス電圧設定回路24に接続される。抵抗端子からみ
ればMOSFETが入れ替わっても常に同じ値を持つ抵
抗が見える。このMOSFET可変抵抗回路において、
例えば電源電圧の高電位側を5■とし低電位側を0■と
すると、バイアス電圧設定回路による実際にあたえられ
るゲート・ソース間のバイアス電圧の範囲は1.5V〜
3.5■程度である。MOSFETのゲート・ソース間
電圧に対するドレイン電流特性を第4図に示す。第4図
を基にMOSFETの3極管特性を示す領域でのMOS
FETのゲート・ソース間電圧に対する抵抗値特性を第
5図に示す。バイアス電圧設定回路の出力範囲が■□8
〜■1,7とするとMOSFETの可変抵抗範囲はRI
〜R3となる。
In the second state, MOSFET 21 is connected to input terminal 8 and output terminal 9 via analog switches 15 and 18, and the drain, gate, and source of MOSFET 20 are connected to the bias voltage setting circuit via analog switches 16, 17, and 19, respectively. 24. If you look at the resistance terminal, you can see a resistance that always has the same value even if the MOSFET is replaced. In this MOSFET variable resistance circuit,
For example, if the high potential side of the power supply voltage is 5■ and the low potential side is 0■, the range of bias voltage between the gate and source that is actually applied by the bias voltage setting circuit is 1.5V ~
It is about 3.5■. FIG. 4 shows the drain current characteristics with respect to the gate-source voltage of the MOSFET. MOS in the region showing the triode characteristics of MOSFET based on Figure 4
FIG. 5 shows the resistance value characteristics with respect to the gate-source voltage of the FET. The output range of the bias voltage setting circuit is ■□8
~ ■ If it is 1,7, the variable resistance range of MOSFET is RI
~R3.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

上記、従来の回路では、電源電圧を太き(すれば、可変
にできるゲート・ソース間電圧範囲は拡大できるが、消
費電力の点で不利である。
In the above-mentioned conventional circuit, the power supply voltage is increased (by doing so, the variable gate-source voltage range can be expanded, but this is disadvantageous in terms of power consumption).

従って、一定の電源電圧のもとでは可変にできるゲート
・ソース間電圧の範囲が限定されるため、MOSFET
の可変抵抗値範囲が限定されてしまうという欠点がある
Therefore, under a constant power supply voltage, the range of variable gate-source voltage is limited, so MOSFET
The disadvantage is that the range of variable resistance values is limited.

MOSFET可変抵抗回路の抵抗値の範囲はある寸法の
MOSFETを単独で用いた場合、バイアス電圧設定回
路の出力の上限と下限により限定される。
The range of resistance values of the MOSFET variable resistance circuit is limited by the upper and lower limits of the output of the bias voltage setting circuit when a MOSFET of a certain size is used alone.

バイアス電圧設定回路の上限と下限はtBt圧を大きく
すると拡大できるが、特に集積化した場合には電源電圧
は小さい方が有利であることから、MOSFET可変抵
抗をモノリシックIC化した場合、可変抵抗値範囲を拡
大することは困難である。この問題点を鑑み本発明では
その目的としてフィルタ周波数特性の可変範囲が拡大で
きるMOSFET可変抵抗回路を得ることにある。
The upper and lower limits of the bias voltage setting circuit can be expanded by increasing the tBt pressure, but since it is advantageous to have a smaller power supply voltage especially when integrated, when a MOSFET variable resistor is made into a monolithic IC, the variable resistance value Expanding the range is difficult. In view of this problem, an object of the present invention is to obtain a MOSFET variable resistance circuit that can expand the variable range of filter frequency characteristics.

〔課題を解決するための手段〕[Means to solve the problem]

本発明のMOSFET可変抵抗回路は、MOSFETの
ゲート・ソース間に所要のバイアスを与えるバイアス電
圧設定回路と、抵抗体としての複数のMOSFETと、
MOSFETの接続形態を変化させるスイッチ回路と、
前記バイアス電圧設定回路の制御信号により前記スイッ
チ回路を制御するスイッチ切替制御回路から構成される
。実現抵抗値が現状の?l05FI”Tの接続方法にお
ける上・下限になった場合、実現抵抗値を変化させるバ
イアス電圧設定回路の制御信号によりスイッチ切替え制
御回路はMOSFETの接続状態をさらに大きい、ある
いは小さな抵抗を実現できるように切替える。
The MOSFET variable resistance circuit of the present invention includes a bias voltage setting circuit that applies a required bias between the gate and source of the MOSFET, a plurality of MOSFETs as resistors,
A switch circuit that changes the connection form of MOSFET,
The bias voltage setting circuit includes a switch switching control circuit that controls the switch circuit using a control signal from the bias voltage setting circuit. What is the actual resistance value? When the upper or lower limit of the connection method of 105FI"T is reached, the switch changeover control circuit changes the MOSFET connection state to realize a larger or smaller resistance using the control signal of the bias voltage setting circuit that changes the realized resistance value. Switch.

従来の技術とは異なり複数のMOSFETの接続状態を
実現抵抗値の変化に応じて切り換えることを最も主要な
特徴とする。
Unlike conventional technology, the main feature is that the connection state of multiple MOSFETs can be switched according to changes in the realized resistance value.

〔実施例〕〔Example〕

本発明の特徴は従来のMOSFET抵抗回路に比較し実
現抵抗値によりMOSFETの接続状態を自動的に切り
替えることにより、可変抵抗値範囲の拡大した抵抗回路
を実現することにある。本発明のMOSFET抵抗回路
として一般的な複数の?l05FETの接続状態を切り
替える場合の構成を第1図に示す。同図において25は
入力信号端子、26は出力信号端子、33はクロック信
号入力端子、27と28はアナログスイッチ、30はゲ
ート・ソース間のバイアス電圧設定回路、29はMOS
FETの接続状態を変化させるスイッチと抵抗体として
の複数のMOSFETにより構成されるMOSFET切
替回路、31はバイアス電圧設定回路の制御信号により
29のMOSFET切替回路の接続状態を変化されるス
イッチ切替回路を示す。MOSFET切替回路の抵抗端
子と接続するアナログスイッチ2にと2に−1は同時に
論理「1コの重なる時間のない互いに相補的なりロック
信号により駆動される。この論理rllが「0」になる
までの時間をTとする。アナログスイッチ2に−1と2
に+1は論理「1」になる時間がT / nだけずれる
。電圧設定回路と接続するアナログスイッチ2に’−1
は向かい合うアナログスイッチ2kが論理「1」になる
直前のT/n時間だけ論理「1」になる。この方法によ
りMOSFET可変抵抗回路はn個の抵抗を実現できる
。MOSFET可変抵抗回路を構成するMOSFET切
替回路の一般図を第7図に示す。37は入力端子、36
は出力端子、35はゲート・ソース間のバイアス電圧設
定回路からの入力端子、34はスイッチ切替制御回路か
らの制御信号入力端子、35〜41はアナログスイッチ
、42はMOSFETを示す。m個のMOSFETを用
いる場合、アナログスイッチ40の内、m番のアナログ
スイッチのみが論理「l」となり、他は論理「0」とし
、アナログスイッチ41は抵抗値補正時においては1〜
m番までのアナログスイッチが論理「1」となり、他は
論理「0」とし、信号通過時ではアナログスイッチ41
は論理「0」とする。またMOSFETの接続方法とし
て直列の場合はアナログスイッチ39は論理「1」とし
、アナログスイッチ38は論理「0」とし、並列の場合
はアナログスイッチ39は論理「0」とし、アナログス
イッチ38は論理「1」とすることでm個のMOSFE
Tの直列、並列接続が実現できる。
A feature of the present invention is that, compared to conventional MOSFET resistance circuits, a resistance circuit with a wider variable resistance value range can be realized by automatically switching the connection state of MOSFETs depending on the realized resistance value. A plurality of common MOSFET resistance circuits of the present invention? FIG. 1 shows a configuration for switching the connection state of the 105FET. In the figure, 25 is an input signal terminal, 26 is an output signal terminal, 33 is a clock signal input terminal, 27 and 28 are analog switches, 30 is a gate-source bias voltage setting circuit, and 29 is a MOS
A MOSFET switching circuit composed of a switch that changes the connection state of the FET and a plurality of MOSFETs as a resistor, 31 is a switch switching circuit that changes the connection state of the MOSFET switching circuit 29 by a control signal of a bias voltage setting circuit. show. The analog switches 2 and 2-1 connected to the resistance terminals of the MOSFET switching circuit are simultaneously driven by complementary lock signals with no overlapping logic until this logic rll becomes 0. Let T be the time. -1 and 2 to analog switch 2
+1 shifts the time at which the logic becomes "1" by T/n. '-1 to analog switch 2 connected to voltage setting circuit
becomes logic "1" only for T/n time immediately before the opposing analog switch 2k becomes logic "1". By this method, the MOSFET variable resistance circuit can realize n resistances. FIG. 7 shows a general diagram of a MOSFET switching circuit constituting a MOSFET variable resistance circuit. 37 is an input terminal, 36
is an output terminal, 35 is an input terminal from a gate-source bias voltage setting circuit, 34 is a control signal input terminal from a switch switching control circuit, 35 to 41 are analog switches, and 42 is a MOSFET. When m MOSFETs are used, only the m-th analog switch among the analog switches 40 has logic "L", the others have logic "0", and the analog switch 41 has logic "1" to "0" when correcting the resistance value.
Analog switches up to m number are logic "1", others are logic "0", and when a signal passes, analog switch 41
is logical "0". In addition, when the MOSFETs are connected in series, the analog switch 39 is set to logic "1" and the analog switch 38 is set to logic "0", and when the MOSFETs are connected in parallel, the analog switch 39 is set to logic "0", and the analog switch 38 is set to logic "0". 1”, m MOSFEs
T series and parallel connections can be realized.

MOSFET抵抗回路の一例として「アイ・イー・イー
・イー・トランザクション・オン・サーキット・アンド
・システムズ、CAS−29巻、5号、 1982年、
5月(IEEE Transaction on C1
rcuits andSystems、 vol、cA
s−29,No、5. May、 1982.) Jに
記載されたスイッチトレジスタフィルタに用いられてい
るバイアス電圧設定回路にスイッチトキャバシタ積分器
を用いたスイッチトレジスタ回路がある。スイッチトレ
ジスタ回路に本発明のMOSFET可変抵抗回路を適用
した場合の一例として、1個のMOSFETと2個のM
OSFET直列接続に接続状態を変化させる場合の抵抗
値補正時の回路構成を第8図に示す。同図において46
は入力端子、63は出力端子、51〜59はアナログス
イッチ、60と61はMOSFET、47と48はゲー
ト・ソース間のバイアス電圧を保持するコンデンサ、4
3はスイッチトキャパシタ積分器のアナログスイッチを
制御するクロック信号入力端子、45はクロック信号の
周波数を検出する周波数検出器、44は周波数検出器の
情報を基に1個のMOSFETから2個のMOSFET
直列接続に接続状態を変化させるスイッチ切替制御回路
、49はスイッチトキャパシタ積分器の標本化容量、5
0は積分容量、60は演算増幅器を示す。アナログスイ
ッチ56〜59には同時に論理「1」の重なる時間のな
い相補的なりロック信号を入力することで、アナログス
イッチ56〜59と標本化容量Cは等価抵抗値として、
R= 1/(rsc−c)        1)を実現
する。 MOSFETの抵抗値はこの等価抵抗値に等し
くなるように抵抗値を補正される。従って、MOSFE
Tの実現抵抗値Rオアは、RFE?= 1/ Cr5c
 −C)       (2)となる。スインチトキャ
パシタ積分器のアナログスイッチのクロック周波数の時
間変化に対するアナログスイッチ51〜55の時間変化
を第9図に示し、動作を説明する。2個のMOSFET
は同じサイズのものを用いているとする。単独のMOS
FETではバイアス電圧設定回路の出力電圧範囲y a
i、〜■□、に対して可変抵抗値範囲はR1□つ〜Rt
winであり、MOSFETを2個直列に接続すると可
変抵抗範囲は2 Rr*mx” R+m=nとなる。実
現抵抗値がR1イ、7付近つまりスイッチトキャパシタ
積分器のクロック周波数がft以下の場合はアナログス
イッチ54と55は論理「1」とし、アナログスイッチ
51〜53は論理「o」とすることで、入力端子46と
出力端子63がらは抵抗として1個のMOSFET形が
見える。実現抵抗値が増大し実現抵抗値Rtで自動的に
アナログスイッチ54と55を論理rQJとし、アナロ
グスイッチ51〜53を論理「1」とすることで入力端
子46と出力端子63からは抵抗として2個のMOSF
ET直列接続形が見えるように自動的に接続状態を変化
させる。 MOSFETの2個の直列接続方法では最大
抵抗値2R,□はで実現可能である。従って、MOSF
ETの接続方法を自動的に1個のMOSFET形から2
個のMOSFET直列接続形に切り替えることで2R1
□〜Rl、、、inに可変抵抗値範囲が拡大できる。M
OSFETのゲート・ソース間電圧に対する抵抗値の特
性を第10図に示す。さらに多(のMOSFETを切り
替えことでさらに可変抵抗値範囲を拡大できる。この結
果から明らかなように、従来の技術に比べて抵抗値の範
囲が拡大できるという改善点がある。
As an example of a MOSFET resistance circuit, "IEE Transactions on Circuits and Systems, CAS-29, No. 5, 1982,
May (IEEE Transaction on C1
rcuits and Systems, vol, cA
s-29, No, 5. May, 1982. ) There is a switched resistor circuit using a switched capacitor integrator as a bias voltage setting circuit used in the switched resistor filter described in J. As an example of a case where the MOSFET variable resistance circuit of the present invention is applied to a switched resistor circuit, one MOSFET and two M
FIG. 8 shows a circuit configuration when correcting the resistance value when the connection state is changed to a series connection of OSFETs. In the same figure, 46
is an input terminal, 63 is an output terminal, 51 to 59 are analog switches, 60 and 61 are MOSFETs, 47 and 48 are capacitors that hold the bias voltage between the gate and source, 4
3 is a clock signal input terminal that controls the analog switch of the switched capacitor integrator, 45 is a frequency detector that detects the frequency of the clock signal, and 44 is used to select from one MOSFET to two MOSFETs based on the information from the frequency detector.
49 is a switching control circuit for changing the connection state of the series connection; 49 is a sampling capacitor of a switched capacitor integrator; 5
0 indicates an integral capacitance, and 60 indicates an operational amplifier. By simultaneously inputting complementary lock signals with no overlap of logic "1" to the analog switches 56 to 59, the analog switches 56 to 59 and the sampling capacitor C have an equivalent resistance value of
Realize R= 1/(rsc-c) 1). The resistance value of the MOSFET is corrected to be equal to this equivalent resistance value. Therefore, MOSFE
Is the realized resistance value Ror of T equal to RFE? = 1/Cr5c
-C) (2). FIG. 9 shows the time changes of the analog switches 51 to 55 with respect to the time change of the clock frequency of the analog switches of the pinched capacitor integrator, and the operation thereof will be explained. 2 MOSFETs
Assume that the same size is used. Single MOS
For FETs, the output voltage range of the bias voltage setting circuit y a
For i, ~■□, the variable resistance value range is R1□~Rt
If two MOSFETs are connected in series, the variable resistance range will be 2Rr*mx” R+m=n.If the realized resistance value is around R1,7, that is, if the clock frequency of the switched capacitor integrator is below ft, then By setting the analog switches 54 and 55 to logic "1" and setting the analog switches 51 to 53 to logic "o", one MOSFET type can be seen as a resistor between the input terminal 46 and the output terminal 63. When the realized resistance value increases and the realized resistance value Rt automatically sets the analog switches 54 and 55 to logic rQJ, and sets the analog switches 51 to 53 to logic "1", a resistance of 2 is output from the input terminal 46 and the output terminal 63. MOSF
Automatically change the connection state so that the ET series connection type is visible. By connecting two MOSFETs in series, a maximum resistance value of 2R, □ can be achieved. Therefore, MOSF
Automatically changes the ET connection method from one MOSFET type to two
2R1 by switching to MOSFET series connection type.
The variable resistance value range can be expanded to □ to Rl,...in. M
FIG. 10 shows the resistance value characteristics with respect to the gate-source voltage of the OSFET. By switching more MOSFETs, the variable resistance value range can be further expanded. As is clear from this result, there is an improvement over the conventional technology in that the resistance value range can be expanded.

〔発明の効果〕〔Effect of the invention〕

本発明は複数のMOSFETの接続状態を実現抵抗値に
より自動的に変化させることで、従来の・  MOSF
ET抵抗回路よりも可変抵抗値範囲を拡大できることが
可能となった。特にその抵抗値をフィルタ内部の制御回
路からの電気的制御信号により?’l05FETの抵抗
値を拡大できることが可能であるためのモノリシンク集
積化できるという利点がある。
The present invention automatically changes the connection state of multiple MOSFETs depending on the realized resistance value, thereby improving the connection state of multiple MOSFETs.
It has become possible to expand the variable resistance value range compared to the ET resistance circuit. In particular, is the resistance value determined by an electrical control signal from the control circuit inside the filter? Since the resistance value of the 'l05FET can be expanded, there is an advantage that monolithic integration is possible.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明のMOSFET抵抗回路の回路構成、第
2図は従来のMOSFET抵抗回路の構成図、第3図は
従来の直接制御のMOSFET抵抗回路の一例、第4図
はMOSFETのドレイン電流特性、第5図はMOSF
ETゲート・ソース間電圧抵抗特性、第6図は従来の抵
抗組み合わせによる可変抵抗回路の構成図、第7図は本
発明のMOSFET抵抗回路の別の回路構成、第8図は
本発明の1SFET抵抗回路の一例におけるMOSFE
T抵抗補正時の回路構成、第9図はMOSFETゲート
・ソース間電圧抵抗値特性、第10図はMOSFETの
ゲート・ソース間電圧に対する抵抗値の特性。 1・・・抵抗、 2、5−1. 8.25.37.46・・・入力端子、
3、5−2. 9.26.36.63・・・出力端子、
4・・・スイッチ、 ?、 24.30・・・バイアス電圧設定回路、6、2
0.21.42.60.61−MOSFET、22、2
3.47.48・・・コンデンサ、10〜19.27.
28.37〜40.51〜59・・・アナログスイッチ
、 45・・・周波数検出器、 31、44・・・スイッチ切替制御回路、29・・・?
l05FET切替回路、 62・・・演算増幅器、 33・・・クロック信号入力端子、 34・・・制御信号入力端子、 53・・・基準電圧入力端子、 35・・・ゲート電圧大刀端子。  以上下1 図 第2図 第3図 第5図 第6図 第7叉 第8図 第 9 図
Figure 1 shows the circuit configuration of the MOSFET resistance circuit of the present invention, Figure 2 is a configuration diagram of a conventional MOSFET resistance circuit, Figure 3 is an example of a conventional directly controlled MOSFET resistance circuit, and Figure 4 shows the drain current of the MOSFET. Characteristics, Figure 5 is MOSF
ET gate-source voltage resistance characteristics, Fig. 6 is a configuration diagram of a variable resistance circuit using a conventional resistance combination, Fig. 7 is another circuit configuration of the MOSFET resistance circuit of the present invention, and Fig. 8 is a 1SFET resistor of the present invention. MOSFE in an example of a circuit
The circuit configuration when correcting the T resistance, FIG. 9 shows the MOSFET gate-source voltage resistance value characteristics, and FIG. 10 shows the resistance value characteristics with respect to the MOSFET gate-source voltage. 1...Resistance, 2, 5-1. 8.25.37.46...Input terminal,
3, 5-2. 9.26.36.63...output terminal,
4...Switch, ? , 24.30...bias voltage setting circuit, 6, 2
0.21.42.60.61-MOSFET, 22, 2
3.47.48... Capacitor, 10-19.27.
28.37-40.51-59... Analog switch, 45... Frequency detector, 31, 44... Switch switching control circuit, 29...?
105FET switching circuit, 62... operational amplifier, 33... clock signal input terminal, 34... control signal input terminal, 53... reference voltage input terminal, 35... gate voltage long sword terminal. Below 1 Figure 2 Figure 3 Figure 5 Figure 6 Figure 7 and Figure 8 Figure 9

Claims (1)

【特許請求の範囲】[Claims] ゲートとドレイン間が抵抗体として用いられるMOSF
ET抵抗回路において、前記MOSFET抵抗回路は、
抵抗体としての複数のMOSFET(電界効果型トラン
ジスタ)と、前記MOSFETのゲート・ソース間に所
要のバイアス電圧を与えるバイアス電圧設定回路と、前
記MOSFETの接続形態を変化させるスイッチ回路と
、前記バイアス電圧設定回路の制御信号により前記アナ
ログスイッチを制御するスイッチ切換制御回路から構成
されることを特徴とするMOSFET抵抗回路。
MOSF where the area between the gate and drain is used as a resistor
In the ET resistance circuit, the MOSFET resistance circuit includes:
A plurality of MOSFETs (field effect transistors) as resistors, a bias voltage setting circuit that applies a required bias voltage between the gate and source of the MOSFET, a switch circuit that changes the connection form of the MOSFET, and the bias voltage A MOSFET resistance circuit comprising a switch switching control circuit that controls the analog switch using a control signal from a setting circuit.
JP31108090A 1990-11-16 1990-11-16 Mosfet resistor circuit Pending JPH04183015A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP31108090A JPH04183015A (en) 1990-11-16 1990-11-16 Mosfet resistor circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP31108090A JPH04183015A (en) 1990-11-16 1990-11-16 Mosfet resistor circuit

Publications (1)

Publication Number Publication Date
JPH04183015A true JPH04183015A (en) 1992-06-30

Family

ID=18012882

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31108090A Pending JPH04183015A (en) 1990-11-16 1990-11-16 Mosfet resistor circuit

Country Status (1)

Country Link
JP (1) JPH04183015A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005528836A (en) * 2002-06-03 2005-09-22 テレフオンアクチーボラゲット エル エム エリクソン(パブル) Amplifier circuit, gyrator circuit, filter device and method for amplifying a signal

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005528836A (en) * 2002-06-03 2005-09-22 テレフオンアクチーボラゲット エル エム エリクソン(パブル) Amplifier circuit, gyrator circuit, filter device and method for amplifying a signal

Similar Documents

Publication Publication Date Title
US5977814A (en) Driving circuit for IGBT
US20020101280A1 (en) Programmable RC filter
KR940009399B1 (en) Dc blocking circuit
US4677323A (en) Field-effect transistor current switching circuit
US5805029A (en) Digitally adjustable crystal oscillator with a monolithic integrated oscillator circuit
JPH04183015A (en) Mosfet resistor circuit
JPH08213893A (en) Semiconductor integrated circuit
US4508982A (en) Floating node stabilizing circuit for a switched-capacitor circuit and filter
JP2792849B2 (en) Variable capacitance device in semiconductor integrated circuit
US5714907A (en) Apparatus for providing digitally-adjustable floating MOS capacitance
JPH0733026U (en) Phase shifter
JPS61237512A (en) Semiconductor integrated circuit
JPS63142716A (en) Input switching circuit
JPS60102014A (en) Semiconductor device
JPH06216727A (en) Delay time variable logic circuit
JPH03127508A (en) Cmos delay circuit
GB2084822A (en) Switchable analogue signal inverter
JP2564341B2 (en) Balanced conversion circuit using high-frequency signal switching circuit
JPH01245614A (en) Semiconductor integrated circuit
JPH02170620A (en) Semiconductor device
JPS6390916A (en) Analog switch
JPS614323A (en) Analog switch
JPH02162912A (en) Filter circuit
JPS60163532A (en) Large current control circuit for mos integrated circuit
JPS62130013A (en) Delay device