JPH04182776A - Discrete cosine transformer - Google Patents
Discrete cosine transformerInfo
- Publication number
- JPH04182776A JPH04182776A JP2312034A JP31203490A JPH04182776A JP H04182776 A JPH04182776 A JP H04182776A JP 2312034 A JP2312034 A JP 2312034A JP 31203490 A JP31203490 A JP 31203490A JP H04182776 A JPH04182776 A JP H04182776A
- Authority
- JP
- Japan
- Prior art keywords
- data
- product
- sum
- output
- selector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 241001269238 Data Species 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 7
- 239000011159 matrix material Substances 0.000 description 7
- 238000007796 conventional method Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Landscapes
- Complex Calculations (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は離散コサイン変換装置と逆離散コサイン変換装
置に関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a discrete cosine transform device and an inverse discrete cosine transform device.
一般に、Ｎ次の離散コサイン変換（以下、ＤＣＴと記す
）と逆離散コサイン変換（以下、ＩＤＣＴと記す）を実
行するＤＣＴ装置とＩＤＣＴ装置はＮＸＮのＤＣＴまた
はＩＤＣＴ変換行列とＮ次の入力データベクトルＱ乗算
を行う装置であり、例えば第４図に示すようにＮを８と
した場合、８個のデータからなる入力データベクトルが
入力される入力端子４００に、変換行列の行方向の８個
のＤＣＴまたはＩＤＣＴ変換係数と入力データの積和演
算を行う同一構成の８個の積和演算器１１０゜１１１．
１１２．・・・、１１７を並列に接続し、変換結果であ
る積和演算データを選択器４８０で順次選択して出力端
子４８１に出力する。積和演算器１１０は、積和演算器
の入力端子１１８から入力される入力データと係数メモ
リ１２０から読み出されたＤＣＴまたはＩＤＣＴ変換係
数を乗算器１３０で乗算して乗算結果をレジスタ１４０
に格納し、レジスタ１４０の出力データとレジスタ１５
０の出力データを加算器１６０で加算して累算結果をレ
ジスタ１５０に格納する。積和演算が終了するとレジス
タ１５０の積和演算データをレジスタ１７０に格納する
。In general, a DCT device and an IDCT device that perform an N-order discrete cosine transform (hereinafter referred to as DCT) and an inverse discrete cosine transform (hereinafter referred to as IDCT) are configured using an NXN DCT or IDCT transformation matrix and an N-order input data vector. This is a device that performs Q multiplication. For example, when N is 8 as shown in FIG. Eight product-sum calculators 110, 111. with the same configuration perform product-sum calculations of DCT or IDCT transform coefficients and input data.
112. . The product-sum calculator 110 multiplies the input data input from the input terminal 118 of the product-sum calculator by the DCT or IDCT conversion coefficient read from the coefficient memory 120 using a multiplier 130, and stores the multiplication result in a register 140.
The output data of register 140 and register 15 are stored in
The output data of 0 is added by an adder 160 and the accumulated result is stored in the register 150. When the sum-of-products operation is completed, the sum-of-products operation data in the register 150 is stored in the register 170.
しかしながら従来の方式では、Ｎ個の入力データの変換
のためにＮＸＮ回の乗算演算と（Ｎ−１）×Ｎ回の加算
演算を行う必要があるので、演算量が多く演算に膨大な
時間が必要になるという欠点があった。However, in the conventional method, it is necessary to perform N×N multiplication operations and (N-1)×N addition operations to convert N input data, so the amount of calculation is large and the calculation time is enormous. The drawback was that it was necessary.
本発明の目的は、ＤＣＴとＩＤＣＴの機能を維持しなが
ら演算量を減らし演算速度を向上させたＤＣＴ装置とＩ
ＤＣＴ装置を提供することにある。An object of the present invention is to provide a DCT device and an I/O device that reduce the amount of calculation and improve the calculation speed while maintaining the functions of DCT and IDCT.
The purpose of the present invention is to provide a DCT device.
口課題を解決するための手段〕
本発明の離散コサイン変換装置は、Ｎ個の入力データを
２個で１組とする与組め組み合わせデータの系列を生成
し２個のデータを同時に出力するデータ組み合わせ器と
、前記データ組み合わせ器から出力される２個のデータ
を加、算する加算器と、前記加算器の出力を入力データ
とする今個の積和演算器と、前記データ組み合わせ器か
ら出力される２個のデータを減算する減算器と、前記減
算器の出力を入力データとするＮ／２個の積和演算器と
、前記Ｎ個の積和演算器から１個ずつ出力される積和演
算データを順次選択する選択器とを有する。[Means for Solving the Problems] The discrete cosine transform device of the present invention generates a series of combined combination data in which two pieces of N input data form one set, and outputs two pieces of data at the same time. an adder that adds two pieces of data output from the data combiner; a product-sum calculator that uses the output of the adder as input data; a subtracter that subtracts two pieces of data; N/2 product-sum calculators that take the output of the subtracters as input data; and a product-sum calculator that outputs one product-sum calculator from each of the N product-sum calculators. and a selector that sequentially selects calculation data.
また本発明の逆離散コサイン変換装置は、Ｎ個の入力デ
ータを第１および第２のデータ系列に分配するデータ分
配器と、前記第１のデータ系列を入力データとするＮ／
２個の積和演算器から成る第１の積和演算器群と、前記
第２のデータ系列を入力データとするＮ個の積和演算器
から成る第２の積和演算器群と、前記第１の積和演算器
群から出力される積和演算データを順次選択する第１の
選択器と、前記第２の積和演算器群から出力される積和
演算データを順次選択する第２の選択器と、前記第１お
よび第２の選択器の出力を入力とする加算器および減算
器と、前記加算器および減算器の出力データを交互に選
択し送出する第３の選択器とを有する。Further, the inverse discrete cosine transform device of the present invention includes a data distributor that distributes N input data into first and second data streams, and an N/N data stream that uses the first data stream as input data.
a first product-sum computing unit group consisting of two product-sum computing units; a second product-sum computing unit group consisting of N product-sum computing units using the second data series as input data; a first selector that sequentially selects product-sum calculation data output from the first product-sum calculation unit group; and a second selector that sequentially selects product-sum calculation data output from the second product-sum calculation unit group; a selector, an adder and a subtracter that receive the outputs of the first and second selectors as inputs, and a third selector that alternately selects and sends output data of the adder and subtracter. have
さらにまた本発明の離散コサイン変換および逆離散コサ
イン変換装置は、Ｎ個の入力データを２個で１組とする
Ｎ／２組の組み合わせデータの系列を生成し２個のデー
タを同時に出力するデータ組み合わせ器と、前記データ
組み合わせ器から出力される２個のデータを加算する第
１の加算器と、前記データ組み合わせ器から出力される
２個のデータを減算する第１の減算器と、前記Ｎ個の入
力データを第１および第２テータ系列に分配するデータ
分配器と、前記第１の加算器の出力と前記データ分配器
の第１のデータ系列のどちらか一方を選択する第１の選
択器と、前記第１の選択器の出力を入力データとするＮ
個の第１の積和演算器群と、前記第１の積和演算器群か
ら出力される７個のデータを順次選択する第２の選択器
と、前記第１の減算器の出力と前記データ分配器の第２
のデータ系列のどちらか一方を選択する第３の選択器と
、前記第３の選択器の出力を入力データとするＮ個の第
２の積和演算器群と、前記第２の積和演算器群から出力
される９個のデータを順次選択する第４の選択器と、前
記第２および第４の選択器の出力を共通の入力とする第
２の加算器および第２の減算器と、前記第２および第４
の選択器と前記第２の加算器および前記第２の減算器の
出力を選択して出力する第５の選択器とを有する。Furthermore, the discrete cosine transform and inverse discrete cosine transform apparatus of the present invention generates a series of N/2 sets of combination data in which two pieces of N input data form one set, and outputs the two pieces of data simultaneously. a combiner; a first adder that adds two pieces of data output from the data combiner; a first subtracter that subtracts two pieces of data output from the data combiner; a data distributor that distributes input data of 1 to a first and a second theta series, and a first selection that selects either the output of the first adder or the first data series of the data distributor. N with the output of the first selector as the input data
a first group of product-sum calculators, a second selector that sequentially selects seven pieces of data output from the first group of product-sum calculators; 2nd data distributor
a third selector that selects either one of the data series; a second group of N product-sum calculation units whose input data is the output of the third selector; and the second product-sum calculation unit. a fourth selector that sequentially selects nine pieces of data output from the group of selectors; a second adder and a second subtractor that use the outputs of the second and fourth selectors as a common input; , said second and fourth
and a fifth selector that selects and outputs the outputs of the second adder and the second subtracter.
Ｎ （Ｎは２のベキ乗）次のＤＣＴは、入力データと出
力データをそれぞれＸｌ、ｙｌ（１，ｊ＝０．１，２．
・・・、Ｎ−１）とすると式（１）で定義される。N (N is a power of 2) The next DCT converts the input data and output data into Xl, yl (1, j=0.1, 2, .
..., N-1), it is defined by equation (1).
（ｉ、ｊ＝０．１．・・、Ｎ−１） （１）式
（１）を行列の形式で記述すると、式（２）のようにな
る。(i, j=0.1..., N-1) (1) When formula (1) is written in matrix form, it becomes formula (2).
ｙ ＝ Ｃｘ （
２）ここで、ＸはＮ×１の入力データベクトル、ｙはＮ
×１の出力データベクトル、
ＣはＮＸＮのＤＣＴ係数行列
て、行列Ｃの各要素ｃ１９、は、
（ｉ、Ｊ＝０．１．・・、Ｎ−１） （６）であ
る。y = Cx (
2) Here, X is N×1 input data vector, y is N
×1 output data vector, C is an N×N DCT coefficient matrix, and each element c19 of matrix C is (i, J=0.1..., N-1) (6).
ＤＣＴ係数行列Ｃの各要素には、
ｃ、、＝（−１）”Ｃ１，Ｎ−１−１
の関係があり、この関係を利用すると式（２）は、Ｎが
８の場合には式（８）のように変形できる。Each element of the DCT coefficient matrix C has the relationship c, , = (-1)''C1,N-1-1, and using this relationship, equation (2) can be transformed into equation (2) when N is 8. It can be transformed as shown in (8).
さらに、式（８）は式（９）、 ＧＯ＞のように２つの
行列式に展開できる。Furthermore, equation (8) can be expanded into two determinants as shown in equation (9), GO>.
式（９）、Ｑωより、ＤＣＴ演算は、Ｎ個のデータから
なる入力データベクトルの対称の位置にある２個の入力
データを予め加減算することにより、式（２）と比べて
ＤＣＴ係数との乗算回数を２分の１に減らすことができ
る。From Equation (9) and Qω, the DCT operation can be performed by adding and subtracting two input data at symmetrical positions of the input data vector consisting of N data in advance. The number of multiplications can be reduced to half.
以上より、本発明の第１項のＤＣＴ装置は、次数Ｎの場
合、Ｎ個の入力データをデータ組（Ｘ Ｏ。As described above, in the case of order N, the DCT device according to the first aspect of the present invention converts N pieces of input data into a data set (X O).
Ｘ Ｎ−１） ｒ （Ｘ ｌ ｒ Ｘ Ｎ ２） ＋
（Ｘ ２ ｒ ＸＮ−３） ＋ ”’ｒ（ＸＮ、、ＸＮ
）に変換するデータ組み合わせ器Ｔ τ
と、データ組の２個のデータを加算する加算器と、デー
タ組の２個のデータを減算する減算器と、加算器の出力
データ（Ｘｏ＋Ｘｙ−１） （ｘ、＋ｘＮ−２）。X N-1) r (X l r X N 2) +
(X 2 r XN-3) + ”'r(XN,,XN
), an adder that adds two pieces of data in the data set, a subtracter that subtracts the two pieces of data in the data set, and the output data of the adder (Xo+Xy-1) ( x, +xN-2).
（ｘ ２ ＋ ＸＮ−３）、 ・−、（ｘ４−１＋ｘ４
）が入力され式（９）を実行する与信の積和演算器と
、減算器の比カデータ（ＸＯＸＮ−１１（ＸＩ Ｘ５
−ｚ）＋ （ｘ＋−Ｘ ＞−３） ＋ ” ’ Ｊ （
Ｘ Ｎ−’ｔ Ｘ ｙ ）が入力され式ａｏ＋ヲ実τ
行する与信の積和演算器と、積和演算器から出力される
Ｎ個のデータを順次選択して積和演算器の出力データを
並び変えるための選択器とにより構成できる。その結果
、従来方式に比べて演算回数を２分の１に半減できる。(x 2 + XN-3), ・-, (x4-1+x4
) is input and executes equation (9), and the ratio data (XOXN-11 (XI
-z)+ (x+-X >-3) + ” ' J (
X N -'t It can be configured with a selector for rearranging. As a result, the number of calculations can be halved compared to the conventional method.
Ｎ次のＩＤＣＴは、入力データと出力データをそれぞれ
３’ｉ、Ｘｉとすると式０１）で定義される。The Nth-order IDCT is defined by equation 01), where input data and output data are 3'i and Xi, respectively.
（ｉ、ｊ＝ｏ、１．・・・、Ｎ−１） Ｑｌ）弐
〇〇を行列の形式で記述すると、弐０りのようになる。(i, j=o, 1..., N-1) Ql) When 200 is written in the form of a matrix, it becomes 20.
ｘ＝Ｄｙ
ＱＺここで、ｙはＮＸＩの入力データベクトル、Ｘば
ＮＸＩの出力データベク）／ぺＤはＮＸＮの■ＤＣＴ係
数行列で、行列の各要素ｄ１．１は、（ｉ、ｊ＝０．１
．・・・、Ｎ−１） Ｑ３）、 である。ＩＤＣ
Ｔ係数行列りの各要素には、ｄ 、、、＝＝ （−
１）ノ ｄＮ−ｔ−＋＝
０４）の関係があり、この関係を利用
すると式Ｑ２＋は、Ｎが８の場合式（Ｉｓ）ａｏのよう
に変形できる。x=Dy
QZHere, y is the input data vector of NXI,
．． ..., N-1) Q3). IDC
Each element of the T coefficient matrix has d, , == (−
1) ノ dN-t-+=
04), and by using this relationship, formula Q2+ can be transformed into formula (Is)ao when N is 8.
さらに、弐〇５）は弐〇７）ａｓのように２つの行２列
式に展開できる。Furthermore, 205) can be expanded into two rows and two columns like 207) as.
式αａ、ａａ、ａ秒より、ＩＤＣＴ演算は、Ｎ個のデー
タからなる入力データ系列を偶数番目と奇数番目に分け
てＤＣＴ係数と積和演算し、積和演算データを加減算す
ることにより実現でき、かつ式ｑつに比べて乗算回数を
２分の１に減らすことができる。From the formulas αa, aa, and a second, IDCT operation can be realized by dividing the input data series consisting of N data into even and odd numbers, performing a product-sum operation with the DCT coefficient, and adding and subtracting the product-sum operation data. , and the number of multiplications can be reduced to half compared to q equations.
以上より、本発明の第２項のＩＤＣＴ装置は、次数Ｎの
場合、Ｎ個の入力データ（ｙｏ、 ）’＋＋・・・＋
３’Ｎ−１）を（’Ｉ ｏ ＋ ｙ２１ ”’ ｌ
’Ｉ Ｎ−２）と（ｙｌ。From the above, in the case of the order N, the IDCT device according to the second aspect of the present invention receives N pieces of input data (yo, )'++...+
3'N-1) as ('I o + y21 ''' l
'I N-2) and (yl.
３’３１・・・ｒｙＮ−１）のように２個のデータ系列
に分配して出力するデータ分配器と、データ分配器のそ
れぞれの出力端子に接続され式０７）を実行するＮ／２
個の積和演算器と、式Ｇ印を実行するキ個の積和演算器
と、積和演算器から出力されるデータ（２０゜Ｚ、、Ｚ
２．Ｚ３＋−、ＺＮ−、）を組（２０，２＋）。3'31...ryN-1), which distributes the data into two data streams and outputs them; and N/2, which is connected to each output terminal of the data distributor and executes Equation 07).
x product-sum calculators, k product-sum calculators that execute the formula G, and data output from the product-sum calculators (20°
2. Z3+-, ZN-,) are set (20, 2+).
（Ｚ２． Ｚ３）、−、（ＺＮ−２，ＺＮ−１）のよ
うに組み合わせるデータ選択器と、１組の２個のデータ
を加算する加算器と減算する減算器により構成できる。It can be configured by a data selector that combines data such as (Z2, Z3), -, (ZN-2, ZN-1), an adder that adds a set of two data, and a subtracter that subtracts a set of two data.
その結果、従来方式に比べて演算回数は約２分の１に半
減できる。As a result, the number of calculations can be halved to approximately one-half compared to the conventional method.
また、本発明の第３項のＤＣＴとＩＤＣＴ兼用装置は、
本発明の第１項のＤＣＴ装置と第２項のＩＤＣＴ装置を
組み合わせたもので、積和演算器を共通として、積和演
算器のデータの入力部と出力部に選択器を付加してデー
タの流れを切り替えることにより、ＤＣＴ演算とよりＣ
Ｔ演算を実現できるようにしたものである。Further, the DCT and IDCT combined device according to the third aspect of the present invention is
This is a combination of the DCT device described in the first aspect of the present invention and the IDCT device described in the second aspect, which uses a product-sum calculator in common, and a selector is added to the data input and output parts of the product-sum calculator. By switching the flow of DCT operation and C
This makes it possible to implement the T operation.
次に本発明の実施例を図面を参照しながら説明する。 Next, embodiments of the present invention will be described with reference to the drawings.
第１図は本発明の第１の実施例を示すフロック図である
。同図においてＤＣＴ装置はＮを８とし、積和演算器を
８個接続してＤＣＴ演算を実行する。FIG. 1 is a block diagram showing a first embodiment of the present invention. In the figure, in the DCT device, N is set to 8, and eight product-sum calculation units are connected to execute the DCT calculation.
入力データ（Ｙｏｒ Ｘｌｌ Ｘ２１ Ｘ３１ Ｘｌｌ
Ｘ５１Ｘ６１ Ｘ７）は入力端子１００に入力される
。入力データはデータ組み合わせ器１０１て２個１組に
されて、（ｘｏ、Ｘ７）、（ｘ＋、Ｘ６）、（Ｘ２．ｘ
ｓ）。Input data (Yor Xll X21 X31 Xll
X51X61X7) are input to the input terminal 100. The input data is combined into two sets by the data combiner 101 to form (xo, X7), (x+, X6), (X2.x
s).
（Ｘ３． Ｘ４）の順番で出力される。They are output in the order of (X3.X4).
データ組み合わせ器１０１の出力データは加算器１０２
と減算器１０３の両方に入力される。加算器１０２から
出力される加算データ（ｘｏ＋ｘｙ）。The output data of the data combiner 101 is sent to the adder 102.
and the subtracter 103. Addition data (xo+xy) output from adder 102.
（ＸｌｌＸ６）、（ＸｌｌＸ５）、（Ｘ３＋Ｘ４）は積
和演算器１１０，１１１，１１２，１１３に入力され、
減算器１０３から出力される減算データ（ｘｏ−Ｘ７）
、 （ｘ＋ ｘｓ）、 （Ｘ２ ｘｓ）、 （Ｘ３
Ｘ４）は積和演算器１１４，１１５，１１６，１１
７に入力される。(XllX6), (XllX5), (X3+X4) are input to product-sum calculators 110, 111, 112, 113,
Subtraction data (xo-X7) output from subtracter 103
, (x+ xs), (X2 xs), (X3
X4) is a product-sum calculator 114, 115, 116, 11
7 is input.
積和演算器１１０，１１１，１１２，１１３゜１１４．
１１５，１１６，１１７にある係数メモリ１２０．・・
・には、それぞれＤＣＴ係数（ｃｏ、。。Product-sum calculators 110, 111, 112, 113°114.
Coefficient memory 120 .115 , 116 , 117 .・・・
・ are DCT coefficients (co, . . . ), respectively.
ＣＯ，ｌＩ Ｃ０，２・Ｃ０，３）ｌ （Ｃ２，ｏｒ
０２．ｌＩ Ｃ２，２・Ｃ２，３）・（Ｃ４，ＱＩＣ４
，１１Ｃ４，２Ｉ Ｃ４，３１（Ｃ６，Ｏｎ Ｃ６，ｌ
Ｉ Ｃ６，２＋０６．３）・（Ｃ１，Ｏｎ Ｃ１，ｌ・
Ｃ１，２＋Ｃ１，３）＋（Ｃ３，ＯｎＣ３，ｌ・Ｃ３，
２＋Ｃ３，３）・（Ｃ５，０ＩＣ５，１１Ｃ５，２・Ｃ
５，３１（Ｃ７，Ｏ・Ｃｔ、＋ｒ Ｃ７，２Ｉ Ｃ７，
３）が格納されており、積和演算器１１０，１１１，１
１２，１１３，１１４，１１５゜１１６．１１７はＤＣ
Ｔ係数と入力データの積和演算を実行して、レジスタ１
７０．・・・のそれぞれにＤＣＴ演算データ（Ｙ Ｏｒ
ｙ ２１３’ ４１ ’！ ６＋ ｙ ｌ ＋ｙ３１
Ｘ５１７７）を格納する。レジスタ１７０．・・・に
格納されたＤＣＴ演算演算メータ択器１８０により順次
選択され、０’ ｏｒ Ｙ ＋ ＋ Ｙ ２１ Ｙ ３
１ Ｘ４１’Ｉ ５＋ Ｙ ６＋ ｙｙ）の順番で出力
端子１８１より出力される。CO,lI C0,2・C0,3)l (C2,or
02. lI C2,2・C2,3)・(C4,QIC4
,11C4,2I C4,31(C6,On C6,l
I C6,2+06.3)・(C1,On C1,l・
C1,2+C1,3)+(C3,OnC3,l・C3,
2+C3,3)・(C5,0IC5,11C5,2・C
5,31(C7,O・Ct,+r C7,2I C7,
3) is stored, and the product-sum calculators 110, 111, 1
12,113,114,115゜116.117 is DC
Execute the product-sum operation of the T coefficient and the input data, and register register 1.
70. DCT calculation data (Y Or
y 213'41'! 6+ y l +y31
X5177) is stored. Register 170. ... are sequentially selected by the DCT calculation meter selector 180 stored in 0' or Y + + Y 21 Y 3
1 X41'I 5+ Y 6+ yy) are output from the output terminal 181 in the order.
第２図は本発明の第２の実施例を示すブロック図である
。同図においてＩＤＣＴ装置はＮを８とし、積和演算器
を８個接続してＩＤＣＴ演算を実行する。FIG. 2 is a block diagram showing a second embodiment of the invention. In the figure, the IDCT device executes the IDCT operation by setting N to 8 and connecting eight product-sum calculators.
入力データ（Ｙｏｒ Ｙ Ｉ＋ ｙ２＋ ｙ３＋ Ｙ
４ｒ ３’ｓ＋ｙ６＋ ｙｙ）は入力端子２００に入力
される。入力データは分配器２０１で（’Ｉ Ｏｒ ｙ
’２＋ Ｙ ４１ Ｖ ａ）と（３’ ｌＩ Ｘ３１３
’ ５＋ ｙｔ）の２のデータ系列に分けられ、データ
（Ｙｏｒ ３’２１ Ｘ４１３’ｅ）は並列に接続され
た４個の積和演算器１１０，１１１゜１１２．１１３に
入力され、データ０’ＩＩ Ｘ３１ｙ５．３’Ｔ）は並
列に接続された４個の積和演算器１１４．１１５，１１
６，１１７に入力される。Input data (Yor Y I+ y2+ y3+ Y
4r 3's+y6+yy) is input to the input terminal 200. The input data is sent to the distributor 201 ('I Or y
'2+ Y 41 V a) and (3' lI X313
' 5 + yt), and the data (Yor 3'21 II
6,117.
積和演算器１１０，１１１，１１２，１１３゜１１４．
１１５，１１６，１１７にある係数メモリ１２０、・・
・には、それぞれＩＤＣＴ係数（ｄｏ、。。Product-sum calculators 110, 111, 112, 113°114.
Coefficient memory 120 located at 115, 116, 117,...
・ are IDCT coefficients (do, . . . ), respectively.
ｄｏ２． ｄｏ、４． ｄｏ、ａ）、 （ｄ＋、ｏ、
ｄ＋、ｚ、 ｄ＋、＋、 ｄｌ、ａ）。do2. do, 4. do, a), (d+, o,
d+, z, d+, +, dl, a).
（ｄｚ、ｏ、 ｄｌ、２． ｄｌ、４． ｄｌ、ａ）、
（ｄ３．ｏ、 ｄｓ、ｚ。(dz, o, dl, 2. dl, 4. dl, a),
(d3.o, ds, z.
ｄ３．４＋ ｄ３．ｓ）、 （ｄｏ、、、 ｄｏ
、３． ｄｏ、ｓ、 ｄｏ、ｔｌ（ａｌ、ｌ、
ｄｌ、３＋ ａｌ、５． ｄｌ、ｔ）、 （ｄｚ、
＋、 ｄｚ、＋。d3.4+ d3. s), (do,,, do
, 3. do, s, do, tl(al, l,
dl, 3+ al, 5. dl, t), (dz,
+, dz, +.
ｄｚ、ｓ、 ｄｚ、ｒ）、 （ｄｌ、＋、 ｄ３．３．
ｄ３．ｓ、 ｄ３ｙ＋）が格納されており、積和演算
器１１０，１１１゜１１２．１１３，１１４，１１５，
１１６゜１１７はＩＤＣＴ係数と入力データの積和演算
を実行してレジスタ１７０．・・・のそれぞれに、積和
演算データ（ｚＯ，Ｚ２． Ｚ４． Ｚａ、 Ｚ
ｌ、 Ｚ３゜Ｚ５．Ｚ、）を格納する。dz, s, dz, r), (dl, +, d3.3.
d3. s, d3y+) are stored, and the product-sum calculators 110, 111゜112, 113, 114, 115,
116 and 117 execute a product-sum operation of the IDCT coefficient and input data, and register 170. For each of ..., add-product operation data (zO, Z2. Z4. Za, Z
l, Z3゜Z5. Z, ) is stored.
レジスタ１７０．・・・、１７３に格納された積和演算
データは選択器２８０により（ＺＯ，Ｚ２゜Ｌ、Ｚａ）
”順番で、Ｌｙシフ、夕１７４ 、−、１７７ニ格納さ
れた積和演算データは選択器２８１により（Ｚｌ、 Ｚ
！、 Ｚ５． ＺＴ） ノ順番で選択され、選択器２８
０，２８１の出力データは加算器２８２と減算器２８３
に入力され、加算データ（ＸＯＩ Ｘ２１Ｘ ４ ＊
Ｘ ６）と減算データ（Ｘ’＋ ｒ Ｘ ３ｒ Ｘ ｓ
＋ Ｘ ＋）は選択器２８４で交互に選択されて（Ｘ
ｏ＋ Ｘｌｌ Ｘ２１Ｘ３１ Ｘ４１ Ｘｓ＋ ＸＯＩ
Ｘｙ）の順番で出力端子２８５より出力される。Register 170. ..., the product-sum calculation data stored in 173 is selected by the selector 280 (ZO, Z2°L, Za)
``In order, the product-sum operation data stored in Ly shift, Y174, -, and 177 are selected by the selector 281 (Zl, Z
! , Z5. ZT) is selected in the order of
The output data of 0,281 is sent to the adder 282 and the subtracter 283.
and the addition data (XOI X21X 4 *
X 6) and subtraction data (X'+ r X 3r X s
+X+) are alternately selected by the selector 284 to
o+ Xll X21X31 X41 Xs+ XOI
Xy) are outputted from the output terminal 285 in the order.
第３図は本発明の第３の実施例を示すブロック図である
。同図においてＤＣＴ／ＩＤＣＴ装置は−Ｎを８とした
場合、第１図と第２図を組み合わせてデータの経路を選
択器３０５，３０６，３８０゜３８１．３８４により切
り替えることによりＤＣＴ演算またはＩＤＣＴ演算を実
行する。FIG. 3 is a block diagram showing a third embodiment of the present invention. In the same figure, when -N is 8, the DCT/IDCT device performs DCT operation or IDCT operation by combining FIG. 1 and FIG. Execute.
ＤＣＴ演算を実行する場合は、選択器３０５゜３０６は
それぞれ加算器１０２．減算器１０３の出力データを選
択し、選択器３８°０，３８１゜３８４は第１図の選択
器１８０と同様の動作をし、組み合わせ器１０１．ｉ′
加算器１０２．減算器１０３、積和演算器１１０，１１
１，１１２゜１１３．１１４，１１５，１１６，１１７
は第１図の場合と同じ動作をする。When performing a DCT operation, selectors 305 and 306 are connected to adders 102 and 102, respectively. The output data of the subtracter 103 is selected, the selectors 38°0, 381°384 operate in the same manner as the selector 180 in FIG. i′
Adder 102. Subtractor 103, product-sum calculators 110, 11
1,112°113.114,115,116,117
operates in the same way as in Figure 1.
ＩＤＣＴ演算を実行する場合は、選択器３０５゜３０６
はそれぞれ分配器２０１の出力データを選択し、選択器
３８Ｃ１’、３８１，３８４、加算器２８２、減算器２
８３、積和演算器１１０，１１１゜１１２．１１３，１
１４，１１５，１１６，１１７は第２図の場合と同じ動
作をする。When performing IDCT operation, selectors 305 and 306
select the output data of the distributor 201, selectors 38C1', 381, 384, adder 282, subtracter 2
83, product-sum calculator 110, 111゜112.113, 1
14, 115, 116, and 117 operate in the same way as in the case of FIG.
本発明によれば、並列接続された積和演算器にデータ組
み合わせ器、データ分配器、加算器、減算器を接続する
ことにより、全体の演算量を約２分の１に削減できるＤ
ＣＴ装置とＩＤＣＴ装置が構成でき、かつ演算時間の短
縮が実現できる。According to the present invention, by connecting a data combiner, a data distributor, an adder, and a subtracter to product-sum calculators connected in parallel, the total amount of calculations can be reduced to about half.D
A CT device and an IDCT device can be configured, and the calculation time can be shortened.
第１図は本発明の第１の実施例（ＤＣＴ装置）を示すブ
ロック図、第２図は第２の実施例（ＩＤＣＴ装置）を示
すブロック図、第３図は第３の実施例（ＤＣＴ／ＩＤＣ
Ｔ装置）を示すブロック図、第４図は従来例を示すブロ
ック図である。
１０１・・・・・・組み合わせ器、１０２，２８２・・
・・・・加算器、１０３，２８３・・・・・・減算器、
１１０〜１１７−−−−−−積和演算器、１８０，２８
０，２８１゜２８４．３０５，３０６，３８０，３８１
，３８４・・・・・選択器、２０１・・・・・分配器。
代理人 弁理士 内 原 晋
第 １ 図
第 ２ 図
第 ４ 図FIG. 1 is a block diagram showing a first embodiment (DCT device) of the present invention, FIG. 2 is a block diagram showing a second embodiment (IDCT device), and FIG. 3 is a block diagram showing a third embodiment (DCT device) of the present invention. /IDC
FIG. 4 is a block diagram showing a conventional example. 101... Combiner, 102,282...
...Adder, 103,283...Subtractor,
110-117 --- Product-sum calculator, 180, 28
0,281°284.305,306,380,381
, 384... Selector, 201... Distributor. Agent Patent Attorney Susumu Uchihara Figure 1 Figure 2 Figure 4
Claims (1)
並列演算を行なわせる離散コサイン変換装置において、
Ｎ個の入力データを２個で１組とするＮ／２組の組み合
わせデータの系列を生成し２個のデータを同時に出力す
るデータ組み合わせ器と、前記データ組み合わせ器から
出力される２個のデータを加算する加算器と、前記加算
器の出力を入力データとするＮ／２個の積和演算器と、
前記データ組み合わせ器から出力される２個のデータを
減算する減算器と、前記減算器の出力を入力データとす
るＮ／２個の積和演算器と、前記Ｎ個の積和演算器から
１個ずつ出力される積和演算データを順次選択する選択
器とを有することを特徴とする離散コサイン変換装置。 ２、積和演算器をＮ（Ｎは２のベキ乗の数）個配置して
並列演算を行なわせる逆離散コサイン変換装置において
、Ｎ個の入力データを第１および第２のデータ系列に分
配するデータ分配器と、前記第１のデータ系列を入力デ
ータとするＮ／２個の積和演算器から成る第１の積和演
算器群と、前記第２のデータ系列を入力データとするＮ
／２個の積和演算器から成る第２の積和演算器群と、前
記第１の積和演算器群から出力される積和演算データを
順次選択する第１の選択器と、前記第２の積和演算器群
から出力される積和演算データを順次選択する第２の選
択器と、前記第１および第２の選択器の出力を入力とす
る加算器および減算器と、前記加算器および減算器の出
力データを、交互に選択し送出する第３の選択器とを有
することを特徴とする逆離散コサイン変換装置。 ３、積和演算器をＮ（Ｎは２のベキ乗の数）個配置して
並列演算を行なわせる離散コサイン変換および逆離散コ
サイン変換装置において、Ｎ個の入力データを２個で１
組とするＮ／２組の組み合わせデータの系列を生成し２
個のデータを同時に出力するデータ組み合わせ器と、前
記データ組み合わせ器から出力される２個のデータを加
算する第１の加算器と、前記データ組み合わせ器から出
力される２個のデータを減算する第１の減算器と、前記
Ｎ個の入力データを第１および第２データ系列に分配す
るデータ分配器と、前記第１の加算器の出力と前記デー
タ分配器の第１のデータ系列のどちらか一方を選択する
第１の選択器と、前記第１の選択器の出力を入力データ
とするＮ／２個の第１の積和演算器群と、前記第１の積
和演算器群から出力されるＮ／２個のデータを順次選択
する第２の選択器と、前記第１の減算器の出力と前記デ
ータ分配器の第２のデータ系列のどちらか一方を選択す
る第３の選択器と、前記第３の選択器の出力を入力デー
タとするＮ／２個の第２の積和演算器群と、前記第２の
積和演算器群から出力されるＮ／２個のデータを順次選
択する第４の選択器と、前記第２および第４の選択器の
出力を共通の入力とする第２の加算器および第２の減算
器と、前記第２および第４の選択器と前記第２の加算器
および前記第２の減算器の出力を選択して出力する第５
の選択器とを有することを特徴とする離散コサイン変換
および逆離散コサイン変換装置。[Claims] 1. A discrete cosine transform device in which N (N is a power of 2) product-sum calculation units are arranged to perform parallel calculations,
a data combiner that generates a series of N/2 sets of combined data in which two pieces of N input data are made into one set, and simultaneously outputs the two pieces of data; and two pieces of data output from the data combiner. an adder that adds the sum of products; N/2 product-sum calculators that use the output of the adder as input data;
a subtracter that subtracts two pieces of data output from the data combiner; N/2 product-sum calculators that take the output of the subtracters as input data; and 1 from the N product-sum calculators. 1. A discrete cosine transform device comprising: a selector that sequentially selects product-sum calculation data that are output one by one. 2. In an inverse discrete cosine transform device that arranges N product-sum calculators (N is a power of 2) to perform parallel operations, N input data are distributed into first and second data streams. a first product-sum calculator group consisting of N/2 product-sum calculators that take the first data series as input data;
a second product-sum calculator group consisting of /2 product-sum calculators; a first selector that sequentially selects product-sum calculation data output from the first product-sum calculator group; a second selector that sequentially selects the product-sum calculation data output from the second product-sum calculation unit group; an adder and a subtractor that receive the outputs of the first and second selectors; and a third selector that alternately selects and sends out the output data of the subtractor and the subtractor. 3. In a discrete cosine transform and inverse discrete cosine transform device that arranges N product-sum calculators (N is a power of 2) and performs parallel operations, N input data can be converted into one by two.
Generate a series of N/2 sets of combined data to be set as 2
a data combiner that simultaneously outputs two pieces of data; a first adder that adds two pieces of data output from the data combiner; and a first adder that subtracts two pieces of data output from the data combiner. 1 subtracter, a data distributor that distributes the N input data into first and second data streams, and either the output of the first adder or the first data series of the data distributor. a first selector that selects one; a group of N/2 first product-sum calculators that uses the output of the first selector as input data; and an output from the first product-sum calculator group. a second selector that sequentially selects N/2 pieces of data, and a third selector that selects either the output of the first subtracter or the second data series of the data distributor. and a second group of N/2 product-sum calculators whose input data is the output of the third selector, and N/2 pieces of data output from the second group of product-sum calculators. a fourth selector that sequentially selects; a second adder and a second subtractor that use the outputs of the second and fourth selectors as common inputs; and the second and fourth selectors. a fifth selector for selecting and outputting the outputs of the second adder and the second subtracter;
A discrete cosine transform and inverse discrete cosine transform device, characterized in that it has a selector.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2312034A JP2646844B2 (en) | 1990-11-16 | 1990-11-16 | Discrete cosine transformer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2312034A JP2646844B2 (en) | 1990-11-16 | 1990-11-16 | Discrete cosine transformer |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04182776A true JPH04182776A (en) | 1992-06-30 |
| JP2646844B2 JP2646844B2 (en) | 1997-08-27 |
Family
ID=18024426
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2312034A Expired - Lifetime JP2646844B2 (en) | 1990-11-16 | 1990-11-16 | Discrete cosine transformer |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2646844B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009516238A (en) * | 2005-10-05 | 2009-04-16 | クゥアルコム・インコーポレイテッド | Fast DCT algorithm for other DSPs with VLIW architecture |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6231473A (en) * | 1985-05-03 | 1987-02-10 | トムソン グラン ピューブリック | Image coding unit and image decoding unit with cosine conversion calculator and calculators |
| JPS63136167A (en) * | 1986-11-10 | 1988-06-08 | アメリカン テレフォン アンド テレグラフ カムパニー | Orthogonal conversion processor |
| JPS63164640A (en) * | 1986-12-26 | 1988-07-08 | Matsushita Electric Ind Co Ltd | Cosine transformation device |
| JPH02100577A (en) * | 1988-10-07 | 1990-04-12 | Fuji Photo Film Co Ltd | Discrete cosine converting device |
| JPH02501601A (en) * | 1987-03-24 | 1990-05-31 | ベル コミュニケーションズ リサーチ，インコーポレーテッド | 2D discrete cosine transform processor |
| JPH03211604A (en) * | 1990-01-17 | 1991-09-17 | Nec Corp | Digital signal processor |
-
1990
- 1990-11-16 JP JP2312034A patent/JP2646844B2/en not_active Expired - Lifetime
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6231473A (en) * | 1985-05-03 | 1987-02-10 | トムソン グラン ピューブリック | Image coding unit and image decoding unit with cosine conversion calculator and calculators |
| JPS63136167A (en) * | 1986-11-10 | 1988-06-08 | アメリカン テレフォン アンド テレグラフ カムパニー | Orthogonal conversion processor |
| JPS63164640A (en) * | 1986-12-26 | 1988-07-08 | Matsushita Electric Ind Co Ltd | Cosine transformation device |
| JPH02501601A (en) * | 1987-03-24 | 1990-05-31 | ベル コミュニケーションズ リサーチ，インコーポレーテッド | 2D discrete cosine transform processor |
| JPH02100577A (en) * | 1988-10-07 | 1990-04-12 | Fuji Photo Film Co Ltd | Discrete cosine converting device |
| JPH03211604A (en) * | 1990-01-17 | 1991-09-17 | Nec Corp | Digital signal processor |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009516238A (en) * | 2005-10-05 | 2009-04-16 | クゥアルコム・インコーポレイテッド | Fast DCT algorithm for other DSPs with VLIW architecture |
| US8396916B2 (en) | 2005-10-05 | 2013-03-12 | Qualcomm, Incorporated | Fast DCT algorithm for DSP with VLIW architecture |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2646844B2 (en) | 1997-08-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2646778B2 (en) | Digital signal processor | |
| JP2866754B2 (en) | Arithmetic processing unit | |
| US7127482B2 (en) | Performance optimized approach for efficient downsampling operations | |
| Chang et al. | A simple processor core design for DCT/IDCT | |
| KR100311251B1 (en) | 2D Discrete Cosine Converter, 2D Inverse Discrete Cosine Converter, and Digital Signal Processing Equipment | |
| JPH0526229B2 (en) | ||
| Meher | Systolic designs for DCT using a low-complexity concurrent convolutional formulation | |
| JPH04236664A (en) | Arithmetic circuit | |
| US5233551A (en) | Radix-12 DFT/FFT building block | |
| JP2725544B2 (en) | DCT and inverse DCT operation device and operation method thereof | |
| Jang et al. | A 0.8/spl mu/100-MHz 2-D DCT core processor | |
| JPH04182776A (en) | Discrete cosine transformer | |
| Wahid et al. | Error-free computation of 8/spl times/8 2D DCT and IDCT using two-dimensional algebraic integer quantization | |
| Hsiao et al. | A cost-efficient and fully-pipelinable architecture for DCT/IDCT | |
| JPH04307662A (en) | Discrete cosine converter and adverse discrete cosine converter | |
| JP3970442B2 (en) | Discrete cosine transform device and inverse discrete cosine transform device | |
| JPH07200539A (en) | Two-dimensional dct arithmetic unit | |
| JP3652717B2 (en) | Discrete cosine high-speed calculator | |
| JPH0644291A (en) | Discrete cosine converter and information encoder | |
| KR20030054300A (en) | Fast fourier transform apparatus using radix-8 single-path delay commutator and method thereof | |
| KR20000013653A (en) | Forward/reverse optimum integer cosine transform apparatus and method | |
| KR100575285B1 (en) | Low power, high speed DCT device and method thereof | |
| JPH0540776A (en) | Two-dimensional dct matrix operation circuit | |
| JPH06195369A (en) | Fast algorithm discrete cosine transformer/inverse transformer | |
| JPS62239271A (en) | Circuit for primary conversion of numerical signal |