JPH04181427A - Information processor - Google Patents
Information processorInfo
- Publication number
- JPH04181427A JPH04181427A JP30865690A JP30865690A JPH04181427A JP H04181427 A JPH04181427 A JP H04181427A JP 30865690 A JP30865690 A JP 30865690A JP 30865690 A JP30865690 A JP 30865690A JP H04181427 A JPH04181427 A JP H04181427A
- Authority
- JP
- Japan
- Prior art keywords
- program
- memory
- read
- processing program
- external interface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 claims abstract description 75
- 230000010365 information processing Effects 0.000 claims description 14
- 238000010586 diagram Methods 0.000 description 12
- 230000002093 peripheral effect Effects 0.000 description 9
- 238000000034 method Methods 0.000 description 7
- 238000004891 communication Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Landscapes
- Stored Programmes (AREA)
Abstract
Description
【発明の詳細な説明】
(産業上の利用分野)
本発明(よ、外部インタフェースを介して、プログラム
の更新か可能な情報処理装置に関する。DETAILED DESCRIPTION OF THE INVENTION (Field of Industrial Application) The present invention relates to an information processing device whose program can be updated via an external interface.
(従来の技術)
パーソナルコンピュータをはじめとする各種情報処理装
置は、通常、メモリに格納したプログラムをマイクロプ
ロセッサか読み出して所定の処理を実行する。(Prior Art) Various information processing devices such as personal computers usually read programs stored in a memory using a microprocessor and execute predetermined processing.
第2図に従来一般の情報処理装置ブロック図を示す。そ
の装置は、パスライン1に接続されたマイクロプロセッ
サ2により動作を制御される。パスライン1には、IC
ソケット3、読み書き用メモリ5、及び周辺回路6が接
続されている。又、ICソケット3には、リート・オン
リ・メモリ等からなる読出し専用メモリ4が接続されて
いる。FIG. 2 shows a block diagram of a conventional general information processing device. The operation of the device is controlled by a microprocessor 2 connected to a pass line 1. Pass line 1 has an IC
A socket 3, a read/write memory 5, and a peripheral circuit 6 are connected. Further, a read-only memory 4 made of a read-only memory or the like is connected to the IC socket 3.
読み書き用メモリ5は、ランダム・アクセス・メモリ等
からなる。The read/write memory 5 is composed of a random access memory or the like.
又、周辺回路6は、入出力装置や通信制御回路等から構
成される。そして、この周辺回路6には、外部インタフ
ェース7が接続されている。外部インタフェース7には
、図示しない通信回線が接続され、上位装置を介して、
種々の命令やデータが入力するよう構成されている。図
の装置は、マイクロプロセッサ2が続出し、専用メモリ
4に格納されているプログラムを読み出し、そのフ“ロ
グラムの内容に従って、読み書き用メモリ5や周辺回路
6へのアクセスを実行する。Further, the peripheral circuit 6 includes input/output devices, communication control circuits, and the like. An external interface 7 is connected to this peripheral circuit 6. A communication line (not shown) is connected to the external interface 7, and via the host device,
It is configured so that various commands and data can be input. In the device shown in the figure, a microprocessor 2 is successively installed, reads a program stored in a dedicated memory 4, and accesses a read/write memory 5 and peripheral circuits 6 according to the contents of the program.
又、外部インタフェース7を介して入力する命令により
、該当するプログラムを読出し専用メモリ4から読み出
し、そのプログラムを実行する。Further, in response to a command input via the external interface 7, a corresponding program is read from the read-only memory 4 and the program is executed.
工Cソケット3は、読出し専用メモリ4を着脱可能とし
、必要に応じて種々の処理プログラムを格納した読出し
専用メモリがICソケット3に装着される。A read-only memory 4 is removably attached to the IC socket 3, and a read-only memory storing various processing programs is attached to the IC socket 3 as required.
第3図に、従来の他の情報処理装置ブロック図を示す。FIG. 3 shows a block diagram of another conventional information processing device.
図において、パスライン1には、マイクロプロセッサ2
、ICソケット3、読み書き用メモリ5、周辺回路6及
びファイル読み書き制御部8が接続されている。In the figure, path line 1 includes microprocessor 2.
, an IC socket 3, a read/write memory 5, a peripheral circuit 6, and a file read/write controller 8 are connected thereto.
この装置においては、読出し専用メモリ4には、イニシ
ャルプログラムローダ(IPL)及びマイクロプロセッ
サ2の動作用のプログラムの一部を格納している。まず
、マイクロプロセッサ2は、この読出し専用メモリ4!
こ格納されているイニシャルプログラムローダを読み出
し、その内容に従って、読み書き用メ干り5や周辺回路
6、ファイル読み書き制御部8へのアクセスを実行する
。In this device, a read-only memory 4 stores an initial program loader (IPL) and part of a program for operating the microprocessor 2. First, the microprocessor 2 reads this read-only memory 4!
The stored initial program loader is read out, and access to the read/write menu 5, peripheral circuit 6, and file read/write controller 8 is executed according to its contents.
尚、この場合、初めにイニシャルプログラムローダによ
るファイル読み書き制御部8へのアクセスを実行し、フ
ロッピーディスク装置9に格納されたプログラムを読み
書き用メモリ5へ転送する。そして、その後、読み書き
用メモリ5に転送されたプログラムが起動され、外部イ
ンタフェース7等を介して入力する命令により各部のア
クセスを実行する。In this case, the initial program loader first accesses the file read/write control unit 8 and transfers the program stored in the floppy disk device 9 to the read/write memory 5. Thereafter, the program transferred to the read/write memory 5 is activated, and accesses to each part are executed in accordance with commands input via the external interface 7 or the like.
以上のように、第2図の装置では、マイクロプロセッサ
2の動作実行用の処理プログラムを読出し専用メモリ4
に格納し、g売出し専用メモリ4を交換することによっ
て、その動作内容の変更等を行なうようにしていた。As described above, in the apparatus shown in FIG. 2, the processing program for executing the operation of the microprocessor 2 is stored in the read-only memory 4
By replacing the g-sale dedicated memory 4, the contents of its operation can be changed.
又、第3図の装置では、フロッピーディスク装置9等の
外部記憶装置から、プログラムを読み書き用メモリ5に
転送し、そのプログラムを使用して動作を実行するよう
にしていた。Further, in the apparatus shown in FIG. 3, a program is transferred from an external storage device such as a floppy disk device 9 to the read/write memory 5, and the program is used to execute operations.
(発明が解決しようとする課題)
ところか、主要動作を実行するための処理プログラムを
、読出し専用メモリ4に格納した第2図に示すような装
置においては、その処理プログラムの内容の変更を行な
う場合には、読出し専用メモリ4の交換を必要とする。(Problem to be Solved by the Invention) However, in a device as shown in FIG. 2 in which a processing program for executing main operations is stored in a read-only memory 4, it is difficult to change the contents of the processing program. In this case, it is necessary to replace the read-only memory 4.
読出し専用メモリ4は、そのような交換を容易に実行で
きるように上記のようなICソケット3を介して実装さ
れている。しかしなから、装置かユーザー側に設置され
ている場合には、サービス員がユーザー側に出向き、読
出し専用メモリ4の交換作業を実施しなければならない
。このような作業は煩雑で多数のユーザーに対し、速や
かに読出し専用メモリ4の交換サービスを行なうといっ
た迅速性に欠ける欠点がある。The read-only memory 4 is implemented via the IC socket 3 as described above to facilitate such exchange. However, if the device is installed at the user's side, a service person must go to the user's side and replace the read-only memory 4. Such work is complicated and has the drawback that it is difficult to quickly provide replacement services for the read-only memory 4 to a large number of users.
一方、フロッピーディスク装置等に処理プログラムを格
納した場合、新たなプログラムを格納したフロッピーデ
ィスク装置9を郵送したり、又、或は、外部インタフェ
ース7を介してフロッピーディスク装置9に新たなプロ
グラムを転送し書き込む等の処理か可能となる。On the other hand, if the processing program is stored in a floppy disk device or the like, the floppy disk device 9 storing the new program can be mailed, or the new program can be transferred to the floppy disk device 9 via the external interface 7. Processing such as writing is now possible.
従って、この方法によればサービス員の出張の手間等が
省略出来、比較的迅速にプログラムの交換か可能である
。しかしながら、電源投入の際、必ずプログラムをフロ
ッピーディスク装置9から読み書き用メモリ5に転送す
る作業か必要となり、装置の立ち上げ時間か長くなると
いう問題点があった。Therefore, according to this method, it is possible to omit the time and effort of service personnel to travel, and it is possible to exchange programs relatively quickly. However, when the power is turned on, it is necessary to transfer the program from the floppy disk device 9 to the read/write memory 5, which poses a problem in that it takes a long time to start up the device.
本発明は以上の点に着目してなされたもので、外部イン
タフェースを介してのプログラムの変更を容易にし、か
つその立ち上げ時間も比較的高速化できる情報処理装置
を提供することを目的とするものである。The present invention has been made with the above points in mind, and an object of the present invention is to provide an information processing device that facilitates program changes via an external interface and that can relatively speed up the start-up time. It is something.
(課題を解決するための手段)
本発明の情報処理装置は、装置全体の動作を制御する制
御部と、前記制御部の主要動作実行用の処理プログラム
を格納する書き換え可能な不揮発性メモリと、少なくと
も、前記不揮発性メモリ中の処理プログラムを更新する
ための更新処理プログラムを格納する続出し専用メモリ
と、プログラム書き換え命令に従って、前記更新処理プ
ログラムを実行し、前記不揮発性メモリ中の処理プログ
ラムを更新する書換え制御部と、前記プログラム書き換
え命令を受け人ねる外部インタフェースとを備久たこと
を特徴とするものである。(Means for Solving the Problems) An information processing device of the present invention includes: a control unit that controls the operation of the entire device; a rewritable nonvolatile memory that stores a processing program for executing main operations of the control unit; At least a continuous read only memory for storing an update processing program for updating the processing program in the non-volatile memory, and a memory for executing the update processing program in accordance with a program rewriting instruction to update the processing program in the non-volatile memory. The present invention is characterized in that it is equipped with a rewriting control section for rewriting the program, and an external interface for receiving the program rewriting command.
(作用)
この情報処理装置は、不揮発性メモリに処理プログラム
を格納するため、その立上がり時間は速い。又、外部イ
ンタフェースを介して入力するプログラム書き換え命令
に従って不揮発性メモリ中のプログラムか書き換えられ
るため、サービスマンの出張等の手間が省略できる。(Function) Since this information processing device stores the processing program in the nonvolatile memory, its startup time is fast. Furthermore, since the program in the non-volatile memory is rewritten in accordance with a program rewriting command input via an external interface, it is possible to eliminate the need for service personnel to travel.
また、このプログラム更新のための更新処理プログラム
は、続出し専用メモリに格納されているため、処理プロ
グラムの更新時に破壊されることがない。このようにし
て、装置の仕様変更等に迅速に対処できる。又、装置の
小型化も図ることができる。Furthermore, since the update processing program for updating the program is stored in a memory dedicated for continuous access, it will not be destroyed when updating the processing program. In this way, it is possible to quickly deal with changes in the specifications of the device. Furthermore, the device can be made smaller.
(実施例) 以下、本発明を図の実施例を用いて詳細に説明する。(Example) Hereinafter, the present invention will be explained in detail using embodiments shown in the drawings.
第1図は、本発明の情報処理装置実施例を示すブロック
図である。FIG. 1 is a block diagram showing an embodiment of an information processing apparatus of the present invention.
図の装置は、パスライン11に対し、マイクロプロセッ
サ12、ICソケット13、読出し専用メモリ14、読
み書き用メモリ15、及び周辺回路16を接続している
。ICソケット13には、不揮発性メモリであるEEP
ROM (電気的消去可能プログラマブルROM)が接
続されているが、更に、パスライン11には、このEE
PROMI 8の書き換え制御のための書換え制御部1
9が接続されている。In the illustrated device, a microprocessor 12 , an IC socket 13 , a read-only memory 14 , a read/write memory 15 , and a peripheral circuit 16 are connected to a pass line 11 . The IC socket 13 contains EEP, which is non-volatile memory.
A ROM (electrically erasable programmable ROM) is connected to the pass line 11.
Rewrite control unit 1 for rewriting control of PROMI 8
9 is connected.
又、周辺回路16には、外部インタフェース17が接続
されており、図示しない外部装置よりプログラム書き換
え命令2oが入力するよう構成されている。上記マイク
ロプロセッサ12は、本発明において制御部と呼んでお
り、装置全体の動作を制御するための回路である。又、
続出し専用メモリ14は、イニシャルプログラムローダ
(I P L )である起動プログラム14aと、更新
処理プログラム14bを格納するよう構成されている。Further, an external interface 17 is connected to the peripheral circuit 16, and is configured to receive a program rewriting command 2o from an external device (not shown). The microprocessor 12 is called a control section in the present invention, and is a circuit for controlling the operation of the entire device. or,
The continuous output memory 14 is configured to store a startup program 14a, which is an initial program loader (IPL), and an update processing program 14b.
EEPROMl、 8には、マイクロプロセッサ12の
主要動作実行用の処理プログラム18aか格納されてい
る。A processing program 18a for executing the main operations of the microprocessor 12 is stored in the EEPROM 1,8.
読出し専用メモリ14に格納された更新処理プログラム
1.4 bは、上記処理プログラム18aを更新するた
めの制御用プログラムである。The update processing program 1.4b stored in the read-only memory 14 is a control program for updating the processing program 18a.
又、書換え制御部19は、プログラム書き換え命令に従
って上記更新処理プログラム14bを実行し、EEPR
OMI B中の処理プログラム18aを更新する処理を
実行する回路である。Further, the rewrite control unit 19 executes the update processing program 14b according to the program rewrite command, and updates the EEPR.
This is a circuit that executes processing to update the processing program 18a in OMI B.
即ち、第1図の構成の装置は、EEPROMI 8をI
Cソケット13から取り外し、これを交換することによ
って、処理プログラムを変更出来る。That is, the device having the configuration shown in FIG.
By removing it from the C socket 13 and replacing it, the processing program can be changed.
一方、プログラム書き換λ命令2oが外部インタフェー
ス17から入力し、所定の書き換え用データか入力する
と、更新処理プログラム14bを、書換え制御部19か
実行し、EEPROMI 8の内容を更新する構成とさ
れている。On the other hand, when the program rewrite λ command 2o is input from the external interface 17 and predetermined rewrite data is input, the update processing program 14b is executed by the rewrite control unit 19 and the contents of the EEPROMI 8 are updated. There is.
第4図にそのようなプログラム書き換え命令の構成説明
図を示す。FIG. 4 shows an explanatory diagram of the structure of such a program rewriting instruction.
図のように、プログラム書き換え命令20は、blから
b8までの1バイト分のコマンド20aに連なる各種デ
ータから構成される。2バイト目には、転送ブロック数
20bと転送ブロック!h 20 cが配置されている
。コマンド20aは、第1図のマイクロプロセッサ12
がEEPROMI 8の書き換え指示を認識するための
もので、これに従って、書換え制御部19が起動される
。As shown in the figure, the program rewriting instruction 20 is composed of various data connected to a 1-byte command 20a from bl to b8. The second byte contains the transfer block number 20b and the transfer block! h 20 c is placed. The command 20a is executed by the microprocessor 12 of FIG.
is for recognizing an instruction to rewrite the EEPROMI 8, and the rewriting control unit 19 is activated in accordance with this.
以上の構成の情報処理装置は、次のように動作する6第
4図中の各データの機能等は、その中で具体的に説明す
る。The information processing apparatus having the above configuration operates as follows.6 The functions of each data shown in FIG. 4 will be specifically explained therein.
まず、通常の場合、マイクロプロセッサ12は、読出し
専用メモリ14及びEEPROMl Bに格納されてい
るプログラムを読み出し、そのプログラムの内容に従っ
て読み書き用メモリ15や周辺回路16或は書換え制御
部19などへのアクセスを実行する。First, in a normal case, the microprocessor 12 reads a program stored in the read-only memory 14 and the EEPROM1B, and accesses the read/write memory 15, peripheral circuit 16, rewrite control unit 19, etc. according to the contents of the program. Execute.
ここで、第5図に本発明の装置のアドレス空間説明図を
示す。図のアドレス空間は、”ooooo ”から゛”
FFFFF ”までの構成とされている。そして、”0
0000”から“”X0OOO“番地までか演算バッフ
ァ、”xoooo“から“YOOOO°゛番地までかプ
ログラム用メモリ、“YOOOO”から“20000
’”番地までがEEPROM、”20000 ” カら
”FOOOO”までが空きエリヤ、そして、“FOOO
O”から最後の“FFFFF”番地までが読出し専用メ
モリというようにアドレスが設定されている。Here, FIG. 5 shows an explanatory diagram of the address space of the apparatus of the present invention. The address space in the diagram is from “ooooo” to “”
It is configured up to “FFFFFF”.And “0”
Arithmetic buffer from ``0000'' to address ``X0OOOO'', program memory from ``xoooo'' to address ``YOOOO°'', program memory from ``YOOOO'' to ``20000''
``'' is the EEPROM, the area from ``20000'' to ``FOOOO'' is an empty area, and the area from ``FOOO'' is empty.
Addresses are set such that the area from address "O" to the last address "FFFFF" is read-only memory.
そして、電源投入時には、続出し専用メモリ14(第1
図)内のIPL用起動プログラム14aが実行され、各
種メモリの初期化、メモリチエツク、その他の処理が実
行される。そして、その後、EEPROMI 8に格納
された処理プログラムを読み書き用メモリ15に転送す
る。その後、マイクロプロセッサ12は、読み書き用メ
モリ15に格納された処理プログラムを読み出して実行
する。Then, when the power is turned on, the memory 14 (the first
The IPL startup program 14a shown in Figure 1 is executed to initialize various memories, perform memory checks, and other processes. Thereafter, the processing program stored in the EEPROMI 8 is transferred to the read/write memory 15. Thereafter, the microprocessor 12 reads and executes the processing program stored in the read/write memory 15.
尚、この場合のEEPROMI 8から読み書き用メモ
リ15へのプログラム転送は、高速メモリ間のデータ転
送であって磁気ディスク装置等を使用しないため極めて
短時間に実行される。In this case, the program transfer from the EEPROMI 8 to the read/write memory 15 is a high-speed data transfer between memories and is executed in an extremely short time since no magnetic disk device or the like is used.
一方、仕様変更等により、処理プログラム1、8 aの
変更の必要性か生した場合、先に説明したように、IC
ソケット13からEEPROMI 8を取り外し、他の
EEPROMを装着することも可能である。On the other hand, if it becomes necessary to change the processing programs 1 and 8a due to specification changes, etc., the IC
It is also possible to remove the EEPROMI 8 from the socket 13 and install another EEPROM.
しかしながら、本発明の装置においては、まず、電源立
ち上げ後、装置か正常に立上がった状態で、図示しない
外部装置から、プログラム書き換え命令20を、外部イ
ンタフェース17を介して入力する。However, in the device of the present invention, first, after the power is turned on, a program rewriting command 20 is input from an external device (not shown) through the external interface 17 while the device is normally started up.
第4図に示すコマンド20aは、メモリ書き換えのため
の命令である。又、転送ブロック数20bは、メモリ書
き換えコマンド20aを連続的に発行する場合のコマン
ド発行数を示す。転送ブロック走20 cは、メモリ書
き換えコマンド20aが何番目のコマンドであるかを示
す。レングス20dは、このレングス20d以降に転送
する転送データ20eのバイト数と、チエツクコート2
Ofの合計バイト数を示している。即ち、図では、4か
らnまでの間のバイト数を示す。A command 20a shown in FIG. 4 is an instruction for rewriting the memory. Further, the number of transfer blocks 20b indicates the number of commands issued when the memory rewriting commands 20a are issued continuously. The transfer block run 20c indicates which command the memory rewriting command 20a is. Length 20d is the number of bytes of transfer data 20e to be transferred after this length 20d and check code 2.
It shows the total number of bytes of Of. That is, the figure shows the number of bytes between 4 and n.
プログラム書き換え命令20が入力すると、第1図のマ
イクロプロセッサ12は、EEPROMの書換え制御部
19を起動する。この書換え制御部19は、先に説明し
たプログラム書き換え命令20中に示されているEEP
ROMI 8のアドレス空間をアクセスし、転送データ
20e (第4図)の内容を順番にEEPROMI 8
に書き込み、更新を実行する。コマンドが連続して入力
すれば、EEFROMI 8の該当する各アドレスにつ
、いて同様の書き換え処理を実行する。When the program rewrite command 20 is input, the microprocessor 12 shown in FIG. 1 activates the EEPROM rewrite control section 19. This rewriting control unit 19 performs the EEP indicated in the program rewriting instruction 20 described above.
The address space of ROMI 8 is accessed and the contents of transfer data 20e (Fig. 4) are sequentially transferred to EEPROMI 8.
and perform the update. If commands are input continuously, similar rewriting processing is executed for each corresponding address of EEFROMI 8.
ここで、もし、チエツクコード2Ofを参照し、予め設
定された特定の演算処理を施して、送信9側で生成した
ものと受信側で生成したものとが不一致の場合、書き換
えが不成功の旨を外部装置に通知し、その書き換え処理
を禁止する。このようなエラー発生の場合を考慮して、
例えば、複数のコマンドかまとめて転送された場合、最
終ブロックのメモリ書き換えコマンドを正常に受信完了
するまで、−旦、EEPROMI 8の特定のエリヤに
転送データ20eを格納しておき、正常受信と判断した
場合にのみ、EEPROMI 8の書き換えを開始する
ようにすれば良い。複数ブロックの転送データのうち−
か所でも書き換えか不完全な場合、正常な処理プログラ
ムの書き換えか不可能になるからである。Here, if the check code 2Of is referred to and the preset specific arithmetic processing is performed, and the one generated on the sending side 9 and the one generated on the receiving side do not match, it will be indicated that the rewriting was unsuccessful. is notified to the external device and prohibits the rewriting process. Considering the case where such an error occurs,
For example, if multiple commands are transferred at once, the transfer data 20e is stored in a specific area of the EEPROMI 8 until the final block memory rewrite command is successfully received, and the transfer data 20e is determined to be received normally. It is only necessary to start rewriting the EEPROMI 8 in that case. Among multiple blocks of transferred data -
This is because if the rewriting is incomplete even in some places, it becomes impossible to rewrite the processing program normally.
尚、プログラム書き換え命令20が人力した場合、割り
込みが発生し、第1図の更新処理プログラム14bが起
動されるが、このコマンド受信中、それまで装置で実行
されていた他の処理等の並行処理は、そのまま続行する
ことが可能である。Note that when the program rewrite command 20 is manually executed, an interrupt occurs and the update processing program 14b shown in FIG. can continue as is.
尚、装置の小型化と起動の迅速化を計るため、プログラ
ム書
モリ15に転送しないでそのまま処理を実行することも
可能である。このような場合、第6図に示すようなアド
レス空間が構成される。Note that in order to reduce the size of the device and speed up startup, it is also possible to execute the process as is without transferring it to the program memory 15. In such a case, an address space as shown in FIG. 6 is constructed.
第6閏:ま、■PROM18をブ℃コグラム用メモリと
した場合の7トレス空間説明図である。6th leap: Well, ■This is a 7 trace space explanatory diagram when the PROM 18 is used as a blockogram memory.
×のアドレス空間は、第5図のアドレス空間と比へ、ア
トシ・ス゛’X0OOO”番地から’YOOOO’“番
地までのプログラムメモリ空間か空きエリヤとされてい
る。In contrast to the address space shown in FIG. 5, the address space marked "x" is a program memory space or empty area from address ``X0OOO'' to address ``YOOOO''.
ところで、このような場合、第1図のEEPROM18
の処理プログラム18aをマイクロブロセ・ンサ12が
実行中、プログラム書き換え命令20によってプログラ
ムが書き換えられると、それまで実行中の処理が異常処
理となる可能性がある。そこで、このような場合には、
−旦、プログラム書き換え命令20による割り込みを待
機させ、現在実行中のプログラムを完了させ、更に、他
の割り込みを禁止するようにマスク状態とした後、続出
し専用メモリ14の更新処理プログラム14bが起動さ
れる。このような処理のためには、プログラム実行中に
使用されているスタックメモリを参照し、そのプログラ
ムアドレスの内容から、既に発生している種々の割り込
み処理を順次実行し、最終的に、このスタックメモリを
全てクリアさせ、更新処理前にプログラムを完結させて
しまうといった方法も可能である。By the way, in such a case, the EEPROM 18 in FIG.
If the program is rewritten by the program rewriting instruction 20 while the microprocessor 12 is executing the processing program 18a, there is a possibility that the process being executed up to that point becomes abnormal. Therefore, in such a case,
- First, after waiting for an interrupt caused by the program rewriting instruction 20, completing the currently executing program, and setting the masked state to prohibit other interrupts, the update processing program 14b of the continuous output dedicated memory 14 is started. be done. For such processing, the stack memory used during program execution is referenced, and the various interrupt processes that have already occurred are sequentially executed based on the contents of the program address. It is also possible to clear all memory and complete the program before updating.
本発明は、以上の実施例に限定されない。上記実施例に
おいては、EEPROM18を不揮発性メモリの一例と
して使用したか、例えば、電池等Sこよりバックアップ
されたランダム・アクセス・メモリやその他同種の不揮
発性のメモリ、その他のデバイスを使用することか可能
である。The present invention is not limited to the above embodiments. In the above embodiment, the EEPROM 18 is used as an example of a non-volatile memory, but it is also possible to use a random access memory backed up by a battery or the like, other similar non-volatile memories, or other devices. It is.
(発明の効果)
以上説明した、本発明の情報処理装置は、不揮発性メモ
リ中に処理プログラムを格納し、読出し専用メモリに処
理プログラムを更新するための更新処理プログラムを格
納して、外部インタフェースを介して、プログラム書き
換え命令を入力し、上記処理プログラムを書換え制御部
により更新するようにしたので、サービス員によるメモ
リの交換作業等が不要となり、比較的簡単な操作により
自動的にプログラムの書き換えか可能となる。(Effects of the Invention) The information processing device of the present invention as described above stores a processing program in a nonvolatile memory, stores an update processing program for updating the processing program in a read-only memory, and connects an external interface. Since a program rewrite command is input through the rewrite controller and the above-mentioned processing program is updated by the rewrite controller, there is no need for service personnel to replace the memory, and the program can be rewritten automatically with a relatively simple operation. It becomes possible.
又、不揮発性メモリの使用により、プログラム転送時間
が短縮され、或は、プログラム転送を不要とし、立ち−
1−げの迅速化、及び装置の小型化を図ることかできる
。In addition, by using non-volatile memory, program transfer time can be shortened or program transfer can be eliminated, making it possible to
It is possible to speed up the process and downsize the device.
第1図:ま本発明の情報処理装置実施例プロ・ンク図、
第2図は情報処理装置プロ・ンク図、第3図(才従来の
他の情報処理装置ブロック図、第4図はプログラム書き
換え命令構成説明図、第5図と第6図はアドレス空間説
明図である。
1〕・・・パスライン、
12・・・マイクロプロセッサ(制御部)、14・・・
読出し専用メモリ、
1、4 a・・・起動プログラム、
]、4b・・・更新処理プログラム、
]5・・・ε先番き用メモリ、
18・・・EEPROM (不揮発性メモリ)、1、8
a・・・処理プログラム、19・・・書換え制御部。
特許出、願人 沖電気工業株式会社FIG. 1: A diagram of an embodiment of the information processing device of the present invention.
Fig. 2 is a block diagram of an information processing device, Fig. 3 is a block diagram of another conventional information processing device, Fig. 4 is an explanatory diagram of the program rewrite command configuration, and Figs. 5 and 6 are address space explanatory diagrams. 1]...pass line, 12...microprocessor (control unit), 14...
Read-only memory, 1, 4 a... Startup program, ], 4b... Update processing program, ]5... ε memory for first numbering, 18... EEPROM (non-volatile memory), 1, 8
a... Processing program, 19... Rewriting control unit. Patent issued and filed by Oki Electric Industry Co., Ltd.
Claims (1)
る書き換え可能な不揮発性メモリと、少なくとも、前記
不揮発性メモリ中の処理プログラムを更新するための更
新処理プログラムを格納する読み出し専用メモリと、 プログラム書き換え命令に従って、前記更新処理プログ
ラムを実行し、前記不揮発性メモリ中の処理プログラム
を更新する書換え制御部と、前記プログラム書き換え命
令を受け入れる外部インタフェースとを備えたことを特
徴とする情報処理装置。[Scope of Claims] A control section that controls the operation of the entire device; a rewritable nonvolatile memory that stores a processing program for executing main operations of the control section; and at least a processing program in the nonvolatile memory. a read-only memory that stores an update processing program for updating; a rewrite control unit that executes the update processing program and updates the processing program in the nonvolatile memory according to a program rewrite instruction; and accepts the program rewrite instruction. An information processing device comprising an external interface.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP30865690A JPH04181427A (en) | 1990-11-16 | 1990-11-16 | Information processor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP30865690A JPH04181427A (en) | 1990-11-16 | 1990-11-16 | Information processor |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH04181427A true JPH04181427A (en) | 1992-06-29 |
Family
ID=17983706
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP30865690A Pending JPH04181427A (en) | 1990-11-16 | 1990-11-16 | Information processor |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH04181427A (en) |
-
1990
- 1990-11-16 JP JP30865690A patent/JPH04181427A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4668416B2 (en) | Protecting boot block code when enabling write access to the boot block | |
US4663707A (en) | Multilevel bootstrap apparatus | |
JP2914360B2 (en) | External storage device and data processing method | |
US7664923B2 (en) | Method and system for updating software | |
RU2146399C1 (en) | Method for data storage in non-volatile memory unit, method for using integral circuit device, and integral circuit device | |
JP2004046453A (en) | Single chip microcomputer and boot sector switching method | |
JP3093541B2 (en) | Terminal device and online system for managing version numbers of programs and data | |
JPH07191841A (en) | Program updating method for computer | |
JP2002175193A (en) | Device and method for rewriting program | |
JPH04181427A (en) | Information processor | |
JPH06314202A (en) | Image-forming device | |
JPH08305561A (en) | Method and device for down-loading firmware | |
JP3607658B2 (en) | Portable electronic device | |
JPH1063497A (en) | Program updating method | |
JPH03158184A (en) | Sewing machine operated according to control program | |
JP3186758B2 (en) | Mobile terminal device | |
JPH0855068A (en) | Communication terminal equipment | |
JPH06180674A (en) | Data storage device | |
JP2001344156A (en) | Device with flash memory and data rewriting method | |
JP2002073360A (en) | Start information rewrite device | |
JP2853593B2 (en) | Download device | |
KR20000033437A (en) | Apparatus for implementing function of bootstrap loader | |
JPH11161484A (en) | Information processor | |
JP2023020590A (en) | Information processing apparatus and monitoring method | |
KR100506316B1 (en) | Interrupt handling of micro firmware loader on IC bus |