JPH04177514A - Output transistor saturation preventing circuit of regulator circuit - Google Patents

Output transistor saturation preventing circuit of regulator circuit

Info

Publication number
JPH04177514A
JPH04177514A JP30522990A JP30522990A JPH04177514A JP H04177514 A JPH04177514 A JP H04177514A JP 30522990 A JP30522990 A JP 30522990A JP 30522990 A JP30522990 A JP 30522990A JP H04177514 A JPH04177514 A JP H04177514A
Authority
JP
Japan
Prior art keywords
voltage
transistor
current
output
output transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP30522990A
Other languages
Japanese (ja)
Other versions
JP2698702B2 (en
Inventor
Koichi Inoue
晃一 井上
Takahiro Ota
太田 隆裕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP30522990A priority Critical patent/JP2698702B2/en
Publication of JPH04177514A publication Critical patent/JPH04177514A/en
Application granted granted Critical
Publication of JP2698702B2 publication Critical patent/JP2698702B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Continuous-Control Power Sources That Use Transistors (AREA)

Abstract

PURPOSE:To stabilize the output level obtained from an output transistor by setting an output saturation voltage to an arbitrary value by the product of a constant-current and a third resistance so as to prevent the generation of a rush current by obstructing the saturation of an output transistor of a regulator circuit. CONSTITUTION:To output transistor 22, a current of a current amplification factor fold of its base current flows, and to a first and a second resistances 23, 24, a part of its current flows. An intermediate connecting point voltage Vn of a first and a second resistances 23, 24 generated by this current is fed back to a negative phase input side of a voltage comparing means 21 and compared with an intermediate connecting source voltage, and a base current corresponding to its large/small relation is led in from the output transistor 22, therefore, each intermediate connecting point voltage becomes a balanced state to a reference voltage Vref of a positive phase input side. Accordingly, in the collector side of the output transistor 22, an output voltage given the product of resistance values of a fourth and a fifth resistances 65, 66 and a constant-current is obtained. In such a way, saturation of the transistor is prevented surely, and by fetching a stable output, overheating of a substrate, a fluctuation of the substrate potential, and an increase of a reactive current are prevented surely.

Description

【発明の詳細な説明】[Detailed description of the invention] 【産業上の利用分野】[Industrial application field]

この発明は、マルチ電源用IC等の取り出すべき出力の
安定化に用いられるレギュレータ回路の出力トランジス
タ飽和防止回路に関する。
The present invention relates to an output transistor saturation prevention circuit for a regulator circuit used to stabilize the output of a multi-power IC or the like.

【従来の技術】[Conventional technology]

−iに、CDプレーヤのピックアップのトラッキングサ
ーボやフォーカスサーボ等、高い精度が要求される制御
を行う各種の制御回路には、電圧変動が極めて小さい電
源が用いられ、この種の電源では、電圧出力の安定化を
図るためレギュレータ回路の設置が不可欠である。とこ
ろで、このレギュレータ回路の入力電源に電池等を用い
た場合、その消耗による減電圧時、レギュレータ回路の
出力トランジスタが飽和し、レギュレータ回路が形成さ
れているIC基板にその飽和電流が流れ、基板に発熱を
生じさせる。特に、飽和電流は無効電流であって、消費
電力を増大させるばかりか、突入電流によって基板電位
が変動し、併設された基板上の他の回路の正常な動作を
阻害する要因になる。 このようなレギュレータ回路の出力トランジスタの飽和
を防止するため、例えば、特願昭63−288225号
「レギュレータ回路Jが提案されている。 このレギュレータ回路では、第3図に示すように、レギ
ュレータ主回路部2(以下単に「主回路部2」という)
の前段に飽和防止回路4が設置されている。主回路部2
には正相入力側に基準電圧Vrefを受ける電圧比較器
21が設置され、この電圧比較器21の出力をベースに
受けて出力端子20から出力電圧Voutを取り出す出
力トランジスタ22が設置されている。出力トランジス
タ22にはPNP形トランジスタが用いられており、そ
のコレクタ側と接地点との間には出力トランジスタ22
に流れる電流を電圧に変換する抵抗23.24が直列に
接続されている。 このレギュレータによれば、出力トランジスタ22に流
れる電流が抵抗23.24に電圧降下を生じさせ、抵抗
23.24の中間接続点に発生した電圧Vnが電圧比較
器21の逆相入力側に帰還されている。したがって、こ
のレギュレータ回路の主回路部2では、正相入力(+)
に加えられる基準電圧Vrefと抵抗23.24の電圧
Vnとが電圧比較器21で比較され、この電圧比較器2
1の比較結果、即ち、そのリニア出力に応じて出力トラ
ンジスタ22のベース電流が電圧比較器21側に引き込
まれ、基準電圧Vrefと電圧Vnとが等しくなるよう
に出力トランジスタ22のコレクタ電流が制御されるの
である。 ところで、このような主回路部2のみからなるレギュレ
ータ回路では、電源電圧■ccが低下した場合、即ち、
減電時には出力トランジスタ22のエミッタ電圧が低下
し、その値が出力電圧Voutに近づくと、出力トラン
ジスタ22は飽和状態に移行する。 そして、この出力トランジスタ22は、例えば、第4図
に示すように、レギュレータ回路を構成するICの一部
として形成されている。即ち、基板25にはN形の高濃
度領域からなる埋込み層26が形成され、この埋込み層
26を覆ってN形のベース領域27が形成されている。 このベース領域27はアイソレーション領域28によっ
て他の領域と分離され、その表面層部分にはN形の高濃
度領域を以てベース電極29が形成されているとともに
、高濃度のP形導電領域からなるエミッタ領域30が形
成され、このエミッタ領域30を包囲して高濃度のP形
導電領域からなるコレクタ領域31が形成されている。 したがって、この出力トランジスタ22は、正常動作時
には、ベース領域27、エミッタ領域30及びコレクタ
領域31を以て増幅動作が行われる。 ところが、電源電圧VCCの低下でエミッタ領域30例
の電位が下がって、その電位とコレクタ領域31側の電
位との間の電位差が小さくなると、エミッタ領域30を
エミッタ、ベース領域27をベース、アイソレーション
領域28即ち基板25をコレクタとする寄生トランジス
タ32が生起し、この寄生トランジスタ32を這してエ
ミッタN域30から基板25側へ突入電流が流れること
になる。この突入電流の大きさは、寄生トランジスタ3
2の規模、即ち、出力トランジスタ22の規模に応じた
ものとなる。この場合、出力トランジスタ22は、大き
な出力電流を予定しているため、そのエミッタ面積が大
きく、そのエミッタ面積を持つ寄生トランジスタ32に
流れる突入電流はそれに比例した極めて大きいものとな
る。 このように出力トランジスタ22の飽和状態は飽和電流
に加え、寄生トランジスタ32による突入電流が基板2
5側に流れ、基板25の過熱や基板電位を不安定なもの
にすることになるので、これを防止するため、電圧比較
器21の前段部に飽和防止回路4を設置したものである
。この飽和防止回路4には、出力トランジスタ22のn
分の1程度のエミッタ面積を持つトランジスタ41が設
置され、このトランジスタ41のコレクタには抵抗42
.43.44の直列回路が接続されている。 トランジスタ41のベース入力側には電圧比較器45が
設置され、その正相入力(+)側にはバンドギャップ回
路等の基準電圧源から基準電圧Vrefが加えられ、そ
の逆相入力(−)側には抵抗43.44の中間接続点に
生じた電圧vrnが帰還されている。この電圧Vmは、
電圧比較器45による制御動作で正相入力(+)側の基
準電圧Vrefと等しくなる。このため、主回路部2の
電圧比較器21の正相入力(+)には基準電圧V re
fが加えられることになる。 したがって、このレギュレータ回路では、主回路部2と
等価的な正帰還増幅器を成す飽和防止回路4を主回路部
2の前段に設置したことにより、出力トランジスタ22
が飽和状態に移行する前に飽和防止回路4のトランジス
タ41を強制的に飽和状態に移行させて出力トランジス
タ22の飽和状態への突入を未然に防止したものである
。 ここで、主回路部2及び飽和防止回路4において、トラ
ンジスタ41は出力トランジスタ22に対応しており、
各抵抗43.44.23.24の各抵抗値をRa、Rb
、Rc、Rdとすると、各抵抗値Ra=Rc、Rb=R
dに設定し、IC上で整合性を取るとすれば、出力電圧
Voutは、となる。 ところが、減電時、トランジスタ41を通して抵抗42
.43.44に電流が流れ、抵抗43.44の電圧Vm
は抵抗42の電圧降下分だけ低下し、この電圧Vmが電
圧比較器45の逆相入力(−)に加えられる。そこで、
抵抗42の抵抗値をRaとすると、抵抗42に発生する
電圧■αは、となる。したがって、減電時、この電圧■
αの発生により、トランジスタ41のみを選択的に飽和
させ、出力トランジスタ22の飽和を未然に防止するも
のであり、これは出力トランジスタ22側の見掛は上の
飽和電圧を高くしたことと等価であり、その結果、出力
トランジスタ22の飽和状態への移行が緩和されること
になる。
-i, power supplies with extremely small voltage fluctuations are used in various control circuits that perform control that requires high precision, such as the tracking servo and focus servo of CD player pickups. It is essential to install a regulator circuit to ensure stability. By the way, when a battery or the like is used as the input power source for this regulator circuit, when the voltage decreases due to battery consumption, the output transistor of the regulator circuit becomes saturated, and the saturated current flows to the IC board on which the regulator circuit is formed, causing damage to the board. Causes fever. In particular, the saturation current is a reactive current, which not only increases power consumption, but also causes the substrate potential to fluctuate due to the rush current, which is a factor that inhibits the normal operation of other circuits on the attached substrate. In order to prevent saturation of the output transistor of such a regulator circuit, for example, a regulator circuit J has been proposed in Japanese Patent Application No. 63-288225. In this regulator circuit, as shown in FIG. Section 2 (hereinafter simply referred to as "main circuit section 2")
A saturation prevention circuit 4 is installed at the front stage of the saturation prevention circuit 4. Main circuit section 2
A voltage comparator 21 receiving a reference voltage Vref is installed on the positive phase input side, and an output transistor 22 is installed which receives the output of the voltage comparator 21 as a base and extracts an output voltage Vout from the output terminal 20. A PNP type transistor is used as the output transistor 22, and the output transistor 22 is connected between the collector side and the ground point.
Resistors 23 and 24 are connected in series to convert the current flowing into the voltage into voltage. According to this regulator, the current flowing through the output transistor 22 causes a voltage drop across the resistor 23.24, and the voltage Vn generated at the intermediate connection point of the resistor 23.24 is fed back to the negative phase input side of the voltage comparator 21. ing. Therefore, in the main circuit section 2 of this regulator circuit, the positive phase input (+)
The voltage comparator 21 compares the reference voltage Vref applied to the voltage Vref and the voltage Vn across the resistor 23.24.
The base current of the output transistor 22 is drawn into the voltage comparator 21 side according to the comparison result of step 1, that is, the linear output, and the collector current of the output transistor 22 is controlled so that the reference voltage Vref and the voltage Vn are equal. It is. By the way, in such a regulator circuit consisting only of the main circuit section 2, when the power supply voltage ■cc decreases, that is, when
During power reduction, the emitter voltage of the output transistor 22 decreases, and when the value approaches the output voltage Vout, the output transistor 22 enters a saturated state. The output transistor 22 is formed as a part of an IC constituting a regulator circuit, for example, as shown in FIG. That is, a buried layer 26 made of an N-type high concentration region is formed on the substrate 25, and an N-type base region 27 is formed covering this buried layer 26. This base region 27 is separated from other regions by an isolation region 28, and a base electrode 29 is formed in the surface layer portion of the base region with an N-type high concentration region, and an emitter consisting of a high concentration P-type conductive region. A region 30 is formed, and a collector region 31 made of a highly doped P-type conductive region is formed surrounding the emitter region 30. Therefore, during normal operation, the output transistor 22 performs an amplification operation using the base region 27, emitter region 30, and collector region 31. However, when the potential of the emitter region 30 decreases due to a decrease in the power supply voltage VCC, and the potential difference between that potential and the potential on the collector region 31 side becomes smaller, the emitter region 30 becomes an emitter, the base region 27 becomes a base, and the isolation A parasitic transistor 32 is generated whose collector is the region 28, that is, the substrate 25, and a rush current flows through the parasitic transistor 32 from the emitter N region 30 to the substrate 25 side. The magnitude of this rush current is determined by the parasitic transistor 3
2, that is, the scale of the output transistor 22. In this case, since the output transistor 22 is expected to have a large output current, its emitter area is large, and the rush current flowing through the parasitic transistor 32 having the emitter area becomes extremely large in proportion to the large emitter area. In this way, the saturated state of the output transistor 22 is caused by the rush current caused by the parasitic transistor 32 in addition to the saturation current.
5 side, causing overheating of the substrate 25 and making the substrate potential unstable. In order to prevent this, a saturation prevention circuit 4 is installed at the front stage of the voltage comparator 21. This saturation prevention circuit 4 includes the n
A transistor 41 having an emitter area of about 1/2 is installed, and a resistor 42 is connected to the collector of this transistor 41.
.. 43.44 series circuits are connected. A voltage comparator 45 is installed on the base input side of the transistor 41, and a reference voltage Vref is applied from a reference voltage source such as a bandgap circuit to its positive phase input (+) side, and its negative phase input (-) side The voltage vrn generated at the intermediate connection point of the resistors 43 and 44 is fed back. This voltage Vm is
The control operation by the voltage comparator 45 makes it equal to the reference voltage Vref on the positive phase input (+) side. Therefore, the reference voltage V re is applied to the positive phase input (+) of the voltage comparator 21 of the main circuit section 2
f will be added. Therefore, in this regulator circuit, by installing the saturation prevention circuit 4, which forms a positive feedback amplifier equivalent to the main circuit section 2, in the front stage of the main circuit section 2, the output transistor 22
This is to prevent the output transistor 22 from entering the saturated state by forcibly forcing the transistor 41 of the saturation prevention circuit 4 to enter the saturated state before the output transistor 22 enters the saturated state. Here, in the main circuit section 2 and the saturation prevention circuit 4, the transistor 41 corresponds to the output transistor 22,
Each resistance value of each resistor 43, 44, 23, 24 is Ra, Rb
, Rc, Rd, each resistance value Ra=Rc, Rb=R
If it is set to d and matched on the IC, the output voltage Vout will be as follows. However, when the power is reduced, the resistor 42 is connected through the transistor 41.
.. Current flows through 43.44, and the voltage Vm across resistor 43.44
is reduced by the voltage drop across the resistor 42, and this voltage Vm is applied to the negative phase input (-) of the voltage comparator 45. Therefore,
If the resistance value of the resistor 42 is Ra, then the voltage ■α generated across the resistor 42 is as follows. Therefore, when the power is reduced, this voltage
The generation of α selectively saturates only the transistor 41 and prevents the output transistor 22 from saturating. This is equivalent to increasing the apparent saturation voltage on the output transistor 22 side. As a result, the transition of the output transistor 22 to the saturated state is alleviated.

【発明が解決しようとする課題】[Problem to be solved by the invention]

従来のレギュレータ回路における出力トランジスタ22
の飽和防止の考え方は、その前段側に出力トランジスタ
22より容量が小さく、寄生トランジスタの影響が少な
いトランジスタ41を設置し、出力トランジスタ22が
飽和する悪条件時にトランジスタ41を早期に飽和させ
、しかも、トランジスタ41は容量が小さいので飽和電
流を出力トランジスタ22のそれに比較して小さくし、
飽和時の影響防止を狙ったものである。 ところが、トランジスタ41によって出力トランジスタ
22の飽和は回避できるものの、基板25上でトランジ
スタ41が飽和していることに変わりはなく、トランジ
スタ41を通して飽和電流が基板25側に流れ、この飽
和電流の発生を阻止することができない。そして、製造
工程のばらつき等による突入電流の増減が制御できない
ため、レギュレータ回路における消費電流Iqが不安定
となり、しかも、トランジスタ41の飽和電圧の増減が
そのまま出力電圧Voutに反映されることも、本来安
定化出力が期待されたレギュレータ回路では無視するこ
とができないものである。 そこで、この発明は、このようなレギュレータ回路の出
力トランジスタの飽和を阻止して突入電流の発生を防止
し、出力トランジスタから得られる出力レベルの安定化
を実現したレギュレータ回路の出力トランジスタ飽和防
止回路の提供を第1の目的とする。 また、この発明は出力を設定すべき抵抗の整合性を取る
ことにより、出力の安定化を実現したレギュレータ回路
の出力トランジスタ飽和防止回路の提供を第2の目的と
する。
Output transistor 22 in conventional regulator circuit
The idea of preventing saturation is to install a transistor 41, which has a smaller capacitance than the output transistor 22 and is less affected by parasitic transistors, in the preceding stage, and saturates the transistor 41 early when the output transistor 22 is saturated under adverse conditions. Since the transistor 41 has a small capacity, its saturation current is made smaller than that of the output transistor 22.
This is aimed at preventing the effects of saturation. However, although saturation of the output transistor 22 can be avoided by the transistor 41, the transistor 41 on the substrate 25 is still saturated, and a saturation current flows to the substrate 25 side through the transistor 41, preventing the generation of this saturation current. cannot be stopped. Furthermore, since increases and decreases in the rush current due to manufacturing process variations cannot be controlled, the current consumption Iq in the regulator circuit becomes unstable, and furthermore, increases and decreases in the saturation voltage of the transistor 41 are reflected directly in the output voltage Vout. This cannot be ignored in a regulator circuit that is expected to provide a stabilized output. Therefore, the present invention provides an output transistor saturation prevention circuit for a regulator circuit, which prevents the saturation of the output transistor of such a regulator circuit, prevents the generation of inrush current, and stabilizes the output level obtained from the output transistor. The primary purpose is to provide information. A second object of the present invention is to provide an output transistor saturation prevention circuit for a regulator circuit that achieves output stabilization by matching resistors for setting the output.

【課題を解決するための手段】[Means to solve the problem]

即ち、この発明のレギュレータ回路の出力トランジスタ
飽和防止回路は、第1の目的を達成するため、基準電圧
(Vref )に応じた安定化出力を取り出すべき出力
トランジスタ(22)が設置され、この出力トランジス
タのコレクタ側に直列に接続された第1及び第2の抵抗
(23,24)を通して取り出された電圧と前記基準電
圧との差に応じて前記出力トランジスタからベース電流
を引き込み、前記出力トランジスタの前記電流を制御す
る電圧比較手段(電圧比較器21)が設置されたレギュ
レータ主回路部(主回路部2)と、前記基準電圧を定電
流(1)に変換し、この定電流を第1のトランジスタ(
612)を通して出力する電圧電流変換手段(電圧電流
変換回路61)と、前記第1のトランジスタに流れる前
記定電流を検出するカレントミラー回路(63)と、こ
のカレントミラー回路と前記第1のトランジスタとの間
に接続され、前記定電流によって電圧陸上を発生する第
3の抵抗(62)と、前記第1のトランジスタに対応し
て設置されて、前記第3の抵抗の電圧降下点にベースが
接続され、前記カレントミラー回路からの前記定電流を
受ける第2のトランジスタ(64)と、この第2のトラ
ンジスタに並列に接続された直列回路を成し、前記電圧
比較手段に前記基準電圧として加えるべき電圧を中間接
続点に発生させる第4及び第5の抵抗(65,66)と
を備えたものである。 また、この発明のレギュレータ回路の出力トランジスタ
飽和防止回路は、第2の目的を達成するため、前記第1
の抵抗と前記第4の抵抗、前記第2の抵抗と前記第5の
抵抗を等しい抵抗値に設定したことを特徴とするもので
ある。
That is, in order to achieve the first object, the output transistor saturation prevention circuit of the regulator circuit of the present invention is provided with an output transistor (22) that should output a stabilized output according to a reference voltage (Vref), and this output transistor A base current is drawn from the output transistor according to the difference between the reference voltage and the voltage taken out through the first and second resistors (23, 24) connected in series on the collector side of the output transistor. A regulator main circuit section (main circuit section 2) in which a voltage comparison means (voltage comparator 21) for controlling the current is installed, and a regulator main circuit section (main circuit section 2) that converts the reference voltage into a constant current (1) and converts this constant current into a first transistor. (
612), a current mirror circuit (63) that detects the constant current flowing through the first transistor, and a current mirror circuit (63) that detects the constant current flowing through the first transistor; a third resistor (62) connected between the resistors (62) and 62, which generates a voltage on the ground by the constant current; and a third resistor (62) installed corresponding to the first transistor, with a base connected to the voltage drop point of the third resistor. and a second transistor (64) which receives the constant current from the current mirror circuit, forming a series circuit connected in parallel to this second transistor, and which is to be applied as the reference voltage to the voltage comparison means. It is provided with fourth and fifth resistors (65, 66) that generate a voltage at the intermediate connection point. Further, in order to achieve the second object, the output transistor saturation prevention circuit of the regulator circuit of the present invention has the following features:
The resistor and the fourth resistor, and the second resistor and the fifth resistor are set to have equal resistance values.

【作   用】[For production]

基準電圧Vrefに応じた定電流が電圧電流変換回路の
第1のトランジスタを通して得られ、この定電流がカレ
ントミラー回路及び第3の抵抗に流れる。第2のトラン
ジスタには、そのベース入力電圧が第3の抵抗の電圧降
下点から与えられ、カレントミラー回路を通して定電流
が流れる。したがって、第2のトランジスタのエミッタ
には、そのベース電圧に第2のトランジスタのベース・
エミッタ間電圧を加えた電圧が発生する。 そして、電源電圧が第4及び第5の抵抗の抵抗値と定電
流との積と第3の抵抗に発生する電圧との和で与えられ
る電圧を超えると、第2のトランジスタは非導通状態と
なるので、カレントミラー回路からの定電流は第4及び
第5の抵抗に流れる。 この定電流によって生じた第4及び第5の抵抗の中間接
続点電圧が電圧比較手段の正相入力側に加えられ、その
出力によって出力トランジスタのベース電流が引き込ま
れる。出力トランジスタには、そのベース電流の電流増
幅率倍の電流が流れ、第1及び第2の抵抗にその電流の
一部が流れる。この電流によって生じた第1及び第2の
抵抗の中間接続点電圧は、電圧比較手段の逆相入力側に
帰還されて第1及び第2の抵抗の中間接続点電圧と比較
され、その大小関係に応じたベース電流が出力トランジ
スタから引き込まれるので、各中間接続点電圧が正相入
力側の基準電圧と平衡状態となる。 したがって、出力トランジスタのコレクタ側には、第4
及び第5の抵抗の抵抗値と定電流の積で与えられる出力
電圧が得られることになる。 そして、出力トランジスタ飽和防止回路では、出力トラ
ンジスタの飽和は第2のトランジスタのエミッタ電圧に
依存するので、出力飽和電圧は定電流と第3の抵抗の抵
抗値との積によって設定でき、第3の抵抗によって任意
の値に設定することができる。 また、この発明によれば、第1の抵抗と第3の抵抗、第
2の抵抗と第5の抵抗の各抵抗値を等しく設定すること
で、出力電圧は、定電流と第4及び第5の抵抗によって
与えられ、電源電圧の変動に無関係に一部レベルとなる
。しかも、このような設定により、ICの製造工程上の
ばらつきや温度変化の影響を回避でき、安定した出力を
得ることができる。
A constant current corresponding to the reference voltage Vref is obtained through the first transistor of the voltage-current conversion circuit, and this constant current flows through the current mirror circuit and the third resistor. The second transistor receives its base input voltage from the voltage drop point of the third resistor, and a constant current flows through the current mirror circuit. Therefore, the emitter of the second transistor has a base voltage that is equal to the base voltage of the second transistor.
A voltage is generated that is the sum of the emitter voltage. When the power supply voltage exceeds the voltage given by the product of the resistance values of the fourth and fifth resistors and the constant current, and the voltage generated in the third resistor, the second transistor becomes non-conductive. Therefore, the constant current from the current mirror circuit flows through the fourth and fifth resistors. The voltage at the intermediate junction point of the fourth and fifth resistors generated by this constant current is applied to the positive phase input side of the voltage comparison means, and the base current of the output transistor is drawn by its output. A current with a current amplification factor times the base current flows through the output transistor, and a portion of the current flows through the first and second resistors. The voltage at the intermediate junction point between the first and second resistors generated by this current is fed back to the negative phase input side of the voltage comparison means and compared with the voltage at the intermediate junction point between the first and second resistors, and the magnitude relationship is Since a base current according to the output transistor is drawn from the output transistor, the voltage at each intermediate node is in equilibrium with the reference voltage on the positive phase input side. Therefore, there is a fourth transistor on the collector side of the output transistor.
Then, an output voltage given by the product of the resistance value of the fifth resistor and the constant current is obtained. In the output transistor saturation prevention circuit, since the saturation of the output transistor depends on the emitter voltage of the second transistor, the output saturation voltage can be set by the product of the constant current and the resistance value of the third resistor. It can be set to any value using a resistor. Further, according to the present invention, by setting the respective resistance values of the first resistor and the third resistor, and the second resistor and the fifth resistor to be equal, the output voltage can be adjusted by the constant current and the fourth and fifth resistors. It is given by the resistance of Moreover, such a setting makes it possible to avoid variations in the IC manufacturing process and the effects of temperature changes, and to obtain stable output.

【実 施 例】 以下、この発明を図面に示した実施例を参照して詳細に
説明する。 第1図は、この発明のレギュレータ回路の出力トランジ
スタ飽和防止回路の一実施例を示す。 このレギュレータ回路の出力トランジスタ飽和防止回路
には、主回路部2が設置され、その前段に飽和防止回路
6を設置したものであり、第3図に示したレギュレータ
回路と同一部分には同一符号を付しである。 主回路部2には、正相入力(+)側に基準電圧Vref
を受ける電圧比較手段としての電圧比較器21が設置さ
れ、この電圧比較器21の出力をベースに受けて出力端
子20から出力電圧Voutを取り出すべき出力トラン
ジスタ22が設置されている。この出力トランジスタ2
2にはPNP形トランジスタが用いられており、この出
力トランジスタ22は、そのエミッタを電源ライン34
に直結し、そのコレクタ側と接地点との間には出力トラ
ンジスタ22に流れる電流を電圧に変換する直列回路を
成す第1及び第2の抵抗23.24が直列に接続されて
いる。抵抗23.24の中間接続点に発生した電圧Vn
は、電圧比較器21の逆相入力(=)に加えられている
。したがって、主回路部2では、正相入力(士)に加え
られる基準電圧V refと電圧Vnとが電圧比較器2
1て比較され、この電圧比較器21の比較結果、即ち、
そのリニア出力に応じて出力トランジスタ22のベース
電流が電圧比較器21側に引き込まれ、基準電圧V r
efと電圧Vnとが等しくなるように出力トランジスタ
22のコレクタ電流が制御される。 そして、飽和防止回路6には、電圧比較器21の正相入
力(+)側に加えるべき基準電圧V refを定電流I
に変換する電圧電流変換手段としての電圧電流変換回路
61が設置されている。基準電圧V refは、図示し
ない基準電圧源、例えば、バンドギャップ電圧発生回路
等で形成される。二の基準電圧V refを定電流Iに
変換すべき電圧電流変換回路61には入力側に電圧比較
器611が設置され、この電圧比較器611の出力側に
は第1のトランジスタ612が設置されている。このト
ランジスタ612のエミッタ側にはトランジスタ612
に流れる電流を電圧に変換する抵抗613が接続されて
いる。したがって、基準電圧Vrefが電圧比較器61
1の正相入力(+)に加えられると、その電圧入力に応
じてベース電流がトランジスタ612に流れ、トランジ
スタ612にはそのベース電流に応じたエミッタ電流が
流れる。このエミッタ電流は抵抗613によって電圧に
変換され、その電圧は電圧比較器611の逆相入力(−
)側に帰還されているので、電圧比較器611ではその
帰還電圧と基準電圧Vrefとの比較が行われ、両者の
差電圧に応じたベース電流がトランジスタ612に流れ
、基準電圧Vrefと抵抗613に発生する電圧とが等
しくなるようにトランジスタ612に流れる電流が制御
される。 トランジスタ612のコレクタ側には、第3の抵抗62
を介してカレントミラー回路63の入力側のトランジス
タ631が接続されている。トランジスタ631はダイ
オード接続されており、このトランジスタ631のベー
ス・コレクタとトランジスタ6320ベースは共通化さ
れている。したがって、トランジスタ631にトランジ
スタ612及び抵抗62を通して定電流Iが流れると、
トランジスタ631.632のカレントミラー効果によ
ってトランジスタ632にその定電流Iに対応する定電
流が流れる。トランジスタ631.632のエミツタ面
積比を等しいものとすると、トランジスタ632には定
電流1が流れることになる。 また、トランジスタ632のコレクタと接地点との間に
は第2のトランジスタ64が接続されており、このトラ
ンジスタ64のベースは抵抗62の電圧降下点、即ち、
トランジスタ612のコレクタ側に接続されている。こ
のトランジスタ64には、直列回路を成す第4及び第5
の抵抗65.66が並列に接続されている。この抵抗6
5.66の中間接続点に生しる電圧Vmは、基準電圧■
refに対応しており、主回路部2の電圧比較器21の
正相入力(+)側に入力されている。 以上の構成において、動作を説明する。 基準電圧V refが電圧電流変換回路61に加えられ
ると、トランジスタ612には基準電圧Vrefに応じ
た定電流■が流れる。抵抗613の抵抗値をR1とする
と、定電流Iは、 R3 となる。この定電流■は、トランジスタ64が導通して
いないと正常動作時には、カレントミラー回路63を通
して抵抗65.66に流れる。 ここで、電源電圧を■。C1抵抗62.65.66.2
3.24の各抵抗値をR2、R3、R4、R6、R,と
し、R3=R5、R,=R6とすると、抵抗65.66
の中間接続点に発生する電圧Vmは、 となり、これが電圧比較器21の正相入力(+)に加え
られる。したがって、抵抗23.24の中間接続点に発
生する電圧Vnもこの電圧Vmと等しい電圧が発生し、
出力電圧Voutは、Vout = r ・(R3+R
4) ・・・(5) となり、定電流I及び抵抗R65,66によって設定さ
れる一定レベルとなる。 このような動作は、トランジスタ64が非導通状態に移
行していることが条件となっており、トランジスタ64
の動作は、電源電圧V。Cと抵抗65.66の直列回路
の電圧鋒下の関係によって選択的に行われる。即ち、電
源電圧■。、が、■・(Ri+Ra)より高いとき、ト
ランジスタ64はオフ状態となるので、電源電圧■cc
が低下しでいない正常時には、常にトランジスタ64が
非導通状態を維持し、定電流Iは抵抗65.66に流れ
ることになり、以上の正常動作が行われる。 そして、電源電圧■cCが低下した場合、トランジスタ
631のベース・エミッタ間電圧をVFI、トランジス
タ64のベース・エミッタ間電圧をVF2とすると、ト
ランジスタ64のエミッタ側の点Pの電圧Vpは、 ・・・(6) となる。ここで、V F I−V F 2と見做せるか
ら、式となり、出力飽和電圧は、式〔7)の第2項の(
Vrer /R,)−Rzで設定され、定電流I(=V
rer /R,)即ち、抵抗613.62で決定され、
定電流■が与えられた場合には抵抗62の抵抗値R2だ
けで決定されることになる。 このように飽和防止回路6を設置したことにより、減電
時、出力トランジスタ22とともに他のトランジスタ6
12.631.632.64の飽和を確実に防止でき、
出力電圧Voutも一定の設定電圧に保持させて出力す
ることができる。 また、抵抗65.23の各抵抗値R,、R9をR3=R
5、抵抗66と抵抗24の各抵抗値R4、R6をR4=
 R6に設定して整合性を取ることにより、温度変化及
び製造工程上のばらつきに対しても出力電圧Voutの
安定化を図ることができる。 各抵抗65.66.23.24の整合性は、IC化によ
って容易に実現できる。 次に、第2図は、この発明のレギュレータ回路の出力ト
ランジスタ飽和防止回路の具体的な回路構成例を示す。 電圧比較器21には、演算増幅器が用いられており、抵
抗211.212を以てエミッタが共通化されたトラン
ジスタ213.214からなる差動対が設置され、各ト
ランジスタ213.214のベース入力側にはトランジ
スタ215.216が設置されている。トランジスタ2
15のベースには電圧Vmが加えられ、トランジスタ2
16のベースには電圧Vnが加えられている。そして、
トランジスタ213.214のコレクタ側には、能動負
荷としてトランジスタ217.218から成るカレント
ミラー回路が設置されている。 この電圧比較器21には、トランジスタ213.214
等を駆動するための定電流源219が設置され、この定
電流源219で得られた定電流はトランジスタ220.
221.222.223及び抵抗224.225.22
6.227.228.229.230から成るカレント
ミラー回路232を通してトランジスタ213.214
のエミッタ側、トランジスタ215.216のエミッタ
側に供給されている。 トランジスタ214のコレクタ側から取り出された出力
は出力回路233に加えられている。出力回路233に
はダーリントン接続されたトランジスタ234.235
が設置され、トランジスタ235のベース・エミッタ間
には抵抗236が接続され、トランジスタ234のベー
ス・コレクタ間には位相補償用のキャパシタ237が接
続されている。トランジスタ235のコレクタと電源ラ
イン34との間には抵抗238.239が直列に接続さ
れ、抵抗238.239の中間接続点には出力トランジ
スタ220ベースが接続されている。 この実施例の出力トランジスタ22のエミッタ面積はト
ランジスタ612のN倍(例えば100倍)程度に設定
されている。 また、この実施例では、電圧電流変換回路61として定
電流源610が設置され、この定電流源610には定電
流Iがカレントミラー回路63及び抵抗62を通して流
れる。 カレントミラー回路63のトランジスタ632のエミッ
タ面積は、トランジスタ6310に倍に設定されており
、抵抗65.66には定電流k・Iが供給される。 そして、この実施例の回路は、モノリシツクICで構成
され、抵抗65と抵抗23、抵抗66と抵抗24はそれ
ぞれ等しい抵抗値に設定されている。 このような構成によれば、前記実施例で説明したように
、出力トランジスタ22の飽和が防止できるとともに、
IC上に形成された主回路部2の各トランジスタ213
.214、また飽和防止口860)トランジスタ612
等、総てのトランジスタの飽和をも防止でき、前記実施
例で述べた通りの安定した出力を取り出すことができる
。 そして、このレギュレータ回路では、抵抗65と抵抗2
3、抵抗66と抵抗24はそれぞれ等しい抵抗価に設定
されたことにより、温度変化や製造工程のばらつきに対
しても無関係に安定した出力を取り出すことができる。
[Embodiments] Hereinafter, the present invention will be described in detail with reference to embodiments shown in the drawings. FIG. 1 shows an embodiment of the output transistor saturation prevention circuit of the regulator circuit of the present invention. The output transistor saturation prevention circuit of this regulator circuit is equipped with a main circuit section 2, and a saturation prevention circuit 6 is installed in front of it, and the same parts as the regulator circuit shown in Fig. 3 are designated by the same reference numerals. It is attached. The main circuit section 2 has a reference voltage Vref on the positive phase input (+) side.
A voltage comparator 21 is installed as a voltage comparing means for receiving the voltage, and an output transistor 22 is installed to receive the output of the voltage comparator 21 as a base and take out the output voltage Vout from the output terminal 20. This output transistor 2
2, a PNP type transistor is used, and this output transistor 22 has its emitter connected to the power supply line 34.
First and second resistors 23 and 24 forming a series circuit for converting the current flowing through the output transistor 22 into a voltage are connected in series between the collector side and the ground point. Voltage Vn generated at the intermediate connection point of resistors 23 and 24
is added to the negative phase input (=) of the voltage comparator 21. Therefore, in the main circuit section 2, the reference voltage V ref and voltage Vn applied to the positive phase input (2) are connected to the voltage comparator 2.
1, and the comparison result of this voltage comparator 21, that is,
According to the linear output, the base current of the output transistor 22 is drawn into the voltage comparator 21 side, and the reference voltage V r
The collector current of the output transistor 22 is controlled so that ef and voltage Vn are equal. The saturation prevention circuit 6 is supplied with a reference voltage V ref to be applied to the positive phase input (+) side of the voltage comparator 21 using a constant current I
A voltage-current conversion circuit 61 is installed as a voltage-current conversion means for converting the voltage to the current. The reference voltage V ref is generated by a reference voltage source (not shown), such as a bandgap voltage generation circuit. A voltage-current conversion circuit 61 that is to convert the second reference voltage V ref into a constant current I is provided with a voltage comparator 611 on the input side, and a first transistor 612 is provided on the output side of this voltage comparator 611. ing. A transistor 612 is connected to the emitter side of this transistor 612.
A resistor 613 is connected to convert the current flowing into voltage into voltage. Therefore, the reference voltage Vref is
When applied to the positive phase input (+) of 1, a base current flows through the transistor 612 in accordance with the voltage input, and an emitter current flows in the transistor 612 in accordance with the base current. This emitter current is converted into a voltage by a resistor 613, and the voltage is the negative phase input (-
) side, the voltage comparator 611 compares the feedback voltage with the reference voltage Vref, and a base current corresponding to the difference voltage between the two flows to the transistor 612, and the voltage is increased between the reference voltage Vref and the resistor 613. The current flowing through the transistor 612 is controlled so that the generated voltage is equal to the current. A third resistor 62 is connected to the collector side of the transistor 612.
A transistor 631 on the input side of the current mirror circuit 63 is connected through the current mirror circuit 63. The transistor 631 is diode-connected, and the base and collector of this transistor 631 and the base of the transistor 6320 are shared. Therefore, when a constant current I flows through the transistor 631 through the transistor 612 and the resistor 62,
A constant current corresponding to the constant current I flows through the transistor 632 due to the current mirror effect of the transistors 631 and 632. Assuming that the emitter area ratios of the transistors 631 and 632 are equal, a constant current of 1 will flow through the transistor 632. Further, a second transistor 64 is connected between the collector of the transistor 632 and the ground point, and the base of this transistor 64 is connected to the voltage drop point of the resistor 62, that is,
It is connected to the collector side of transistor 612. This transistor 64 has fourth and fifth transistors forming a series circuit.
resistors 65 and 66 are connected in parallel. This resistance 6
The voltage Vm generated at the intermediate connection point of 5.66 is the reference voltage ■
ref, and is input to the positive phase input (+) side of the voltage comparator 21 of the main circuit section 2. In the above configuration, the operation will be explained. When the reference voltage V ref is applied to the voltage-current conversion circuit 61 , a constant current (2) according to the reference voltage V ref flows through the transistor 612 . When the resistance value of the resistor 613 is R1, the constant current I is R3. This constant current (2) flows through the current mirror circuit 63 to the resistor 65.66 during normal operation when the transistor 64 is not conductive. Here, the power supply voltage is ■. C1 resistance 62.65.66.2
If each resistance value of 3.24 is R2, R3, R4, R6, R, and R3=R5, R,=R6, the resistance is 65.66.
The voltage Vm generated at the intermediate connection point is as follows, and this is added to the positive phase input (+) of the voltage comparator 21. Therefore, the voltage Vn generated at the intermediate connection point of the resistors 23 and 24 is also equal to this voltage Vm,
The output voltage Vout is Vout = r ・(R3+R
4) ...(5) This results in a constant level set by the constant current I and the resistors R65 and R66. Such operation is conditional on the transistor 64 transitioning to a non-conducting state;
The operation is based on the power supply voltage V. This is selectively performed depending on the relationship between the voltages of the series circuit of C and resistors 65 and 66. That is, the power supply voltage ■. , is higher than ■.(Ri+Ra), the transistor 64 is turned off, so the power supply voltage ■cc
In a normal state where the voltage does not decrease, the transistor 64 always maintains a non-conducting state, the constant current I flows through the resistors 65 and 66, and the above normal operation is performed. Then, when the power supply voltage ■cC decreases, assuming that the voltage between the base and emitter of the transistor 631 is VFI, and the voltage between the base and emitter of the transistor 64 is VF2, the voltage Vp at the point P on the emitter side of the transistor 64 is as follows.・(6) becomes. Since it can be regarded as V F I - V F 2, the output saturation voltage is expressed as (
Vrer /R,)-Rz, constant current I(=V
rer /R,), i.e. determined by the resistance 613.62,
When a constant current ■ is applied, it is determined only by the resistance value R2 of the resistor 62. By installing the saturation prevention circuit 6 in this way, when the power is reduced, the output transistor 22 and other transistors 6
12.631.632.64 saturation can be reliably prevented,
The output voltage Vout can also be maintained at a constant set voltage and output. In addition, each resistance value R,, R9 of resistor 65.23 is R3=R
5. Let the resistance values R4 and R6 of the resistor 66 and resistor 24 be R4=
By setting R6 to ensure consistency, the output voltage Vout can be stabilized even against temperature changes and manufacturing process variations. Matching of each resistor 65, 66, 23, 24 can be easily realized by IC. Next, FIG. 2 shows a specific example of the circuit configuration of the output transistor saturation prevention circuit of the regulator circuit of the present invention. The voltage comparator 21 uses an operational amplifier, and a differential pair consisting of transistors 213 and 214 whose emitters are shared by a resistor 211 and 212 is installed, and a base input side of each transistor 213 and 214 is installed. Transistors 215, 216 are installed. transistor 2
A voltage Vm is applied to the base of transistor 2.
A voltage Vn is applied to the base of 16. and,
A current mirror circuit consisting of transistors 217, 218 is installed as an active load on the collector side of the transistors 213, 214. This voltage comparator 21 includes transistors 213 and 214.
A constant current source 219 is installed to drive the transistors 220 .
221.222.223 and resistance 224.225.22
Transistors 213.214 through a current mirror circuit 232 consisting of 6.227.228.229.230
and the emitter sides of transistors 215 and 216. An output taken out from the collector side of transistor 214 is applied to output circuit 233. The output circuit 233 includes transistors 234 and 235 connected to Darlington.
A resistor 236 is connected between the base and emitter of the transistor 235, and a phase compensation capacitor 237 is connected between the base and collector of the transistor 234. Resistors 238 and 239 are connected in series between the collector of the transistor 235 and the power supply line 34, and the base of the output transistor 220 is connected to the intermediate connection point of the resistors 238 and 239. The emitter area of the output transistor 22 in this embodiment is set to be approximately N times (for example, 100 times) that of the transistor 612. Further, in this embodiment, a constant current source 610 is installed as the voltage-current conversion circuit 61, and a constant current I flows through the constant current source 610 through a current mirror circuit 63 and a resistor 62. The emitter area of the transistor 632 of the current mirror circuit 63 is set to be twice that of the transistor 6310, and a constant current k·I is supplied to the resistors 65 and 66. The circuit of this embodiment is composed of a monolithic IC, and the resistors 65 and 23, and the resistors 66 and 24 are set to have equal resistance values. According to such a configuration, saturation of the output transistor 22 can be prevented as described in the above embodiment, and
Each transistor 213 of the main circuit section 2 formed on the IC
.. 214, and saturation prevention port 860) transistor 612
etc., saturation of all transistors can be prevented, and a stable output as described in the previous embodiment can be obtained. In this regulator circuit, resistor 65 and resistor 2
3. Since the resistor 66 and the resistor 24 are each set to have the same resistance value, a stable output can be obtained regardless of temperature changes or manufacturing process variations.

【発明の効果】【Effect of the invention】

以上説明したように、この発明によれば、次の効果が得
られる。 (a)  出力トランジスタの飽和を確実に防止できる
とともに、その飽和を防止するために設置されたトラン
ジスタの飽和をも確実に防止でき、安定した出力を取り
出すことができ、従来、トランジスタの飽和によって生
じた基板の過熱、基板電位の変動、無効電流の増加等を
確実に防止できる。 (b)  温度変化や製造工程のばらつきに無関係に安
定した出力を取り出すことができる。
As explained above, according to the present invention, the following effects can be obtained. (a) It is possible to reliably prevent the saturation of the output transistor, as well as the saturation of the transistor installed to prevent the saturation, and it is possible to obtain a stable output. It is possible to reliably prevent overheating of the substrate, fluctuations in substrate potential, increases in reactive current, etc. (b) Stable output can be obtained regardless of temperature changes or manufacturing process variations.

【図面の簡単な説明】[Brief explanation of drawings]

第1図はこの発明のレギュレータ回路の出力トランジス
タ飽和防止回路の一実施例を示す回路図、第2図は第1
図に示したレギュレータ回路の出力トランジスタ飽和防
止回路の具体的な回路構成例を示す回路図、 第3図は出力トランジスタの飽和防止対策を施した従来
のレギュレータ回路を示す回路図、第4図は出力トラン
ジスタの構成を示す図である。 2・・・主回路部(レギュレータ主回路部)21・・・
電圧比較器(電圧比較手段)22・・・・出力トランジ
スタ 23・・・第1の抵抗 24・・・第2の抵抗 61・・・電圧電流変換回路(電圧電流変換手段) 62・・・第3の抵抗 63・・・カレントミラー回路 64・・・第2のトランジスタ 65・・・第4の抵抗 66・・・第5の抵抗 612・・・第1のトランジスタ V ref  ・・・基準電圧 ■・・・定電流 第4図
FIG. 1 is a circuit diagram showing an embodiment of the output transistor saturation prevention circuit of the regulator circuit of the present invention, and FIG.
A circuit diagram showing a specific circuit configuration example of the output transistor saturation prevention circuit of the regulator circuit shown in the figure. Figure 3 is a circuit diagram showing a conventional regulator circuit with measures to prevent output transistor saturation. FIG. 3 is a diagram showing the configuration of an output transistor. 2... Main circuit section (regulator main circuit section) 21...
Voltage comparator (voltage comparison means) 22...Output transistor 23...First resistor 24...Second resistor 61...Voltage-current conversion circuit (voltage-current conversion means) 62...th No. 3 resistor 63...Current mirror circuit 64...Second transistor 65...Fourth resistor 66...Fifth resistor 612...First transistor V ref...Reference voltage ■ ...Constant current Figure 4

Claims (1)

【特許請求の範囲】 1、基準電圧に応じた安定化出力を取り出すべき出力ト
ランジスタが設置され、この出力トランジスタのコレク
タ側に直列に接続された第1及び第2の抵抗の中間接続
点で得られた電圧と前記基準電圧との差に応じて前記出
力トランジスタからベース電流を引き込み、前記出力ト
ランジスタの前記電流を制御する電圧比較手段が設置さ
れたレギュレータ主回路部と、 前記基準電圧を定電流に変換し、この定電流を第1のト
ランジスタを通して出力する電圧電流変換回路と、 前記第1のトランジスタに流れる前記定電流を検出する
カレントミラー回路と、 このカレントミラー回路と前記第1のトランジスタとの
間に接続され、前記定電流を電圧に変換する第3の抵抗
と、 前記第1のトランジスタに対応して設置されて、前記第
3の抵抗の電圧降下点にベースが接続され、前記カレン
トミラー回路からの前記定電流を受ける第2のトランジ
スタと、 この第2のトランジスタに並列に接続された直列回路を
成し、前記電圧比較手段に前記基準電圧として加えるべ
き電圧を中間接続点に発生させる第4及び第5の抵抗と
、 を備えたことを特徴とするレギュレータ回路の出力トラ
ンジスタ飽和防止回路。 2、前記第1の抵抗と前記第4の抵抗、前記第2の抵抗
と前記第5の抵抗を等しい抵抗値に設定したことを特徴
とする請求項1記載のレギュレータ回路の出力トランジ
スタ飽和防止回路。
[Claims] 1. An output transistor is installed to extract a stabilized output according to a reference voltage, and the output transistor is provided at an intermediate connection point between a first and a second resistor connected in series to the collector side of the output transistor. a regulator main circuit section provided with voltage comparison means for drawing a base current from the output transistor according to the difference between the reference voltage and the reference voltage, and controlling the current of the output transistor; a voltage-current conversion circuit that converts the constant current into a constant current and outputs the constant current through a first transistor; a current mirror circuit that detects the constant current flowing through the first transistor; the current mirror circuit and the first transistor; a third resistor connected between the transistors and configured to convert the constant current into a voltage; and a third resistor installed corresponding to the first transistor, the base of which is connected to the voltage drop point of the third resistor, and which converts the constant current into voltage. a second transistor receiving the constant current from the mirror circuit; forming a series circuit connected in parallel to the second transistor, generating a voltage at an intermediate connection point to be applied as the reference voltage to the voltage comparison means; An output transistor saturation prevention circuit for a regulator circuit, characterized in that the output transistor saturation prevention circuit comprises: 2. The output transistor saturation prevention circuit for the regulator circuit according to claim 1, wherein the first resistor and the fourth resistor, and the second resistor and the fifth resistor are set to equal resistance values. .
JP30522990A 1990-11-09 1990-11-09 Regulator transistor output transistor saturation prevention circuit Expired - Fee Related JP2698702B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP30522990A JP2698702B2 (en) 1990-11-09 1990-11-09 Regulator transistor output transistor saturation prevention circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP30522990A JP2698702B2 (en) 1990-11-09 1990-11-09 Regulator transistor output transistor saturation prevention circuit

Publications (2)

Publication Number Publication Date
JPH04177514A true JPH04177514A (en) 1992-06-24
JP2698702B2 JP2698702B2 (en) 1998-01-19

Family

ID=17942590

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30522990A Expired - Fee Related JP2698702B2 (en) 1990-11-09 1990-11-09 Regulator transistor output transistor saturation prevention circuit

Country Status (1)

Country Link
JP (1) JP2698702B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011108153A (en) 2009-11-20 2011-06-02 Renesas Electronics Corp Semiconductor device

Also Published As

Publication number Publication date
JP2698702B2 (en) 1998-01-19

Similar Documents

Publication Publication Date Title
US5666044A (en) Start up circuit and current-foldback protection for voltage regulators
US7151365B2 (en) Constant voltage generator and electronic equipment using the same
JP3017242B2 (en) Error amplifier and its system
US4626770A (en) NPN band gap voltage reference
US4349778A (en) Band-gap voltage reference having an improved current mirror circuit
JPH02122314A (en) Voltage adjustment circuit
US4437023A (en) Current mirror source circuitry
US4362985A (en) Integrated circuit for generating a reference voltage
JP3479108B2 (en) Symmetric bipolar bias current source with high power supply rejection ratio
US4958122A (en) Current source regulator
US20020125937A1 (en) Bandgap reference voltage circuit
JPH03181868A (en) Peak detector
JPH04177514A (en) Output transistor saturation preventing circuit of regulator circuit
US5568090A (en) Amplifier circuit with dynamic output stage biasing
US4374356A (en) Constant voltage circuit
JP2793393B2 (en) Band gap reference circuit
JP3134343B2 (en) Bandgap reference voltage generation circuit
JP3671519B2 (en) Current supply circuit
JP2629234B2 (en) Low voltage reference power supply circuit
JPH01288911A (en) Bicmos reference voltage generator
JP3529601B2 (en) Constant voltage generator
US5355078A (en) Semiconductor integrated circuit for a stabilized power supply circuit
JP2830516B2 (en) Current comparator
JPH04328613A (en) Power unit circuit
JPH03242715A (en) Band gap reference voltage generating circuit

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees