JPH04176207A - Signal processing system employing primary iir digital filter - Google Patents

Signal processing system employing primary iir digital filter

Info

Publication number
JPH04176207A
JPH04176207A JP30480290A JP30480290A JPH04176207A JP H04176207 A JPH04176207 A JP H04176207A JP 30480290 A JP30480290 A JP 30480290A JP 30480290 A JP30480290 A JP 30480290A JP H04176207 A JPH04176207 A JP H04176207A
Authority
JP
Japan
Prior art keywords
digital filter
tap coefficient
signal
signal processing
digital
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP30480290A
Other languages
Japanese (ja)
Other versions
JP3131995B2 (en
Inventor
Gakuo Nozaki
岳夫 野崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP02304802A priority Critical patent/JP3131995B2/en
Publication of JPH04176207A publication Critical patent/JPH04176207A/en
Application granted granted Critical
Publication of JP3131995B2 publication Critical patent/JP3131995B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Filters That Use Time-Delay Elements (AREA)

Abstract

PURPOSE:To approximate a frequency characteristic of the primary IIR (cyclic) digital filter to a limit of a frequency characteristic of an FIR (acyclic) digital filter whose delay component number is increased by employing the primary IIR digital filter with comparatively simple configuration between a sampler and a hold circuit and setting a prescribed relation to tap coefficients. CONSTITUTION:A tap coefficient c0 between an input of a primary IIR digital filter 3a and a 1st adder and a tap coefficient c1 between the input and a 2nd adder are selected to have a relation of c0=(alpha1+3)/2 and c1=(alpha1-1)/2, where alpha1 is a tap coefficient between an output of the delay element and the 1st adder, and the absolute value of the tap coefficient alpha1 is set as ¦alpha1¦<1.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は一次IIRディジタルフィルタを用いた信号処
理方式に関し、特にアナログ信号をディジタル化し、マ
イクロコンピュータ上のディジタルフィルタで信号処理
して再びアナログ信号を再生する一次TIRディジタル
フィルタを用いた信号処理方式に関する。
[Detailed Description of the Invention] [Industrial Application Field] The present invention relates to a signal processing method using a first-order IIR digital filter, and in particular, it digitizes an analog signal, processes the signal with a digital filter on a microcomputer, and converts it back into an analog signal. This invention relates to a signal processing method using a first-order TIR digital filter for reproducing.

〔従来の技術〕[Conventional technology]

制御対象からのアナログ信号をディジタル信号に変換し
てディジタル処理し、再びアナログ信号に変換するディ
ジタル信号処理方式の基本形は、第8図に示すように、
対象物1からのアナログ信号Ud(t)をサンプリング
してA/D変換するサンプラー2と、ディジタル変換信
号aをD/A変換してアナログ信号u (t)を再生す
るホールド回路一 4とから構成される。第8図の構成で信号処理を行う場
合、対象物1−から出力されるアナログ信号Ud(t)
を周波数領域において精度良く近似するためには、サン
プラー2のサンプリング間隔を小さく取る必要がある。
The basic form of the digital signal processing method, which converts an analog signal from a controlled object into a digital signal, processes it digitally, and converts it back into an analog signal, is as shown in Figure 8.
A sampler 2 that samples the analog signal Ud(t) from the object 1 and A/D converts it, and a hold circuit 4 that D/A converts the digital conversion signal a and reproduces the analog signal u(t). configured. When signal processing is performed with the configuration shown in FIG. 8, the analog signal Ud(t) output from the object 1-
In order to approximate accurately in the frequency domain, the sampling interval of the sampler 2 needs to be set small.

サンプリング間隔の制約のため、第8図の構成では対象
物1からのアナログ信号の周波数特性を精度良く近似で
きない場合には、第9図に示すようにサンプラー2とホ
ールド回路4の間にディジタルフィルタ3を設計して挿
入する必要がある。
If the frequency characteristics of the analog signal from the object 1 cannot be accurately approximated with the configuration shown in FIG. 8 due to sampling interval constraints, a digital filter is installed between the sampler 2 and the hold circuit 4 as shown in FIG. It is necessary to design and insert 3.

ディジタルフィルタ3は、ディジタル変換信号aに対し
てディジタル加算器1乗算器、シフトレジスタ等の基本
演算要素を用いてフィルタリングを実行する回路である
。フィルタリングされたディジタル出力信号すは、ホー
ルド回路4でD/A変換されアナログ信号u (L)に
戻されて信号処理を終了する。
The digital filter 3 is a circuit that performs filtering on the digital conversion signal a using basic calculation elements such as a digital adder 1 multiplier and a shift register. The filtered digital output signal S is D/A converted by the hold circuit 4 and returned to the analog signal u (L), thereby completing the signal processing.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

上述したディジタル信号処理方式では、対象物からのア
ナログ信号を周波数領域で精度良く再生するため、第8
図の構成でサンプリング間隔を小さくすると演算時間が
増大する上に、サンプラーとホールド回路を高精度な物
、すなわちホールド回路を高次にする必要があり、ハー
ドウェアのコス1〜が高くなる欠点がある。更に、ボー
ルド回路を高次にするとホールド回路の伝達関数が複雑
なために、対象物の伝達関数やその出力信号の種類によ
っては回路の安定性が保証されないという欠点がある。
In the digital signal processing method described above, in order to accurately reproduce the analog signal from the object in the frequency domain, the eighth
If the sampling interval is reduced in the configuration shown in the figure, the calculation time will increase, and the sampler and hold circuit must be of high precision, that is, the hold circuit must be of high order, which has the disadvantage of increasing the hardware cost. be. Furthermore, if the bold circuit is made to a higher order, the transfer function of the hold circuit is complicated, so there is a drawback that the stability of the circuit cannot be guaranteed depending on the transfer function of the object or the type of its output signal.

一方、第9図に示すようなディジタルフィルタを使用す
る場合には、サンプラーとホールド回路との合成の伝達
関数をキャンセルしてアナログ信号を完全に再生可能な
ディジタルフィルタを設計すればよいことになる。しか
し、そのような理想的なディジタルフィルタを実現する
のは不可能であり、現実にはサンプラーの出力を直接デ
ィジタルフィルタに入力して、対象物から出力されるア
ナログ信号と近似な特性がホールド回路の出力で得られ
るまで、ディジタルフィルタの伝達関数の構成やタップ
係数を変更しながら試行錯誤で設計を繰り返すこととな
り、多大な「数が発生ずるという欠点がある9更に、フ
ィルタの次数や構成によっては、フィルタのタップ係数
がサンプリング間隔に依存するので、回路の安定性が保
証されないという欠点がある。
On the other hand, when using a digital filter as shown in Figure 9, it is sufficient to design a digital filter that can completely reproduce the analog signal by canceling the transfer function of the combination of the sampler and the hold circuit. . However, it is impossible to realize such an ideal digital filter, and in reality, the output of the sampler is directly input to the digital filter, and the hold circuit has characteristics similar to the analog signal output from the target object. Until an output of has the disadvantage that the stability of the circuit cannot be guaranteed because the tap coefficient of the filter depends on the sampling interval.

本発明の目的は、わずかな工数で容易に精度良い近似が
得られる一次IIRディジタルフィルタを用いた信号処
理方式を提供することである。
An object of the present invention is to provide a signal processing method using a first-order IIR digital filter that can easily obtain accurate approximation with a small number of man-hours.

〔課題を解決するための手段〕[Means to solve the problem]

本発明の一次1’ I Rディジタルフィルタを用いた
信号処理方式は、アナET7グ信号をサンプリングしデ
ィジタル信号に変換して出力するサンプラーと、1個の
遅延泰子とその面接に配置された第i及び第2の加算器
とを有しディジタル人力信号に演算処理を施す一次I丁
Rディジタルフィルタと、その出力をアナログ信号に変
換する零次のホールド回路とを含む一次I丁Rディジタ
ルフィルタを用いた信号処理方式において、前記一次I
IRディジタルフィルタの入力と前記第1の加算器との
間の□タップ係数C8及び入力と前記第2の加算器との
間のタップ係数CIとを、前記遅延素子の出力と前記第
1の加算器との間のタップ係数α1に対して co−(αt+3 )/2 、  c += (α1=
−1−)/2に設定し、タップ係数α□をlα11〈1
としたことを特徴としている。
The signal processing method using the primary 1' I R digital filter of the present invention includes a sampler that samples the analog ET7 signal, converts it to a digital signal, and outputs it, one delay Yasuko and the i-th and a second adder and performs arithmetic processing on a digital human input signal, and a zero-order hold circuit that converts the output into an analog signal. In the signal processing method, the primary I
A tap coefficient C8 between the input of the IR digital filter and the first adder and a tap coefficient CI between the input and the second adder are added to the output of the delay element and the first adder. co-(αt+3)/2, c += (α1=
−1−)/2, and tap coefficient α□ is set to lα11〈1
It is characterized by the following.

〔実施例〕〔Example〕

次に、本発明の実施例について図面を参照して説明する
Next, embodiments of the present invention will be described with reference to the drawings.

第1図は本発明の一実施例の構成を示すブロック図であ
る。
FIG. 1 is a block diagram showing the configuration of an embodiment of the present invention.

第1図の一次IIRディジタルフィルタを用いた信号処
理方式は、対象物1が出力するアナログ信号Ud(’t
、)をサンプリング間隔TでA/D変換するサンプラー
2と、ディジタル変換信号aを平滑化する一次[IR,
ディジタルフィルタ3aと、そのディジタル出力信号す
をD/A変換しアナログ信号u (t)を出力する零次
のホールド回路4とから構成されている。−次T’ I
 Rディジタルフィルタ3aは、第1図に示すような1
個の遅延素−rと6一 2個の加算器と3個のタップ係数とを有する一次の巡回
型ディジタルフィルタ(Inflnite Recur
sivdigital rilt、er)であり、各タ
ップ係数は図にも示すように下記(1)式の関係が成立
するように選定されている3゜ 以下、−次IIRディジタルフィルタ3aの各タップ係
数を(1)式のように選定した理由について説明する。
The signal processing method using the first-order IIR digital filter in FIG. 1 is based on the analog signal Ud('t
, ) at a sampling interval T, and a first-order [IR,
It is composed of a digital filter 3a and a zero-order hold circuit 4 which converts the digital output signal from the digital filter 3a into an analog signal and outputs an analog signal u(t). -Next T' I
The R digital filter 3a is 1 as shown in FIG.
A first-order recursive digital filter (Inflnite Recur
sivdigital rilt, er), and each tap coefficient of the -order IIR digital filter 3a of 3° or less, which is selected so that the relationship of equation (1) below holds as shown in the figure, is ( 1) The reason for selecting the formula as in the formula will be explained.

ディジタルフィルタが良好な特性を持つためには、サン
プラー2の出力を直接ディジタルフィルタに接続した場
合、対象物1の出力のアナログ信号IJ、(t、)とホ
ールド回路4の出力のアナログ信−号u (t)とが(
2)式の関係を満たせばよい。
In order for the digital filter to have good characteristics, when the output of the sampler 2 is directly connected to the digital filter, the analog signal IJ,(t,) of the output of the object 1 and the analog signal of the output of the hold circuit 4 must be connected. u (t) and (
2) It suffices to satisfy the relationship of formula.

u (t、) = U d(1−)         
 −−−(2)ここで、−次FIRディジタルフィルタ
3aのタップ係数を求めるために、まず、第3図に示す
非巡回型ディジタルフィルタ(FInil(・ncc肛
siv+・digital filter:以下FIR
ディジタルフィルタと称す)3Cの極限特性を解析的に
求める方法を詳細に説明する。
u (t,) = U d(1-)
---(2) Here, in order to obtain the tap coefficients of the -order FIR digital filter 3a, first, the acyclic digital filter (FINil(・ncc anusiv+・digital filter: hereinafter FIR
A method for analytically determining the limit characteristics of 3C (referred to as a digital filter) will be explained in detail.

アナログ信号U d(t)に対して第3図に示される信
号処理を施した後のホールド回路4から再生されるアナ
ログ信号U。(1)は、遅延素子数β、サンプリング間
隔Tとし、kT≦t < (k +1 ) Tにおいて
、 と表せる。
The analog signal U reproduced from the hold circuit 4 after performing the signal processing shown in FIG. 3 on the analog signal U d(t). (1) can be expressed as follows, where the number of delay elements is β, the sampling interval is T, and kT≦t<(k+1)T.

又、FIRディジタルフィルタ3cのパルス伝達量をD
 #(Z )とすると、 となる。ただし、 文献[システムと制御JV01.29.NO,4,PP
259〜267(1958)のr連続時間計のデジタル
制御則jを参考にして、第3図のFIRディジタルフィ
ルタ3cのタップ係数α、を、第4図に示す常微分方程
式の数値積分法の一つであるAdams−Bashfo
rth法の係数に対応させると、1♀I r−?、ディ
ジタルフィルタ3Cの遅延素子数は、Adams−Ba
shforth法の段数βに一致する。
Also, the pulse transmission amount of the FIR digital filter 3c is D.
When #(Z), it becomes. However, the document [System and Control JV01.29. NO, 4, PP
259-267 (1958), the tap coefficient α of the FIR digital filter 3c in FIG. 3 is determined by one of the numerical integration methods for the ordinary differential equation shown in FIG. Adams-Bashfo
Corresponding to the coefficients of the rth method, 1♀I r-? , the number of delay elements of the digital filter 3C is Adams-Ba
This corresponds to the number of stages β of the shforth method.

一方、数値計算法におけるAdams−Bashfor
th法の段数βと計算精度との間には第5図に示される
関係がある。そこで、βが大きいほど精度が良くなるこ
とに着目ずれば、β→■のF I Rディジタルフィル
タは限りなくアナログ信号に近似していることが期待で
きる。
On the other hand, Adams-Bashfor in numerical calculation method
There is a relationship shown in FIG. 5 between the number of stages β of the th method and calculation accuracy. Therefore, if we focus on the fact that the larger β is, the higher the accuracy is, it can be expected that the FIR digital filter of β→■ is as close to an analog signal as possible.

遅延素子数βのFIRディジタルフィルタのパルス伝達
関数は、Z= ejfdT  (、jは複素数)と置き
、D4(ejωT)を(1−ejIlll)テ整理t 
7.J )ニー、β−2の場合、 = 1+(1/2>(+−e’ωT) β−3の場合、 −(23/12)(12/16)e−jω”t(5/1
2)e−、+2ω1−11(1/2)(1−e’ωT)
+(5/12)(+ −eJωT)2となり、(1−e
jω0)のべき乗でくくると、Adams−Bashf
orth法を後退差分形式で表現したときの係数が現れ
る。
The pulse transfer function of the FIR digital filter with the number of delay elements β is set as Z = ejfdT (, j is a complex number), and D4(ejωT) is rearranged by (1-ejIll) t
7. J) knee, for β-2, = 1+(1/2>(+-e'ωT) for β-3, -(23/12)(12/16)e-jω"t(5/1
2) e-, +2ω1-11 (1/2) (1-e'ωT)
+(5/12)(+ -eJωT)2, (1-e
Adams-Bashf
Coefficients appear when the orth method is expressed in backward difference form.

以上の例からの類推によって、β→ωのF T P。By analogy with the above example, FTP of β→ω.

ディジタルフィルタのパルス伝達関数はと表すことがで
きる。ただし、 ε、 −(−1>” f二 (Lr)  dr    
 −(6)である。ここで、Adams−Bashfo
rth法の数値計算アルゴリズムの導出法に戻って(5
)式と比較すると、l) (eJf、lT)はt4ac
laurin展開の係数ε。を与える母関数と定義され
るので、を−(1−ejIIIo)と置き換えて一般化
した二項定理を用いると(5)式はD(eJIIlT)
−Σε−(1−eJIJT)m−Σe、、L”m=0 一5″o(1−t)−’dr    ・・=−(7)の
簡単な定積分となる。ここで、 (1−t、)−’ = exp[−r Ioge(1−
t)]と置けば、(7)式は となる。置き換えたt、を戻して整理すると、β−÷■
の場合のFTRディジタルフィルタの周波数応答は と解析的に求めることができる。更に、変形すると、 D (ejω7 ) = s i暑1ム>−e L J
ωT/2+ −(10)フィルタとなっている。
The pulse transfer function of the digital filter can be expressed as. However, ε, −(−1>” f2 (Lr) dr
-(6). Here, Adams-Bashfo
Returning to the derivation method of the numerical calculation algorithm of the rth method (5
), l) (eJf, lT) is t4ac
Coefficient ε of laurin expansion. Since it is defined as a generating function that gives
-Σε-(1-eJIJT)m-Σe, , L"m=0 -5"o(1-t)-'dr . . . =-(7) becomes a simple definite integral. Here, (1-t,)-' = exp[-r Ioge(1-
t)], equation (7) becomes. If we put back the replaced t and rearrange it, we get β−÷■
The frequency response of the FTR digital filter in the case of can be analytically determined as. Furthermore, when deformed, D (ejω7) = s i heat 1m>-e L J
It is a ωT/2+ −(10) filter.

一方、D/A変換器であるホールド回路を零次とし、そ
の伝達関数をH(jω)とすれば、旧jω)−幻÷F−
好/刀−eトポ′2)   ・−・(11)である。第
3図に示されるようにFIRディジタルフィルタ3cと
ホールド回路4は常にカスケード接続されているので、
式(11)のe(−JLIIT/2ゝと式(10)のe
(jωT/2)とは常にキャンセルされる。従って、信
号処理による位相のずれはサンプラー2の位相だけにな
る。
On the other hand, if the hold circuit, which is a D/A converter, is zero-order and its transfer function is H(jω), then old jω) - illusion ÷ F -
Good/sword-e topo'2) --(11). As shown in FIG. 3, the FIR digital filter 3c and the hold circuit 4 are always connected in cascade.
e(-JLIIT/2ゝ of formula (11) and e of formula (10)
(jωT/2) is always canceled. Therefore, the only phase shift caused by signal processing is the phase of the sampler 2.

第6図、第7図は対象物からのアナログ信号をU d(
t)= e’、サンプリング時間を0.5 ser:と
じたとき、第3図に示されるディジタル処理を行ったと
きの周波数特性を示すボード線図である。図の横軸は周
波数、縦軸は第6図はゲイン(dB)、第7図は位相(
deg)である。β−1の曲線は第8図に示す基本形で
ディジタル信号処理を行ったときに再生されるアナログ
信号uO(L)の周波数特性、β−2,β−3の曲線は
第3図に示されるFIRディジタルフィルタを用いたと
きのアナログ信号uo(t)の周波数特性、β→ωは第
3図に示されるFIRディジタルフィルタの極限特性に
対するアナログ信号U。(1,)の周波数特性である。
Figures 6 and 7 show the analog signal from the object as U d(
FIG. 4 is a Bode diagram showing the frequency characteristics when the digital processing shown in FIG. 3 is performed when t)=e' and the sampling time is 0.5 ser:. The horizontal axis of the figure is the frequency, the vertical axis is the gain (dB) in Figure 6, and the phase (Figure 7).
deg). The β-1 curve is the frequency characteristic of the analog signal uO(L) reproduced when digital signal processing is performed in the basic form shown in Figure 8, and the β-2 and β-3 curves are shown in Figure 3. The frequency characteristic of the analog signal uo(t) when using the FIR digital filter, β→ω, is the analog signal U for the limit characteristic of the FIR digital filter shown in FIG. This is the frequency characteristic of (1,).

第6図のゲイン線図において、β−1の曲線は元のアナ
ログ信号を比較的よく近似し、周波数帯域を広く取れる
ようにみえるが、位相特性はかなり劣化している。一方
、F TRディジタルフィルタを挿入した場合、ゲイン
特性は高周波数帯域において第8図のβ=1のディジタ
ル信号処理H式に比べてやや劣化する。しかし、サンプ
リング周波数をω、(=1/T>としたとき、周波数帯
域0〈ω〈ω3以外で実用上使用されることはないので
、その範囲ではβの大きいFTRディジタルフィルタを
挿入することで特性が改善されることが分かる。
In the gain diagram of FIG. 6, the β-1 curve approximates the original analog signal relatively well and appears to be able to cover a wide frequency band, but the phase characteristics are considerably degraded. On the other hand, when the FTR digital filter is inserted, the gain characteristics are slightly degraded in the high frequency band compared to the digital signal processing formula H with β=1 shown in FIG. However, when the sampling frequency is ω, (=1/T>), it is not actually used in a frequency band other than 0〈ω〈ω3, so in that range, an FTR digital filter with a large β can be inserted. It can be seen that the characteristics are improved.

以上の観点から、良好な周波数特性を実現する式(9)
で表されるβ→■のFrRディジタルフィルタの極限特
性を、−次丁TRディジタルフィルタで構成することを
考える。−次ITr(ディジタルフィルタのパルス伝達
関数は D (Z)−二−ココ1♂ニー−・・・・・−(12)
1+α、Z−1 で与えられる。ただし、Z−ejl″Tである。そこで
式(9)と式(12)を等しいとするととおける。式(
13)を変形し7、I)(e’ω丁)を周波数0)とサ
ンプリング間隔Tとの積ω1゛でティラー級数展開する
と −(a++1)+1/2(−u++1>(jωT)月7
6(σ1+1)(jωT)2[R,[(jωT)3] 
       ・・・・・・(14)CO+CIZ  
’ −(co+c1 )−c+ (jmT)+1/2c+ 
(ja+T>2+Rh[(jωT)31       
  ・−・・・・(15)ただし、jは複素数であるか
らj2−−1の関係がある。又、Ra[(jllT)3
]、 Rb[(jωT)31はjωTの3乗以降の項で
ある。
From the above viewpoint, formula (9) realizes good frequency characteristics.
Let us consider that the limit characteristic of the FrR digital filter of β→■, expressed as , is constructed by a -th order TR digital filter. -order ITr (The pulse transfer function of the digital filter is D (Z)
It is given by 1+α, Z-1. However, Z−ejl″T. Therefore, we can assume that equation (9) and equation (12) are equal.Equation (
13) and expand it into a Tiller series with the product ω1 of the frequency 0) and the sampling interval T, we get -(a++1)+1/2(-u++1>(jωT))
6(σ1+1)(jωT)2[R, [(jωT)3]
・・・・・・(14) CO+CIZ
' -(co+c1)-c+ (jmT)+1/2c+
(ja+T>2+Rh[(jωT)31
(15) However, since j is a complex number, there is a relationship of j2--1. Also, Ra[(jllT)3
], Rb[(jωT) 31 is the term after the third power of jωT.

α1を自由パラメタとし、j6+Tの一次の項までの係
数を比較すると、 c 1)−1−c 1= (a 1−1 1 )   
   −−・(16)ct−(−α□+1)/2   
・・・・・・(17)となる。式(16) (17)の
連立方程式を解くとCo−(α 1−ト 3 ) / 
2             ・・・ ・・・ (18
〉CI−((2t  t ) / 2      ・−
−119)なる関係式が得られる。フィルタが安定であ
るためには式(12)の極が単位円の中に存在すること
が必要十分条件であるから、 IαI 1〈1            ・−・−12
0>である3 なお、式(20)の範囲を満足する特殊な例としてα1
−0と置くと、式(13)から第2図に示ず78次(β
−2)のAdams−Bashfor日1法の夕・リア
係数を持つFIRディジタルフィルタ3bを容易に実現
できることが分かる。
When α1 is a free parameter and the coefficients up to the first-order term of j6+T are compared, c 1)-1-c 1= (a 1-1 1 )
--・(16)ct-(-α□+1)/2
...(17). Solving the simultaneous equations of equations (16) and (17) yields Co-(α 1-to 3 ) /
2 ... ... (18
〉CI-((2t t) / 2 ・-
-119) is obtained. In order for the filter to be stable, it is a necessary and sufficient condition that the pole in equation (12) exists within the unit circle, so IαI 1<1 ・−・−12
0>3. As a special example that satisfies the range of equation (20), α1
−0, the 78th order (β
It can be seen that the FIR digital filter 3b having the coefficients of the Adams-Bashfor day 1 method of -2) can be easily realized.

〔発明の効果〕〔Effect of the invention〕

以上詳細に説明したように、本発明による一次ITRデ
ィジタルフィルタを用いた信号処理方式は、サンプラー
とホールド回路との間に比較的構成の簡単な一次IIR
ディジタルルタを使用し、タップ係数に所定の関係を設
定することにより、Adams−Bashforth法
の数値計算アルゴリズムによりタップ係数が定まるFI
Rディジタルフィルタの遅延素子数を増加させた極限(
β→ω)の周波数特性を近似することができる。この−
次1■Rディジタルフィルタは一つのパラメータ(α1
)ですべてのタップ係数を決定することができ、ディジ
タルフィルタの次数1回路構成、タップ係数の組み合わ
せを試行錯誤で決定する必要がなく、対象物からの信号
形態に対応して容易に安定な動作を保証できるフィルタ
を設計可能なため、設計工数を大幅に削減ができる効果
がある。又、タップ係数を決めるパラメータα1をOと
すると、二二次のAdams−Bashforth法の
タップ係数を持つF I Rディジタルフィルタを容易
に構成できる。更に、一つのパラメータを動かすことに
よりフィルタ特性の変更が容易にできるという効果があ
る。
As explained in detail above, the signal processing method using the first-order ITR digital filter according to the present invention uses a relatively simple first-order ITR digital filter between the sampler and the hold circuit.
An FI whose tap coefficients are determined by the Adams-Bashforth numerical calculation algorithm by using a digital router and setting a predetermined relationship for the tap coefficients.
The limit of increasing the number of delay elements of the R digital filter (
β→ω) frequency characteristics can be approximated. This-
The following 1■R digital filter has one parameter (α1
), all tap coefficients can be determined using the single-order circuit configuration of the digital filter, eliminating the need to determine combinations of tap coefficients through trial and error, and enabling stable operation that easily adapts to the signal form from the target object. Since it is possible to design a filter that guarantees this, it has the effect of significantly reducing design man-hours. Furthermore, if the parameter α1 that determines the tap coefficient is set to O, it is possible to easily construct an FI R digital filter having a quadratic Adams-Bashforth method tap coefficient. Furthermore, there is an effect that the filter characteristics can be easily changed by changing one parameter.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の一実施例の構成を示すブロック図、第
2図は第1図においてタップ係数α、を0とした場合の
ブロック図、第3図はFIR,ディジタルフィルタを用
いた信号処理方式のブロック図、第4図はFIRディジ
タルフィルタのタップ係数とAdams−Bashfo
rth法の係数との関係の説明図、第5図はFIRディ
ジタルフィルタの遅延素子数と計算精度の関係の説明図
、第6図はFIRディジタルフィルタを用いた場合のゲ
イン対周波数関係を示す特性図、第7図は位相対周波数
関係の示す特性図、第8図は従来のテイジタル信号処理
方式の基本的な構成を示すブロック図、第9図は第8図
のディジタルフィルタを用いた一般的なディジタル信号
処理1j式のブロック図である。 1・・・・・・対象物、2・・・・・・サンプラー、3
−・・−ディジタlレフィルり、3a・・・・・・−次
丁T Rデイシタフレフィルタ、3b・・・・−・ユ次
1” i F?、ディジタルフィルタ、3C・・・・・
・FIR,ディジタルフィルタ、4・・・・・・ホール
ド回路。
FIG. 1 is a block diagram showing the configuration of an embodiment of the present invention, FIG. 2 is a block diagram when the tap coefficient α in FIG. 1 is set to 0, and FIG. A block diagram of the processing method, Figure 4 shows the tap coefficients of the FIR digital filter and the Adams-Bashfo
An explanatory diagram of the relationship between the coefficients of the rth method, Fig. 5 is an explanatory diagram of the relationship between the number of delay elements of an FIR digital filter and calculation accuracy, and Fig. 6 is a characteristic showing the gain versus frequency relationship when using an FIR digital filter. Figure 7 is a characteristic diagram showing the phase versus frequency relationship, Figure 8 is a block diagram showing the basic configuration of the conventional digital signal processing method, and Figure 9 is a general diagram showing the basic configuration of the conventional digital signal processing method. FIG. 2 is a block diagram of a digital signal processing method 1j. 1...Object, 2...Sampler, 3
-...-Digital refill, 3a...--Next T R digital refill filter, 3b...--U next 1" i F?, digital filter, 3C...
・FIR, digital filter, 4...Hold circuit.

Claims (1)

【特許請求の範囲】 アナログ信号をサンプリングしディジタル信号に変換し
て出力するサンプラーと、1個の遅延素子とその前後に
配置された第1及び第2の加算器とを有しディジタル入
力信号に演算処理を施す一次IIRディジタルフィルタ
と、その出力をアナログ信号に変換する零次のホールド
回路とを含む一次IIRディジタルフィルタを用いた信
号処理方式において、前記一次IIRディジタルフィル
タの入力と前記第1の加算器との間のタップ係数C_0
及び入力と前記第2の加算器との間のタップ係数C_1
とを、前記遅延素子の出力と前記第1の加算器との間の
タップ係数α_1に対して C_0=(α_1+3)/2、C_1=(α_1−1)
/2に設定し、タップ係数α_1を|α_1|<1とし
たことを特徴とする一次IIRディジタルフィルタを用
いた信号処理方式。
[Claims] A sampler that samples an analog signal, converts it into a digital signal, and outputs it, one delay element, and first and second adders arranged before and after the delay element, and converts the signal into a digital input signal. In a signal processing method using a first-order IIR digital filter that includes a first-order IIR digital filter that performs arithmetic processing and a zero-order hold circuit that converts its output into an analog signal, the input of the first-order IIR digital filter and the first Tap coefficient C_0 between adder
and a tap coefficient C_1 between the input and the second adder
and C_0=(α_1+3)/2, C_1=(α_1-1) for the tap coefficient α_1 between the output of the delay element and the first adder.
/2, and tap coefficient α_1 is |α_1|<1.
JP02304802A 1990-11-09 1990-11-09 Signal processing method using first-order IIR digital filter Expired - Fee Related JP3131995B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP02304802A JP3131995B2 (en) 1990-11-09 1990-11-09 Signal processing method using first-order IIR digital filter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP02304802A JP3131995B2 (en) 1990-11-09 1990-11-09 Signal processing method using first-order IIR digital filter

Publications (2)

Publication Number Publication Date
JPH04176207A true JPH04176207A (en) 1992-06-23
JP3131995B2 JP3131995B2 (en) 2001-02-05

Family

ID=17937420

Family Applications (1)

Application Number Title Priority Date Filing Date
JP02304802A Expired - Fee Related JP3131995B2 (en) 1990-11-09 1990-11-09 Signal processing method using first-order IIR digital filter

Country Status (1)

Country Link
JP (1) JP3131995B2 (en)

Also Published As

Publication number Publication date
JP3131995B2 (en) 2001-02-05

Similar Documents

Publication Publication Date Title
JPH0562495A (en) Sampling frequency converter
JPS59142603A (en) Control system of high gain feedback
JPH07112144B2 (en) Digital filter
JP2692251B2 (en) Optical disk controller
JPS63245129A (en) Digital/analog converter
JPH04176207A (en) Signal processing system employing primary iir digital filter
JP2845115B2 (en) Digital signal processing circuit
JPS5952912A (en) Variable device of digital frequency characeristic
JPH08292764A (en) Signal changeover device
JP2600820B2 (en) Sampling frequency converter
JPS6126961Y2 (en)
JPH04177512A (en) Speed controller
JPH05258492A (en) Digital compensation circuit for servo
JP2755590B2 (en) Speech synthesizer
JPS6336571B2 (en)
JP2960594B2 (en) Digital signal processor
SU849227A1 (en) Digital cubic interpolator
JP2960595B2 (en) Digital signal processor
JPS6118212A (en) Digital filter
JP3513508B2 (en) Recording / playback device
JP2684820B2 (en) Surround circuit
JP2804655B2 (en) Software servo device
JPH04347921A (en) Secondary synthesizing digital fir filter
JPH0284426U (en)
JPH0677769A (en) Fir digital filter

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071124

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081124

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081124

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091124

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees