JPH04174899A - Dot character pattern expanding device - Google Patents

Dot character pattern expanding device

Info

Publication number
JPH04174899A
JPH04174899A JP2303488A JP30348890A JPH04174899A JP H04174899 A JPH04174899 A JP H04174899A JP 2303488 A JP2303488 A JP 2303488A JP 30348890 A JP30348890 A JP 30348890A JP H04174899 A JPH04174899 A JP H04174899A
Authority
JP
Japan
Prior art keywords
dot
pattern
character pattern
column
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2303488A
Other languages
Japanese (ja)
Inventor
Kunihiko Miyazaki
邦彦 宮崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Office Systems Ltd
Original Assignee
NEC Office Systems Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Office Systems Ltd filed Critical NEC Office Systems Ltd
Priority to JP2303488A priority Critical patent/JPH04174899A/en
Publication of JPH04174899A publication Critical patent/JPH04174899A/en
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T3/00Geometric image transformations in the plane of the image
    • G06T3/40Scaling of whole images or parts thereof, e.g. expanding or contracting
    • G06T3/4007Scaling of whole images or parts thereof, e.g. expanding or contracting based on interpolation, e.g. bilinear interpolation

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Image Input (AREA)
  • Image Processing (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Dot-Matrix Printers And Others (AREA)

Abstract

PURPOSE:To expand a character pattern relatively simply and in a small memory capacity by carrying out a correction of the slanting line part of the character pattern in the expansion process by shifting a part of the output data of the character pattern. CONSTITUTION:A three-row memory 2 memorizes the part for continuous three rows from a character pattern memory 1 by slipping. Then, a slanting line detector 3 stores six sorts requiring an interpolation, of four-dot patterns, inputs the first two rows from the memory 2, compares them with the six sorts of patterns for each four dots, and when they are coincident, a flag corresponding to the detecting flag is set. And a noninterpolation detector 4 does not set the flag when the pattern including four dots to be the comparing object are coincident with a specific pattern. And a converting circuit 7 inputs each one row from a buffer memory 8 and the memory 2, and expands them, and at the same time, shifts the data corresponding to the flag, and stores in the memory 8. Consequently, an interpolation can be carried out simply and with a small memory capacity.

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明はドツト文字パターン拡大装置に関し、特にコン
ピュータシステムなどの出力・表示等に使用されるドツ
トマトリクス方式の文字パターンの拡大時に斜線部分を
補間する拡大ドツト文字補間装置に関する。
[Detailed Description of the Invention] [Industrial Application Field] The present invention relates to a dot character pattern enlarging device, and particularly to a dot character pattern enlarging device that interpolates diagonally shaded portions when enlarging a dot matrix character pattern used for output/display in computer systems, etc. The present invention relates to an enlarged dot character interpolation device.

[従来の技術] コンピュータシステムなどの出力・表示等に使用される
ドツトマトリクス方式の文字パターンは出力・表示等の
文字サイズから文字パターンのマトリクスサイズが設定
されるが、現在16X16トツトから48X48 ドツ
トの範囲の正方サイズが多く使用されている。各種サイ
ズの文字を出力・表示するには、多くのマトリクスサイ
ズの文字パターンを持つ必要があるが、メモリ容量、シ
ステムの機能の面から制限があり、文字サイズを変えて
出力・表示する場合、基本のパターンを拡大処理して使
用するのが一般的である。
[Prior Art] In a dot matrix character pattern used for output/display in computer systems, the matrix size of the character pattern is set based on the output/display font size. A square size of range is often used. To output and display characters of various sizes, it is necessary to have character patterns of many matrix sizes, but there are limitations in terms of memory capacity and system functionality. Generally, the basic pattern is enlarged and used.

しかし、基本のマトリクスサイズを単純に2倍、3倍、
4倍等に拡大すると文字の品質面で低下を起す。特に斜
線部分のギザギザが目立ってくるため、斜線改善を目的
とした補間方式が、いろいろと提案されている。
However, if you simply double or triple the basic matrix size,
When enlarged to 4 times, etc., the quality of characters deteriorates. In particular, since the jaggedness of diagonal lines becomes noticeable, various interpolation methods have been proposed for the purpose of improving diagonal lines.

従来の補間方式は、第8図に示すよう:二拡犬時に該当
の周辺5×5ドツトのパターンを検索し、ドツトの条件
から32.S3の判定を行ない、あらかじめ記憶されて
いる拡大パターンと置き換える方式である(特公昭6]
−58037)。
The conventional interpolation method is as shown in FIG. 8: During the second expansion, a pattern of 5×5 dots in the surrounding area is searched, and 32. This is a method that performs the S3 judgment and replaces it with a pre-stored enlarged pattern (Tokuko Sho 6).
-58037).

[発明が解決しようとする課題] 上述した従来の補間方式は、拡大部分パターンを事前に
蓄えた方式または論理回路で拡大部分パターン生成を組
み上げである方式となっているので、2倍、3倍、4倍
等拡大サイズが異なる毎にそれぞれ持たねばならず、メ
モリ容量か大きくなったり、回路が複雑になる欠点があ
った。また、蓄えられた部分パターンと単純に置きかわ
ることで不都合が生ずる問題もあり、これを防止するた
めにパターンを認識して、補間しない論理を組み合わせ
たものもあるが、認識のための検出がかなり複雑である
[Problems to be Solved by the Invention] The conventional interpolation method described above is a method in which the enlarged part pattern is stored in advance or a method in which the enlarged part pattern is generated by assembling the enlarged part pattern using a logic circuit. , 4 times, etc., each having a different enlargement size, which has the disadvantage of increasing the memory capacity and complicating the circuit. In addition, there is the problem that simply replacing a stored partial pattern can cause inconvenience, and to prevent this, some methods combine logic that recognizes the pattern and does not perform interpolation, but the detection for recognition is difficult. It's quite complicated.

本発明の目的は、文字パターン拡大時の斜線部分のギザ
ギザの改善を行うにあたり、パターン5.3識を簡易に
し、メモリ容量の少いドツト文字パターン拡大装置を提
供することにある。
SUMMARY OF THE INVENTION It is an object of the present invention to provide a dot character pattern enlarging device which simplifies pattern 5.3 recognition and has a small memory capacity in order to improve the jaggedness of diagonally lined portions when enlarging a character pattern.

[課題を解決するための手段] 本発明のドツト文字パターン拡大装置は、ドツト文字パ
ターンデータを記憶しているドツト文字パターン記憶部
から読出されたドツト文字パターンデータの連続する3
列分を1列分ずらしながら記憶される三列メモリと、1
列分のドツトの各ビット位置に対応して設けられた第1
および第2の検出フラグと、2×2の4ドツトのパター
ンのうち、補間の必要な6種類のパターンを予め記憶し
ており、三列メモリに蓄えられたデータの1列目データ
および2列目データについて2×2の4ドツトずつ順次
前記6種のパターンと比較し、いずれかのパターンと一
致したとき、該パターンより補間するドツトの方向を判
断して該ドツトの右側のドツトを補間するのであれば第
1の検出フラグの該ドツトのビット位置のフラグを、ま
た左側のドツトを補間するのであれば第2の検出フラグ
の該ドツトのビット位置のフラグをセットする斜線検出
部と、斜線検出部の比較対象の4ドツトを含む3×3の
9ドツトからなるドツトパターンが所定のパターンと一
致したとき、当該ドツトのビットの第1の検出フラグま
たは第2の検出フラグをセットさせないようにする非補
間検出部と、バッファメモリと、三列メモリから順次、
1列目のドツトデータを入力し、拡大倍率に応して該ド
ツトデータを拡大するとともに、セットされている第1
または第2の検出フラグに対応するドツトデータを右シ
フトまたは左シフトし、バッファメモリに記憶する切換
回路とを有する。
[Means for Solving the Problems] The dot character pattern enlarging device of the present invention has three consecutive dot character pattern data read from a dot character pattern storage section storing dot character pattern data.
A three-column memory that stores data by shifting the columns by one column, and a
The first bit position provided corresponding to each bit position of the dots in the column.
The second detection flag and six types of patterns that require interpolation among the 2×2 4-dot patterns are stored in advance, and the first and second column data of the data stored in the three-column memory are stored in advance. For the eye data, 4 dots of 2×2 are sequentially compared with the six types of patterns mentioned above, and when a match is found with any of the patterns, the direction of the dot to be interpolated is determined from the pattern and the dot on the right side of the dot is interpolated. A diagonal line detection unit that sets a flag for the bit position of the dot in the first detection flag if the dot is interpolated, and a flag for the bit position of the dot in the second detection flag if the dot on the left side is to be interpolated; When the dot pattern consisting of 9 dots of 3 x 3 including the 4 dots to be compared by the detection unit matches a predetermined pattern, the first detection flag or the second detection flag of the bit of the dot is not set. sequentially from the non-interpolation detector, buffer memory, and three-column memory,
Input the dot data in the first column, enlarge the dot data according to the enlargement magnification, and
Alternatively, it has a switching circuit that shifts the dot data corresponding to the second detection flag to the right or to the left and stores it in the buffer memory.

[作用コ 文字パターンの拡大時の斜線部分の補正を文字パターン
の出力データの一部をシフトして行なうため、比較的簡
単に、かつ少ないメモリ容量で補間を行なうことができ
る。
[Operation] Since correction of the diagonal line portion when enlarging a character pattern is performed by shifting a part of the output data of the character pattern, interpolation can be performed relatively easily and with a small memory capacity.

[実施例コ 次に、本発明の実施例について図面を参照して説明す墨
[Example] Next, an example of the present invention will be described with reference to the drawings.

第1図は本発明の一実施例のドツト文字パターン拡大装
置のブロック図、第2図は切換回路7のブロック図、第
3図は斜線検出部4が記憶している、6種のドツトパタ
ーンを示す図、第4図は非補間検出部5が記憶している
非補間扱いのドツトパターンを示す図、第5図(1)は
ドツトパターンの一例を示す図、第5図(2)は第5図
(1)のドツトパターンを2倍に拡大した様子を示す図
、第6図(1)〜(15)は第5図(1)のドツトパタ
ーンを2倍に拡大する動作を説明するための図である。
FIG. 1 is a block diagram of a dot character pattern enlarging device according to an embodiment of the present invention, FIG. 2 is a block diagram of a switching circuit 7, and FIG. 3 shows six types of dot patterns stored in the diagonal line detection section 4. FIG. 4 is a diagram showing a non-interpolated dot pattern stored in the non-interpolation detection unit 5, FIG. 5 (1) is a diagram showing an example of a dot pattern, and FIG. 5 (2) is a diagram showing an example of a dot pattern. Fig. 5 (1) is a diagram showing the dot pattern enlarged twice, and Figs. 6 (1) to (15) explain the operation of enlarging the dot pattern of Fig. 5 (1) twice. This is a diagram for

本実施例はドツト文字パターンを2倍に拡大する例であ
る。
This embodiment is an example in which a dot character pattern is enlarged twice.

文字パターン記憶部1は最大8×8ドツトの1文字分の
ドツト文字パターンを記憶している。三列メモリ2は文
字パターン記憶部1から連続する3列のドツトパターン
を1列分ずらしながら入力し、記憶する。斜線パターン
検出部3は2X2の4ドツトパターンのうち、補間の必
要な6種類のドツトパターン(第2図・)を記憶してお
り、三列メモリ2から最初の2列のドツトパターンを入
力し、1ビツトずらしながら2×2の4ドツトを前記6
種類のドツトパターンと比較し、いずれかと一致すると
、検出フラグ5、〜58または検出フラグ61〜68の
うち当該ビットに対応するフラグをセットする。検出フ
ラグ5.〜5.は右シフト命令フラグであり、検出フラ
グ6、〜68は左シフト命令フラグである。第2図(1
)、(6)は左シフト、その他は右シフトのドツトパタ
ーンである。非補間検出部4は斜線検出部3の比較動作
に対し第3図に示す条件を3列メモリ2と比較し、「x
」印部分のいずれかにパターンが存在する場合は検出フ
ラグ51〜58または検出フラグ6゜〜68をセットさ
せないように働く。切換回路7は三列メモリ2から読出
された1列目のドツトパターンに、検出フラグ5□〜5
8または検出フラグ6、〜68で指定された左シフトま
たは右シフトのデータを加える働きをし、第4図に示す
ように、三列メモリ2から読出された1列目のドツトパ
ターンの1ビット目、2ビット目、・・・、8ビツト目
のデータがセットされるレジスタ101゜10□、・・
・、logと、レジスタ10+ と検出フラグ61.レ
ジスタ101と検出フラグ51と6□。
The character pattern storage section 1 stores a dot character pattern for one character of maximum 8×8 dots. The three-column memory 2 inputs and stores three consecutive columns of dot patterns from the character pattern storage section 1 while shifting the dot patterns by one column. The diagonal line pattern detection section 3 stores six types of dot patterns (Fig. 2) that require interpolation among the 2×2 4-dot patterns, and inputs the dot patterns of the first two columns from the three-column memory 2. , shift the 2×2 4 dots by 1 bit to the above 6
The dot pattern is compared with the different types of dot patterns, and if it matches any of the dot patterns, the flag corresponding to the relevant bit among the detection flags 5 to 58 or detection flags 61 to 68 is set. Detection flag 5. ~5. is a right shift command flag, and detection flags 6 and 68 are left shift command flags. Figure 2 (1
) and (6) are left-shift dot patterns, and the others are right-shift dot patterns. The non-interpolation detector 4 compares the conditions shown in FIG. 3 with the 3-column memory 2 for the comparison operation of the diagonal line detector 3, and
If a pattern exists in any of the marked portions, the detection flags 51 to 58 or the detection flags 6° to 68 are not set. The switching circuit 7 assigns detection flags 5□ to 5 to the dot pattern in the first column read out from the three-column memory 2.
8 or the left shift or right shift data specified by the detection flags 6, . Registers 101゜10□, . . . where the data of the 8th bit, 2nd bit, ..., 8th bit are set.
, log, register 10+, and detection flag 61. Register 101 and detection flags 51 and 6□.

レジスタ102と検出フラグ51と6□、レジスタ10
2と検出フラグ52と6,1 レジスタ103と検出フ
ラグ52と63.レジスタ10゜と検出フラグ53と6
4.レジスタ104と検出フラグ5.と64.レジスタ
10.と検出フラグ54と65.レジスタ10sと検出
フラグ54と65、レジスタ105と検出フラグ5.と
68゜レジスタ108と検出フラグ5.と66、レジス
タ106と検出フラグ56と67、レジスタ107 と
検出フラグ56と62.レジスタ10゜と検出フラグ5
.と68.レジスタ10gと検出フラグ5.と68.レ
ジスタ108と検出フラグ58をそれぞれ入力とするオ
ア回路111゜112、・・・、11+aと、1回目の
印字のとき信号線30!が“1”になることにより、オ
ア回路11□、11□、・・・118の出力をそれぞれ
出力するアント回路21+ 、21□、・・・、218
と、2回目の印字のとき信号線302が“l”になるこ
とにより、オア回路11!、11□。、 。
Register 102, detection flags 51 and 6□, register 10
2 and detection flags 52 and 6, 1 register 103 and detection flags 52 and 63. Register 10° and detection flags 53 and 6
4. Register 104 and detection flag5. and 64. Register 10. and detection flags 54 and 65. Register 10s and detection flags 54 and 65, register 105 and detection flag 5. and 68° register 108 and detection flag 5. and 66, register 106 and detection flags 56 and 67, register 107 and detection flags 56 and 62. Register 10° and detection flag 5
.. and 68. Register 10g and detection flag 5. and 68. OR circuits 111°112, . becomes "1", the ant circuits 21+, 21□, ..., 218 output the outputs of the OR circuits 11□, 11□, ...118, respectively.
When the second printing is performed, the signal line 302 becomes "L", so that the OR circuit 11! , 11□. , .

116の出力をそれぞれ出力するアンド回路21e、2
1to、・・・、21+aと、アンド回路211と21
..212と21.、.213と21 ++、 214
と211□、215と2113゜216と2114.2
17と21+s、21gと21.6の各出力をそれぞれ
入力し、それぞれバッファメモリ8のレジスタ4]1,
412.・・・。
AND circuits 21e and 2 that output the outputs of 116, respectively.
1to,..., 21+a, and AND circuits 211 and 21
.. .. 212 and 21. ,.. 213 and 21 ++, 214
and 211□, 215 and 2113° 216 and 2114.2
The outputs of 17 and 21+s, 21g and 21.6 are respectively input, and the registers 4]1 and 21 of the buffer memory 8 are respectively input.
412. ....

418に出力するオア回路311.312.・・・。OR circuit 311.312.418. ....

318で構成されている。バッファメモリ8に記憶され
たデータはプリンタヘッドの駆動回路(図示せず)に与
えられる。すなわち、信号線30゜が“1”になること
によって、文字データの各列の1ビツト目かプリンタヘ
ットの1番目と2番目へ、2ビツト目がプリンタヘッド
の3番目と4番目へ、3ビツト目がプリンタヘットの5
番目と6番目へ、4ビツト目がプリンタヘットの7番目
と8番目へそれぞれ与えられ、文字データ1列分を2度
印字しながら横1行が終了する。次に、信号線302が
”l”になることによって、文字データの各列の5ビツ
ト目がプリンタヘッドの1番目と2番目へ、6ビツト目
がプリンタヘッド3番目と4番目へ、7ビツト目がプリ
ンタヘットの5番目と6番目へ、8ビツト目がプリンタ
ヘットの7番目と8番目へそれぞれ与えられ、文字デー
タ1列分を2度印字しながら横1行が終了する。その際
、右シフト1ビツトまたは左シフト1ビツトがプリンタ
ヘッドに加えられる。
It consists of 318. The data stored in the buffer memory 8 is provided to a printer head drive circuit (not shown). That is, when the signal line 30° becomes "1", the 1st bit of each column of character data or the 1st and 2nd bits of the printer head is transferred, the 2nd bit is transferred to the 3rd and 4th bits of the printer head, and the 3rd bit is transferred to the 3rd and 4th bits of the printer head. The bit is 5 of the printer head.
The 4th bit is given to the 7th and 8th printer heads, respectively, and one horizontal line is completed while printing one column of character data twice. Next, when the signal line 302 becomes "L", the 5th bit of each column of character data goes to the first and second printer heads, the 6th bit goes to the third and fourth printer heads, and the 7th bit goes to the third and fourth printer heads. The bits are given to the 5th and 6th printer heads, the 8th bit is given to the 7th and 8th printer heads, and one horizontal line is completed while printing one column of character data twice. At that time, one right shift bit or one left shift bit is applied to the printer head.

次に、第5図(1)に示すパターンを2倍に拡大する場
合について切換回路7の動作を説明する。
Next, the operation of the switching circuit 7 will be described in the case where the pattern shown in FIG. 5(1) is enlarged twice.

X1列(第6図(1))を拡大印字する場合、第2図(
1)のパターンが検出され、右シフトの補間要と判定さ
れる。X1列の2度打ちの1列目に対する検出フラグ5
.〜58は第6図(2)に示すようにいずれもオンせず
、アンド回路213と214の出力が°°1”となりX
1列の2度打ちの1列目は第6図(4)のように拡大さ
れる。X1列の2度打ちの2列目に対する検出フラグ5
4〜58は第2図(4)に示す々ように検出フラグ52
がオンとなり、アンド回路213と214と215の出
力が“1”となり、X1列の2度打ちの2列目は第6図
(5)のように拡大される。X2列(第6図(6))を
拡大する場合も、同様に第2図(1)のパターンが検出
され、右シフトの補間要と判定される。この場合、2度
打ちの1列目に対する検出フラグ51〜58は第6図(
7)に示すように検出フラグ5□がオンとなり、アンド
回路54゜5s、56の出力が“1”となり、X2列の
2変打ちの1列目は第6図(9)のように拡大される。
When enlarging and printing the X1 column (Fig. 6 (1)),
The pattern 1) is detected, and it is determined that right shift interpolation is required. Detection flag 5 for the 1st column of double stroke in the X1 column
.. 58 are not turned on as shown in FIG. 6 (2), and the outputs of AND circuits 213 and 214 become °°1" and X
The first row of double strokes in one row is enlarged as shown in FIG. 6 (4). Detection flag 5 for the second row of double strokes in the X1 row
4 to 58 are detection flags 52 as shown in FIG. 2 (4).
is turned on, the outputs of the AND circuits 213, 214, and 215 become "1", and the second column of the double stroke in the X1 column is enlarged as shown in FIG. 6(5). When enlarging the X2 column (FIG. 6 (6)), the pattern shown in FIG. 2 (1) is similarly detected, and it is determined that right shift interpolation is required. In this case, the detection flags 51 to 58 for the first row of double strikes are shown in Figure 6 (
As shown in 7), the detection flag 5□ is turned on, the outputs of the AND circuits 54°5s and 56 become "1", and the first column of the 2-variable stroke in the X2 column is enlarged as shown in Fig. 6 (9). be done.

X2列の2度打ちの2列目に対する検出フラグ51〜5
8は第2図(8)に示すように検出フラグ53がオンと
なり、アント回路215と216と217の出力が“1
”となり、X2列の2度打ちの2列目は第6図(10)
のように拡大される。、X3列(第6図(l l) )
を拡大する場合も、同様に第2図 (1)のパターンが
検出され、右シフトの補間要と判定される。この場合、
2度打ちの1列目に対する検出フラグ51〜58は第6
図(12)に示すように検出フラグ5!がオンとなり、
アント回路21g 、21? 、21gの出力が“°1
″となり、X3列の2度打ちの1列目は第6図(14)
のように拡大される。X3列の2度打ちの2列目に対す
る検出フラグ51〜58は第6図(13)に示すように
いずれもオンせず、アンド回路21フ、21gの出力が
“1″となり、X3列の2列目は第6図(I5)のよう
に拡大される。
Detection flags 51 to 5 for the second row of double strokes in the X2 column
8, the detection flag 53 is turned on as shown in FIG.
”, and the second row of the double stroke in the X2 row is shown in Figure 6 (10).
It will be enlarged as follows. , X3 column (Figure 6 (l l))
When enlarging the image, the pattern shown in FIG. 2 (1) is similarly detected, and it is determined that right-shift interpolation is required. in this case,
Detection flags 51 to 58 for the first row of double strikes are the sixth
As shown in Figure (12), detection flag 5! is turned on,
Ant circuit 21g, 21? , the output of 21g is “°1
'', and the first row of the double stroke in the X3 row is shown in Figure 6 (14).
It will be enlarged as follows. As shown in FIG. 6 (13), the detection flags 51 to 58 for the second column of the double stroke in the X3 column are not turned on, and the outputs of the AND circuits 21f and 21g become "1", and the The second column is enlarged as shown in FIG. 6 (I5).

第7図(2)は本発明の装置を用いて第7図(1)のド
ツトパターンを2倍に拡大したパターンを示している。
FIG. 7(2) shows a pattern obtained by enlarging the dot pattern of FIG. 7(1) by two times using the apparatus of the present invention.

図中「○」印は補間部分、X印は非補間部分を示してい
る。
In the figure, the "○" mark indicates an interpolated portion, and the X mark indicates a non-interpolated portion.

本実施例では8×8ドツト文字パターンで説明したが、
16X16ドツト、24X24ドツト、等の他のドツト
マトリクスでも同様に行えることは自明である。
In this example, an 8×8 dot character pattern was used.
It is obvious that the same process can be performed with other dot matrices such as 16x16 dots, 24x24 dots, etc.

[発明の効果コ 以上説明したように本発明は、拡大時の補間パターン発
生を斜線部分の補正にまとをしぼったことにより、補間
データは、文字パターンの出力データの一部をシフトさ
せることにより不足点をうめる方式を取っているため、
比較的簡単に文字パターン拡大を行なうことができ、か
つメモリ容量が少なくて済む効果がある。
[Effects of the Invention] As explained above, in the present invention, the interpolation pattern generation during enlargement is focused on correction of the diagonal line portion, so that the interpolation data can be generated by shifting a part of the output data of the character pattern. Because we take the method of filling in the shortcomings by
Character patterns can be enlarged relatively easily, and the memory capacity can be reduced.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の一実施例のドツト文字パターン拡大装
置のブロック図、第2図は切換回路7のブロック図、第
3図は斜線検出部4が記憶している、6種のドツトパタ
ーンを示す図、第4図は非補間検出部4が記憶している
非補間扱いのドツトパターンを示す図、第5図(1)は
ドツトパターンの一例を示す図、第5図(2)は第5図
(1)のドツトパターンを2倍に拡大した様子を示す図
、第6図(])〜(15)は第5図(1)のドツトパタ
ーンを2倍に拡大する動作を説明するための図、第7図
はドツト文字パターンの拡大例を示す図、第8図は従来
の補間方法の説明図である。 1・・・文字パターン記憶部 2・・・三列メモリ    3・・・斜線検出部4・・
・非補間検出部 51〜5a、6+〜68・・・検出フラグ7・・・切換
回路     8・・・バッファメモリ10+〜108
・・・レジスタ 11+〜ll、6.31+〜31B・・・オア回路21
1〜26,6・・・アンド回路 41.〜418・・・レジスタ。
FIG. 1 is a block diagram of a dot character pattern enlarging device according to an embodiment of the present invention, FIG. 2 is a block diagram of a switching circuit 7, and FIG. 3 shows six types of dot patterns stored in the diagonal line detection section 4. FIG. 4 is a diagram showing a non-interpolated dot pattern stored in the non-interpolation detection unit 4, FIG. 5 (1) is a diagram showing an example of a dot pattern, and FIG. 5 (2) is a diagram showing an example of a dot pattern. Fig. 5 (1) is a diagram showing the dot pattern enlarged twice, and Figs. 6 (]) to (15) explain the operation of enlarging the dot pattern of Fig. 5 (1) twice. FIG. 7 is a diagram showing an enlarged example of a dot character pattern, and FIG. 8 is an explanatory diagram of a conventional interpolation method. 1...Character pattern storage unit 2...3-column memory 3...Diagonal line detection unit 4...
・Non-interpolation detection units 51 to 5a, 6+ to 68...Detection flag 7...Switching circuit 8...Buffer memory 10+ to 108
...Register 11+~ll, 6.31+~31B...OR circuit 21
1 to 26, 6...AND circuit 41. ~418...Register.

Claims (1)

【特許請求の範囲】 1、ドット文字パターンを拡大し、その際斜線部分を補
間するドット文字パターン拡大装置であって、 ドット文字パターンデータを記憶しているドット文字パ
ターン記憶部から読出されたドット文字パターンデータ
の連続する3列分を1列分ずらしながら記憶する三列メ
モリと、 1列分のドットの各ビット位置に対応して設けられた第
1および第2の検出フラグと、 2×2の4ドットのパターンのうち、補間の必要な6種
類のパターンを予め記憶しており、三列メモリに蓄えら
れたデータの1列目データおよび2列目データについて
2×2の4ドットずつ順次前記6種のパターンと比較し
、いずれかのパターンと一致したとき、該パターンより
補間するドットの方向を判断して該ドットの右側のドッ
トを補間するのであれば第1の検出フラグの該ドットの
ビット位置のフラグを、また左側のドットを補間するの
であれば第2の検出フラグの該ドットのビット位置のフ
ラグをセットする斜線検出部と、斜線検出部の比較対象
の4ドットを含む3×3の9ドットからなるドットパタ
ーンが所定のパターンと一致したとき、当該ドットのビ
ットの第1の検出フラグまたは第2の検出フラグをセッ
トさせないようにする非補間検出部と、 バッファメモリと、 三列メモリから順次、1列目のドットデータを入力し、
拡大倍率に応じて該ドットデータを拡大するとともに、
セットされている第1または第2の検出フラグに対応す
るドットデータを右シフトまたは左シフトし、バッファ
メモリに記憶する切換回路とを有するドット文字パター
ン拡大装置。
[Scope of Claims] 1. A dot character pattern enlarging device for enlarging a dot character pattern and interpolating the diagonal line portion at the time, the dot character pattern being read out from a dot character pattern storage unit storing dot character pattern data. A three-column memory that stores three consecutive columns of character pattern data while shifting them by one column; first and second detection flags provided corresponding to each bit position of one column of dots; Of the 4-dot patterns in 2, 6 types of patterns that require interpolation are stored in advance, and each 2 x 2 4-dot pattern is stored in the 1st column data and the 2nd column data stored in the 3-column memory. The six types of patterns are sequentially compared, and when a match is found, the direction of the dot to be interpolated is determined based on the pattern, and if the dot on the right side of the dot is to be interpolated, the first detection flag is selected. Includes a diagonal line detection section that sets a flag for the bit position of a dot, or a flag for the bit position of the dot in a second detection flag if the left dot is to be interpolated, and four dots to be compared by the diagonal line detection section. a non-interpolation detection unit that prevents a first detection flag or a second detection flag of a bit of the dot from being set when a dot pattern consisting of 9 dots of 3×3 matches a predetermined pattern; and a buffer memory. , Input the dot data of the first column sequentially from the three-column memory,
While enlarging the dot data according to the enlargement magnification,
A dot character pattern enlarging device comprising a switching circuit that shifts dot data corresponding to a set first or second detection flag to the right or left and stores it in a buffer memory.
JP2303488A 1990-11-08 1990-11-08 Dot character pattern expanding device Pending JPH04174899A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2303488A JPH04174899A (en) 1990-11-08 1990-11-08 Dot character pattern expanding device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2303488A JPH04174899A (en) 1990-11-08 1990-11-08 Dot character pattern expanding device

Publications (1)

Publication Number Publication Date
JPH04174899A true JPH04174899A (en) 1992-06-23

Family

ID=17921562

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2303488A Pending JPH04174899A (en) 1990-11-08 1990-11-08 Dot character pattern expanding device

Country Status (1)

Country Link
JP (1) JPH04174899A (en)

Similar Documents

Publication Publication Date Title
JPS5850589A (en) Display processor
JPH0141994B2 (en)
JPH04174899A (en) Dot character pattern expanding device
JPH04199975A (en) Image forming device
JPH06189135A (en) Device for detection and correction of flaw of digitization picture
JPH0456317B2 (en)
JP3557650B2 (en) Television signal interpolation method and interpolation circuit
JP2605609B2 (en) Dot display processing device
JP2557630B2 (en) Image reduction device
JP2669336B2 (en) Printing equipment
JP3762185B2 (en) Drawing device
JP2591085B2 (en) Character reduction method
JPH03281363A (en) Document output device
JPS6113288A (en) Access control circuit for image frame memory
JPS63195696A (en) Fast lithography
JPS6230053A (en) Dot type face enlargement and reduction system
JPS59193491A (en) Character pattern expansion system
JPS6275592A (en) Double angle character display unit
JPH0256679B2 (en)
JPH0812545B2 (en) Pattern data output controller
JPS60229766A (en) Output control system of interpolation dot pattern
JPH081554B2 (en) Character processor
JPS6377088A (en) Microcomputer
JPS6282046A (en) High-speed enlarging printing apparatus utilizing external character
JPH05246075A (en) Bit map data-generator