JPH0417456B2 - - Google Patents
Info
- Publication number
- JPH0417456B2 JPH0417456B2 JP59182369A JP18236984A JPH0417456B2 JP H0417456 B2 JPH0417456 B2 JP H0417456B2 JP 59182369 A JP59182369 A JP 59182369A JP 18236984 A JP18236984 A JP 18236984A JP H0417456 B2 JPH0417456 B2 JP H0417456B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- electrode line
- signal
- scanning
- tablet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000001514 detection method Methods 0.000 claims description 22
- 238000000034 method Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はタブレツト入力装置に関し、特にタブ
レツト上の電極線配置とパルス走査方式を改良し
たタブレツト入力装置に関する。
レツト上の電極線配置とパルス走査方式を改良し
たタブレツト入力装置に関する。
本願人は、先にタブレツト上の電極線接続を改
良したタブレツト入力装置として、昭和56年特許
願第214301号および昭和58年特許願第113442号を
出願した。
良したタブレツト入力装置として、昭和56年特許
願第214301号および昭和58年特許願第113442号を
出願した。
これらタブレツト入力装置では、座標を特定す
るための通常の電極線に加え、これら電極線をブ
ロツク単位で走査するための桁電極線を配置して
走査時間の短縮を図つている。
るための通常の電極線に加え、これら電極線をブ
ロツク単位で走査するための桁電極線を配置して
走査時間の短縮を図つている。
しかしこの従来のタブレツト入力装置では、例
えばセグメントの間隔を６mmとするため、通常の
電極線を６mm間隔で配置することに加え、その間
に更に桁電極線を配置する必要があるから、結
局、電極線の間隔はセグメントの間隔の半分の３
mmとなり、その分、パターン作成工数の増大、加
工の困難性の増大、上側の電極のシールド効果増
大による下側電極に係る信号のレベル低下等を招
くという問題があつた。
えばセグメントの間隔を６mmとするため、通常の
電極線を６mm間隔で配置することに加え、その間
に更に桁電極線を配置する必要があるから、結
局、電極線の間隔はセグメントの間隔の半分の３
mmとなり、その分、パターン作成工数の増大、加
工の困難性の増大、上側の電極のシールド効果増
大による下側電極に係る信号のレベル低下等を招
くという問題があつた。
そこで、本発明タブレツト入力装置では、第１
の電極線と第２の電極線が同一方向で交互に配置
され、第１の電極線はｍ本おきに、第２の電極線
はｍ＋ｎ（ｎは奇数）本おきに、夫々並列接続さ
れ電極線群とされたタブレツトと、該電極線群に
順次走査パルスを印加する電極線群走査手段と、
前記タブレツトに当接し、前記印加された走査パ
ルスを検出する検出手段と、該検出された走査パ
ルス信号の大きさに基いて前記検出手段の当接領
域に係る前記第１の電極及び第２の電極の番号を
算出し、各位置と第１及び第２の電極の番号の組
合せを定めたテーブルに、該算出された番号を参
照しその時の当接領域を判別する当接領域を判別
する手段を備えるものとした。
の電極線と第２の電極線が同一方向で交互に配置
され、第１の電極線はｍ本おきに、第２の電極線
はｍ＋ｎ（ｎは奇数）本おきに、夫々並列接続さ
れ電極線群とされたタブレツトと、該電極線群に
順次走査パルスを印加する電極線群走査手段と、
前記タブレツトに当接し、前記印加された走査パ
ルスを検出する検出手段と、該検出された走査パ
ルス信号の大きさに基いて前記検出手段の当接領
域に係る前記第１の電極及び第２の電極の番号を
算出し、各位置と第１及び第２の電極の番号の組
合せを定めたテーブルに、該算出された番号を参
照しその時の当接領域を判別する当接領域を判別
する手段を備えるものとした。
即ちこのように、第１の電極線と第２の電極線
とを異なつた本数毎に並列接続すると、例えばｍ
＝７、ｎ＝−１とするとき、第１の電極線の１番
目、８番目、15番目、……が同一の電極線群に属
する一方で、それらの隣に位置する第２の電極線
の１番目、８番目、15番目……は、例えば８番目
は２番目と、15番目は３番目と、……というよう
に、それぞれ異なつた電極線群に属することとな
る。
とを異なつた本数毎に並列接続すると、例えばｍ
＝７、ｎ＝−１とするとき、第１の電極線の１番
目、８番目、15番目、……が同一の電極線群に属
する一方で、それらの隣に位置する第２の電極線
の１番目、８番目、15番目……は、例えば８番目
は２番目と、15番目は３番目と、……というよう
に、それぞれ異なつた電極線群に属することとな
る。
従つて、各電極線群を走査し、その際の検出パ
ルスのタイミングから当接位置に最も近い第１の
電極線の電極線群および第２の電極線の電極線群
の番号を割り出せば、その組み合わせから当該当
接位置がいずれの第１の電極線と第２の電極線の
間にあるかを判断することが可能となる。
ルスのタイミングから当接位置に最も近い第１の
電極線の電極線群および第２の電極線の電極線群
の番号を割り出せば、その組み合わせから当該当
接位置がいずれの第１の電極線と第２の電極線の
間にあるかを判断することが可能となる。
以下本発明の詳細を図示実施例に基いて説明す
る。第１図はＸ方向の電極線配置の一例を示す。
図において、１は第１の電極線、２は第２の電極
線であり、区別のためそれぞれ左から順にＡから
Ｌまでの添字を付すこととする。（電極線２Ｚに
ついては後述、）本実施例では、第１の電極線１
は左から３本おきに並列接続され電極線群３，
４，５，６とされ、また第２の電極線２は左から
２本おきに接続され電極線群７，８，９とされて
いる。
る。第１図はＸ方向の電極線配置の一例を示す。
図において、１は第１の電極線、２は第２の電極
線であり、区別のためそれぞれ左から順にＡから
Ｌまでの添字を付すこととする。（電極線２Ｚに
ついては後述、）本実施例では、第１の電極線１
は左から３本おきに並列接続され電極線群３，
４，５，６とされ、また第２の電極線２は左から
２本おきに接続され電極線群７，８，９とされて
いる。
第２図にブロツク構成例を示す。図において１
１はタブレツト基板であり、第１図に示したＸ方
向の電極線群３〜９に加え、これと同様構成の電
極線群２１〜２７をＹ方向についても配置したも
のである。１２は信号検出ペン、１３は該検出ペ
ン１２に内蔵されたペンスイツチである。DX１
はデコーダで、後述のCPUから供給されるアド
レス信号に従い、Ｘ方向第１電極線１の電極線群
３〜６に走査パルスを供給する。DX２，DY１，
DY２もデコーダで、DX１と同様、各電極線群
７〜９，２１〜２４，２５〜２７にそれぞれ走査
パルスを供給する。AMPは増幅器で前記検出ペ
ン１２で検出した走査パルスを増幅する。Ａ／Ｄ
はアナログデジタル変換器で、増幅された走査パ
ルスのアナログ値をデジタル値に変換する。
MPXはマルチプレクサで各デコーダDX１，DX
２，DY１，DY２にアドレス信号を切替供給す
る。CPUは中央処理装置で、リードオンリメモ
リROMに書き込まれたプログラムに従い、ラン
ダムアクセスメモリRAMを使用して所定の処理
を実行する。IOは入出力ポートでこれを介して
中央処理装置CPUと外部回路とのデータのやり
とりが行なわれる。なお、以下の説明では各ブロ
ツクの名称は省略する。
１はタブレツト基板であり、第１図に示したＸ方
向の電極線群３〜９に加え、これと同様構成の電
極線群２１〜２７をＹ方向についても配置したも
のである。１２は信号検出ペン、１３は該検出ペ
ン１２に内蔵されたペンスイツチである。DX１
はデコーダで、後述のCPUから供給されるアド
レス信号に従い、Ｘ方向第１電極線１の電極線群
３〜６に走査パルスを供給する。DX２，DY１，
DY２もデコーダで、DX１と同様、各電極線群
７〜９，２１〜２４，２５〜２７にそれぞれ走査
パルスを供給する。AMPは増幅器で前記検出ペ
ン１２で検出した走査パルスを増幅する。Ａ／Ｄ
はアナログデジタル変換器で、増幅された走査パ
ルスのアナログ値をデジタル値に変換する。
MPXはマルチプレクサで各デコーダDX１，DX
２，DY１，DY２にアドレス信号を切替供給す
る。CPUは中央処理装置で、リードオンリメモ
リROMに書き込まれたプログラムに従い、ラン
ダムアクセスメモリRAMを使用して所定の処理
を実行する。IOは入出力ポートでこれを介して
中央処理装置CPUと外部回路とのデータのやり
とりが行なわれる。なお、以下の説明では各ブロ
ツクの名称は省略する。
而して、検出ペン１２がタブレツト１１に当接
されると、ペンスイツチ１３が動作し、信号
PSWがIOを介してCPUに供給される。CPUはこ
の信号PSWの到来に応動してMPXに対して切替
信号CHを供給し、その接続先をまずDX１とす
る。次いでCPUはMPXを介してDX１に対し、
一定の時間間隔でその値が０から３まで順に変化
するアドレス信号ADを供給する。DX１はこの
アドレス信号ADに従い、前述のとおり電極線群
３〜６に順次走査パルスを供給する。この走査パ
ルスは電極線群３〜６と検出ペン１２のペン先と
の間の静電結合により検出ペン１２で検出され、
その信号ＳがAMPに供給される。このときの信
号Ｓの例を第３図に示す。この図において、縦軸
はパルス高Ｈ、横軸は時間ｔを示し、各信号Ｓ３
〜Ｓ６はそれぞれ電極線群３〜６に走査パルスが
印加されたときに検出される信号Ｓを示す。そし
てこの信号ＳはAMPで増幅され、ADでそれぞ
れのパルス高Ｈに応じたデジタル値に変換され
る。
されると、ペンスイツチ１３が動作し、信号
PSWがIOを介してCPUに供給される。CPUはこ
の信号PSWの到来に応動してMPXに対して切替
信号CHを供給し、その接続先をまずDX１とす
る。次いでCPUはMPXを介してDX１に対し、
一定の時間間隔でその値が０から３まで順に変化
するアドレス信号ADを供給する。DX１はこの
アドレス信号ADに従い、前述のとおり電極線群
３〜６に順次走査パルスを供給する。この走査パ
ルスは電極線群３〜６と検出ペン１２のペン先と
の間の静電結合により検出ペン１２で検出され、
その信号ＳがAMPに供給される。このときの信
号Ｓの例を第３図に示す。この図において、縦軸
はパルス高Ｈ、横軸は時間ｔを示し、各信号Ｓ３
〜Ｓ６はそれぞれ電極線群３〜６に走査パルスが
印加されたときに検出される信号Ｓを示す。そし
てこの信号ＳはAMPで増幅され、ADでそれぞ
れのパルス高Ｈに応じたデジタル値に変換され
る。
CPUはIOを介して供給されるこのデジタル値
をRAMの所定番地に格納する。次にCPUは、
MPXを切替えて、DX２にアドレス信号ADを供
給する。DX２がこのアドレス信号ADに従つて
各電極線群７〜９に走査パルスを印加すると、前
述と同様、検出ペン１２により信号Ｓが検出され
る。このときの検出信号Ｓの例を第４図に示す。
この図において信号Ｓ７〜Ｓ９はそれぞれ電極線
群７〜９に走査パルスが印加されたときの信号Ｓ
を示し、この信号Ｓ７〜Ｓ９もデジタル変換され
RAMの所定番地に格納される。
をRAMの所定番地に格納する。次にCPUは、
MPXを切替えて、DX２にアドレス信号ADを供
給する。DX２がこのアドレス信号ADに従つて
各電極線群７〜９に走査パルスを印加すると、前
述と同様、検出ペン１２により信号Ｓが検出され
る。このときの検出信号Ｓの例を第４図に示す。
この図において信号Ｓ７〜Ｓ９はそれぞれ電極線
群７〜９に走査パルスが印加されたときの信号Ｓ
を示し、この信号Ｓ７〜Ｓ９もデジタル変換され
RAMの所定番地に格納される。
以下同様にしてＹ方向の第１、第２電極線群２
１〜２７についても走査パルスが印加され、その
ときの検出信号Ｓ（不図示）のデジタル値が
RAMの所定番地に格納される。
１〜２７についても走査パルスが印加され、その
ときの検出信号Ｓ（不図示）のデジタル値が
RAMの所定番地に格納される。
次にCPUは、この検出信号Ｓのデジタル値を
基に、検出ペン１２の当接位置の判定を行なう。
Ｘ方向の当接位置判定の手順を第１図、第３図お
よび第４図を用いて説明する。なおＸ方向の当接
位置は第１電極線１と第２電極線２の添字の組合
せで表現することとし、例えば電極線１Ａと２Ａ
の間はAAと表現する。
基に、検出ペン１２の当接位置の判定を行なう。
Ｘ方向の当接位置判定の手順を第１図、第３図お
よび第４図を用いて説明する。なおＸ方向の当接
位置は第１電極線１と第２電極線２の添字の組合
せで表現することとし、例えば電極線１Ａと２Ａ
の間はAAと表現する。
而してまずCPUは、Ｘ方向の第１の電極線群
３〜６を走査したときに検出された信号Ｓ３〜Ｓ
６のデジタル値を比較し、その中の最大値の信号
Ｓを抽出する。第３図の例では信号Ｓ４が抽出さ
れる。この最大値の信号がＳ４であるということ
は検出ペン１２が第１図に示す電極線群４のエリ
アＺ４内に当接されていることを意味する。次い
でCPUはＸ方向の第２の電極線群７〜９の走査
の際検出された信号Ｓ７〜Ｓ９のうちの最大のも
のおよび２番目のものを抽出する。第４図の例で
は最大のものとして信号Ｓ８が、また２番目のも
のとして信号Ｓ７が検出される。最大のものがＳ
８であるということは、第１図のＺ８の範囲に検
出ペン１２が当接されていることを意味し、更に
２番目のものがＳ７であるということは、その中
でも電極線群Ｓ７に近に方の半分Ｚ８７に検出ペ
ン１２が当接されていることを意味する。
３〜６を走査したときに検出された信号Ｓ３〜Ｓ
６のデジタル値を比較し、その中の最大値の信号
Ｓを抽出する。第３図の例では信号Ｓ４が抽出さ
れる。この最大値の信号がＳ４であるということ
は検出ペン１２が第１図に示す電極線群４のエリ
アＺ４内に当接されていることを意味する。次い
でCPUはＸ方向の第２の電極線群７〜９の走査
の際検出された信号Ｓ７〜Ｓ９のうちの最大のも
のおよび２番目のものを抽出する。第４図の例で
は最大のものとして信号Ｓ８が、また２番目のも
のとして信号Ｓ７が検出される。最大のものがＳ
８であるということは、第１図のＺ８の範囲に検
出ペン１２が当接されていることを意味し、更に
２番目のものがＳ７であるということは、その中
でも電極線群Ｓ７に近に方の半分Ｚ８７に検出ペ
ン１２が当接されていることを意味する。
従つて、この結果から第３図および第４図に示
すような信号Ｓを検出しうる領域は、上記Ｚ４と
Ｚ８７が重複する領域、即ち領域BBがこのとき
の検出ペン１２の当接領域となる。なお、この領
域の特定は、第５図に示すようなテーブルを予じ
めRAMに格納しておき、上記判定結果を該テー
ブルに当てはめることによつて為し得る。（第５
図においては信号の頭文字Ｓは省略）なお、領域
AAについては、第１の電極線群走査時最大信号
Ｓ３、第２の電極線群走査時最大信号Ｓ７、同じ
くそのときの２番目の信号Ｓ８となり、領域DE
のそれと同じになる。そこで本実施例では、第１
図のように電極線群９に接続されたダミー電極線
２Ｚを電極線１Ａの隣りに配置し、領域AAにお
ける第２の電極線群走査時の２番目の信号がＳ９
となるようにして、領域DEとの区別を行なつて
いる。なお、領域AAを不使用領域とするときは
このようなダミー電極２Ｚを設ける必要はない。
すような信号Ｓを検出しうる領域は、上記Ｚ４と
Ｚ８７が重複する領域、即ち領域BBがこのとき
の検出ペン１２の当接領域となる。なお、この領
域の特定は、第５図に示すようなテーブルを予じ
めRAMに格納しておき、上記判定結果を該テー
ブルに当てはめることによつて為し得る。（第５
図においては信号の頭文字Ｓは省略）なお、領域
AAについては、第１の電極線群走査時最大信号
Ｓ３、第２の電極線群走査時最大信号Ｓ７、同じ
くそのときの２番目の信号Ｓ８となり、領域DE
のそれと同じになる。そこで本実施例では、第１
図のように電極線群９に接続されたダミー電極線
２Ｚを電極線１Ａの隣りに配置し、領域AAにお
ける第２の電極線群走査時の２番目の信号がＳ９
となるようにして、領域DEとの区別を行なつて
いる。なお、領域AAを不使用領域とするときは
このようなダミー電極２Ｚを設ける必要はない。
以上の処理は、Ｙ電極線群２１〜２７を走査し
たときに得られる信号Ｓについても同様に行なわ
れ、Ｙ方向についての当接領域AA〜LLが特定さ
れる。
たときに得られる信号Ｓについても同様に行なわ
れ、Ｙ方向についての当接領域AA〜LLが特定さ
れる。
そしてCPUはこれらＸ方向、Ｙ方向のそれぞ
れの当接領域を示すデータTDをIOを介して不図
示データ処理装置等へ送出する。
れの当接領域を示すデータTDをIOを介して不図
示データ処理装置等へ送出する。
以上説明したように、本発明によれば、桁電極
方式に比べ更に少ない走査回数で検出手段の当接
位置の特定ができ、かつ、電極線の間がそれぞれ
独立の領域とすることが可能なタブレツト入力装
置を得ることができる。
方式に比べ更に少ない走査回数で検出手段の当接
位置の特定ができ、かつ、電極線の間がそれぞれ
独立の領域とすることが可能なタブレツト入力装
置を得ることができる。
なお、本実施例では、当接位置特定のために第
１電極線群走査時の信号のうち最大のもの、第２
電極線群走査時の信号のうちの最大のものおよび
２番目のものを用いたが、第１電極線群に係る信
号の最大のものおよび２番目のもの、第２電極線
群に係る信号の最大のものを用いても同様に領域
の特定ができる。
１電極線群走査時の信号のうち最大のもの、第２
電極線群走査時の信号のうちの最大のものおよび
２番目のものを用いたが、第１電極線群に係る信
号の最大のものおよび２番目のもの、第２電極線
群に係る信号の最大のものを用いても同様に領域
の特定ができる。
図は本発明タブレツト入力装置の一実施例を示
し、第１図はＸ方向の電極線の配置図、第２図は
装置のブロツク図、第３図は第１電極線群を走査
した際の出力信号を示す波形図、第４図は第２電
極線群を走査した際の出力信号を示す波形図、第
５図は当接領域を特定するためのテーブルを示す
線図である。 １……第１の電極線、２……第２の電極線、１
１……タブレツト基板、３〜７，２１〜２７……
電極線群、１２……検出手段、DX１，DX２，
DY１，DY２……電極線群走査手段、CPU，
ROM，RAM……当接位置判別手段。
し、第１図はＸ方向の電極線の配置図、第２図は
装置のブロツク図、第３図は第１電極線群を走査
した際の出力信号を示す波形図、第４図は第２電
極線群を走査した際の出力信号を示す波形図、第
５図は当接領域を特定するためのテーブルを示す
線図である。 １……第１の電極線、２……第２の電極線、１
１……タブレツト基板、３〜７，２１〜２７……
電極線群、１２……検出手段、DX１，DX２，
DY１，DY２……電極線群走査手段、CPU，
ROM，RAM……当接位置判別手段。
Claims (1)
- １ 第１の電極線と第２の電極線が同一方向で交
互に配置され、第１の電極線はｍ本おきに並列接
続され、第２の電極線はｍ＋ｎ本おきに、夫々並
列接続され電極線群とされたタブレツトと、該電
極線群に順次走査パルスを印加する電極線群走査
手段と、前記タブレツトに当接し、前記印加され
た走査パルスを検出する検出手段と、該検出され
た走査パルス信号の大きさに基いて前記検出手段
の当接領域に係る前記第１の電極線及び第２の電
極線の番号を算出し、各位置と第１の電極線及び
第２の電極線の番号の組合せを定めたテーブル
に、該算出された番号を照合し、そのときの当接
領域を判別する当接領域判別手段を備えたことを
特徴とするタブレツト入力装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59182369A JPS6160116A (ja) | 1984-08-31 | 1984-08-31 | タブレット入力装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59182369A JPS6160116A (ja) | 1984-08-31 | 1984-08-31 | タブレット入力装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6160116A JPS6160116A (ja) | 1986-03-27 |
| JPH0417456B2 true JPH0417456B2 (ja) | 1992-03-26 |
Family
ID=16117103
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59182369A Granted JPS6160116A (ja) | 1984-08-31 | 1984-08-31 | タブレット入力装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6160116A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2015129614A1 (ja) * | 2014-02-26 | 2015-09-03 | 日本写真印刷株式会社 | タッチパネル、タッチパネルの押圧位置検出方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS585146B2 (ja) * | 1975-09-29 | 1983-01-29 | 豊田工機株式会社 | トイシグルマノツル−イング ドレツシングホウホウ |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS592596Y2 (ja) * | 1981-06-29 | 1984-01-24 | 日本電信電話株式会社 | 入力盤電極 |
-
1984
- 1984-08-31 JP JP59182369A patent/JPS6160116A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS585146B2 (ja) * | 1975-09-29 | 1983-01-29 | 豊田工機株式会社 | トイシグルマノツル−イング ドレツシングホウホウ |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2015129614A1 (ja) * | 2014-02-26 | 2015-09-03 | 日本写真印刷株式会社 | タッチパネル、タッチパネルの押圧位置検出方法 |
| JP2015179486A (ja) * | 2014-02-26 | 2015-10-08 | 日本写真印刷株式会社 | タッチパネル、タッチパネルの押圧位置検出方法 |
| US9921705B2 (en) | 2014-02-26 | 2018-03-20 | Nissha Co., Ltd. | Resistive film type touch panel having electrode grouping and routing wires arranged to miniaturize the touch panel, and a method of detecting a pressing position on the touch panel |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6160116A (ja) | 1986-03-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4560830A (en) | Digitizer tablet with coarse and fine position determination | |
| US4952757A (en) | Low-power electromagnetic digitizer tablet | |
| CA1270058C (en) | CAMERA | |
| JPH0944289A (ja) | 入力パッド装置 | |
| CN107315502A (zh) | 显示面板、显示装置和压力检测方法 | |
| US7755683B2 (en) | Method of reading a capacitive sensor and related integrated circuit | |
| JPH0417456B2 (ja) | ||
| JPH0417457B2 (ja) | ||
| JPH0417524B2 (ja) | ||
| JPS61228524A (ja) | グラフイツク・タブレツト | |
| JPH0353318Y2 (ja) | ||
| JPS62134717A (ja) | 位置検出方法およびその装置 | |
| US6271836B1 (en) | Method of determining the pen velocity along a graphic tablet, and graphic tablet suitable for carrying out the method | |
| JPS6145545Y2 (ja) | ||
| JP3116631B2 (ja) | 座標入力装置 | |
| JP2570622B2 (ja) | 手書き情報入力装置及びタブレット装置 | |
| JPS6145546Y2 (ja) | ||
| JPS6028978Y2 (ja) | 情報入力装置 | |
| JP2000501870A (ja) | グラフィック・タブレット | |
| JPH06187088A (ja) | タブレット | |
| JP2019061540A (ja) | センサ装置及びその制御方法 | |
| JPH01280823A (ja) | 座標入力装置 | |
| JPH0123804B2 (ja) | ||
| JPS605322A (ja) | 容量結合タブレツト | |
| JPH0239314A (ja) | 座標入力装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |