JPH04168417A - Driving circuit of liquid crystal panel - Google Patents
Driving circuit of liquid crystal panelInfo
- Publication number
- JPH04168417A JPH04168417A JP29366190A JP29366190A JPH04168417A JP H04168417 A JPH04168417 A JP H04168417A JP 29366190 A JP29366190 A JP 29366190A JP 29366190 A JP29366190 A JP 29366190A JP H04168417 A JPH04168417 A JP H04168417A
- Authority
- JP
- Japan
- Prior art keywords
- driver
- output
- liquid crystal
- start pulse
- panel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 45
- 239000007788 liquid Substances 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 9
- 230000000694 effects Effects 0.000 description 2
- 101100514842 Xenopus laevis mtus1 gene Proteins 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
Landscapes
- Liquid Crystal Display Device Control (AREA)
- Liquid Crystal (AREA)
Abstract
Description
【発明の詳細な説明】
〔概要〕
複数のドライバＩＣで液晶パネルの端子電極を分担して
液晶パネルを駆動する液晶パネルの駆動回路にに関し、
ドライバＩＣの出力ビット数が分割電極群の回路数より
も多くても同じ駆動回路を使用して液晶パネルの駆動回
路を駆動できるようにすることを目的とし、
ドライバＩＣの出力ビット数ｍに応じて液晶パネルの端
子電極が予め複数の電極群に分割され、この電極群の数
と同数のドライバＩＣを備えたマトリクス型液晶表示パ
ネルの駆動回路に、ｍより多い出力ビット数ｎを備えた
ドライバＩＣの余剰出力ビットを接続する、他端が開放
された補助端子と、電極群の回路数毎にスタートパルス
を発生するスタートパルス発生回路と、余剰出力ビット
を持つドライバＩＣが電極群に接続された場合に、スタ
ートパルスをこのドライバＩＣの各シフトデータ入力信
号端子に所定のタイミングで入力するスタートパルス入
力回路とを設けて構成する。[Detailed Description of the Invention] [Summary] Regarding a liquid crystal panel drive circuit that drives the liquid crystal panel by sharing the terminal electrodes of the liquid crystal panel with a plurality of driver ICs, the number of output bits of the driver IC is equal to the number of circuits in the divided electrode group. The purpose is to make it possible to drive the LCD panel drive circuit using the same drive circuit even if the number of terminal electrodes on the LCD panel is divided into multiple electrode groups according to the number of output bits of the driver IC (m). The remaining output bits of a driver IC with an output bit number n greater than m are connected to a drive circuit of a matrix type liquid crystal display panel that is divided and has the same number of driver ICs as the number of electrode groups, and the other end is open. When a driver IC with surplus output bits is connected to the electrode group, the start pulse generation circuit generates a start pulse for each number of circuits in the electrode group, and the start pulse is generated for each shift of this driver IC. The data input signal terminal is provided with a start pulse input circuit that inputs an input at a predetermined timing.
本発明は液晶パネルの駆動回路に間し、特に、複数のド
ライバＩＣで液晶パネルの端子電極を分担して液晶パネ
ルを駆動する液晶パネルの駆動回路に関する。The present invention relates to a drive circuit for a liquid crystal panel, and particularly to a drive circuit for a liquid crystal panel in which a plurality of driver ICs share terminal electrodes of the liquid crystal panel to drive the liquid crystal panel.
近年、画質の優れたＴＦＴ型カラー液晶表示装置が製品
化され、今後大型で表示容量の大きなパソコン対応のマ
ルチカラー表示（８色または１６色表示）、テレビ表示
用のフルカラー表示のカラー液晶表示装置が望まれてい
る。そこで、その駆動回路としてマルチカラー表示用に
は低コストのＳＴＮ型液晶用のドライバＩＣが、フルカ
ラー表示用には高機能なアナログドライバＩＣが用いら
れる。しかしながら、マルチカラー表示用のドライバＩ
Ｃとフルカラー表示用のドライバＩＣとでは、出力ビッ
ト数が異なるので、それぞれのＩＣに対応した端子電極
を有する液晶パネルを用意せねばならず、その共通化が
望まれている。In recent years, TFT-type color liquid crystal display devices with excellent image quality have been commercialized, and in the future, multi-color display devices (8 or 16 color display) compatible with large-sized and large display capacity computers, and full-color color liquid crystal display devices for television display. is desired. Therefore, as the drive circuit, a low-cost STN type liquid crystal driver IC is used for multi-color display, and a high-performance analog driver IC is used for full-color display. However, driver I for multicolor display
Since the number of output bits differs between C and a full-color display driver IC, it is necessary to prepare a liquid crystal panel having terminal electrodes corresponding to each IC, and it is desired that they be made common.
（従来の技術〕
近年、液晶表示パネルの大型化が進み、液晶表示パネル
のデータ信号入力端子とスキャン信号入力端子の数はそ
れぞれ６４０と４８０程度のものが実用化されている。(Prior Art) In recent years, liquid crystal display panels have become larger, and liquid crystal display panels with approximately 640 and 480 data signal input terminals and scan signal input terminals, respectively, have been put into practical use.
このように液晶表示パネルが大型化されると、データ信
号入力端子、あるいはスキャン信号入力端子をそれぞれ
１個のドライバＩＣで受は持たせることは出来なくなり
、複数のドライバＩＣでデータ信号入力端子およびスキ
ャン信号入力端子を分担して駆動しているのが現状であ
る。As liquid crystal display panels become larger in size, it is no longer possible to provide data signal input terminals or scan signal input terminals with one driver IC, and multiple driver ICs are used to support data signal input terminals and scan signal input terminals. Currently, the scan signal input terminals are shared and driven.
第６図は従来のアナログドライバＩＣ６０の内部構成を
示すものである。アナログドライバＩＣ６０には、クロ
ック信号ＣＬＫに応じてシフトデータ入力信号Ｓｌをシ
フトするシフトレジスタ６１と、Ｒ（赤）、Ｇ （緑）
、Ｂ （青）の三原色のデータを伝えるデータライン６
２と、シフトレジスタ６１からの信号によりオンオフさ
れるサンプリングスイッチ６３と、サンプルホールド回
路６４と、バッファ６５とが備えられている。そして、
シフトデータ入力信号ＳＩはシフトレジスタ６１を通過
した後はシフトデータ出力信号ＳＯとなって次段のアナ
ログドライバＩＣ６０のシフトデータ入力信号ＳＩとな
る。FIG. 6 shows the internal configuration of a conventional analog driver IC 60. The analog driver IC 60 includes a shift register 61 that shifts a shift data input signal Sl according to a clock signal CLK, and R (red) and G (green).
, B (blue) data line 6 that conveys data of the three primary colors
2, a sampling switch 63 that is turned on and off by a signal from the shift register 61, a sample hold circuit 64, and a buffer 65. and,
After the shift data input signal SI passes through the shift register 61, it becomes a shift data output signal SO, which becomes the shift data input signal SI of the analog driver IC 60 at the next stage.
アナログドライバＩＣ６０の出力ビット数は３の倍数で
ある方が都合が良いため、現在では１６２本の出力ビッ
ト数を備えたアナログドライバＩＣ６０等が実用化され
ている。Since it is convenient for the number of output bits of the analog driver IC 60 to be a multiple of 3, analog driver ICs 60 and the like having an output bit number of 162 are currently in practical use.
例えば、第７図に示すような６４０Ｘ３ （ＲＧＢ）Ｘ
４８０ドツトのフルカラー液晶表示パネル７０は、走査
電極側が出力ビット数が１２０本の４個のドライバＩＣ
７１で駆動され、データ電極側がパネル７０の上下にそ
れぞれ６個ずつ配置された奇数番目のデータ電極用のア
ナログドライバＩＣ６０と偶数番目のデータ電極用のア
ナログドライバＩＣ６０によって駆動されるようになっ
ている。このとき、アナログドライバＩＣ６０には出力
ビット数が１６２本のものを使用するが、最初と最後の
アナログドライバＩＣ６０は全ての出力ビット数を使用
せずに、そのうちの１５６本だけ使用して総数を合わせ
るようにしている。For example, 640X3 (RGB)X as shown in Figure 7.
The 480-dot full-color liquid crystal display panel 70 has four driver ICs with an output bit count of 120 on the scanning electrode side.
71, and the data electrode side is driven by an analog driver IC 60 for odd-numbered data electrodes and an analog driver IC 60 for even-numbered data electrodes, six of which are arranged on the top and bottom of the panel 70. . At this time, the analog driver IC 60 used has 162 output bits, but the first and last analog driver IC 60 do not use all the output bits, but only 156 of them to calculate the total number. I try to match it.
第８図は第７図のように配置されたアナログドライバＩ
Ｃ６０の従来の接続を示すものである。６個のアナログ
ドライバＩＣ６０はシフトデータ信号の入力端子と出力
端子がカスケードに接続され、最初のアナログドライバ
ＩＣ６０は７木目の出力ピントから液晶パネル９０に接
続され、最後のアナログドライバＩＣ６０の出力ビット
は１５６本目本目が液晶パネル９０に接続される。そし
て、各アナログドライバＴＣ６０にはクロック信号ＣＬ
Ｋが入力されるようになっている。Figure 8 shows the analog driver I arranged as shown in Figure 7.
It shows the conventional connection of C60. The input terminal and output terminal of the shift data signal of the six analog driver ICs 60 are connected in cascade, and the first analog driver IC 60 is connected to the liquid crystal panel 90 from the seventh output point, and the output bit of the last analog driver IC 60 is The 156th panel is connected to the liquid crystal panel 90. Each analog driver TC60 has a clock signal CL.
K is now input.
一方、第９図に示すような６４０Ｘ３ （ＲＧＢ）Ｘ４
８０ドツトのマルチカラー液晶表示パネル９０は、走査
電極側が同様に出力ビット数が１２０本の４個のドライ
バＩＣ９１で駆動されるが、データ電極側はパネル９０
の上下にそれぞれ６個ずつ配置された出力ビット数が１
６０本のディジタルドライバＩＣ９２によって駆動され
る。ディジタルドライバＩＣ９２にはＲＧＢデータがシ
リアルデータとして入力されるので、その出力ビット数
は３の倍数である必要がなく、ディジタルドライバＩＣ
９２の出力ビット数は４８０の約数であれば良い。現在
入手可能なＳＴＮ型液晶表示パネル用ドライバＩＣの出
力ピント数は、データ４／８ビット入力で１６０ビット
となっている。このようなディジタルドライバＩＣ９２
は、第１０図に示すように６個がカスケードに接続され
、ＲＧＢデータがシリアルデータとして最初のＩＣ９２
に入力されるようになっている。On the other hand, 640X3 (RGB)X4 as shown in Figure 9
The 80-dot multicolor liquid crystal display panel 90 is driven by four driver ICs 91 with an output bit count of 120 on the scanning electrode side, but on the data electrode side, the panel 90
The number of output bits placed 6 each above and below is 1.
It is driven by 60 digital driver ICs 92. Since RGB data is input to the digital driver IC 92 as serial data, the number of output bits does not need to be a multiple of 3, and the digital driver IC
The number of output bits of 92 may be a divisor of 480. The output focus number of currently available driver ICs for STN liquid crystal display panels is 160 bits when data is input with 4/8 bits. Such a digital driver IC92
As shown in Fig. 10, six are connected in cascade, and the RGB data is sent as serial data to the first IC92.
It is now entered into
しかしながら、例えば６４０ｘＲＧＢｘ４８０画素のパ
ネルを駆動する場合、ディジタルドライバＩＣの出力ビ
ット数が１６０ビット（データ４／８ピント入力）で、
アナログドライバＩＣの出力ビット数が８１／１６２ビ
ット（２７ＸＲＧＢ、５４ＸＲＧＢ）であると、１６０
ビットのＩＣを使用する場合と１６２ビットのＩＣを使
用する場合とではパネル電極端子数を変えなければなら
ないという問題があった。However, when driving a panel with, for example, 640xRGBx480 pixels, the number of output bits of the digital driver IC is 160 bits (data 4/8 focus input),
If the output bit number of the analog driver IC is 81/162 bits (27XRGB, 54XRGB), 160
There is a problem in that the number of panel electrode terminals must be changed depending on whether a 162-bit IC is used or a 162-bit IC.
本発明の目的は、前記従来の液晶パネルの駆動回路の有
する課！！を解消し、出力ビット数の異なるドライバＩ
Ｃを使用した場合でも、駆動回路を別々に用意すること
がなく、１つの回路を共通に使用することができる液晶
パネルの駆動回路を提供することにある。An object of the present invention is to solve the problem of the conventional liquid crystal panel drive circuit. ! driver I with different number of output bits.
To provide a drive circuit for a liquid crystal panel in which one circuit can be used in common without preparing separate drive circuits even when C is used.
前記目的を達成する本発明の液晶パネルの駆動回路の構
成が第１図に示される０図において、液晶パネル２の端
子電極３は、ドライバＩＣＩの出力ビット数ｍに応じて
予め複数の電極群４に分割されており、この電極群４の
数と同数のドライバＩＣＩによって駆動されるようにな
っている。このような液晶パネルの駆動回路において、
本発明では、ドライバＩＣＩの出力ビット数ｍより多い
出力ビット数ｎを備えたドライバＩＣＩ°の余剰出力ビ
ットを接続する、他端が開放された補助端子５と、電極
群４の回路数毎にスタートパルスを発生するスタートパ
ルス発生回路６と、ドライバＩＣＩ”が電極群４に接続
された場合に、スタートパルスをこのドライバＩＣＩ’
の各シフトデータ入力信号端子に所定のタイミングで
入力するスタートパルス入力回路７と設けたことを特徴
としている。The configuration of a driving circuit for a liquid crystal panel according to the present invention that achieves the above object is shown in FIG. It is divided into four electrode groups 4, and is driven by the same number of driver ICIs as the number of electrode groups 4. In such a drive circuit for a liquid crystal panel,
In the present invention, an auxiliary terminal 5 whose other end is open to connect surplus output bits of a driver ICI° having a number n of output bits greater than the number m of output bits of the driver ICI, and an auxiliary terminal 5 for each number of circuits of the electrode group 4 are provided. When a start pulse generation circuit 6 that generates a start pulse and a driver ICI' are connected to the electrode group 4, the start pulse is generated by this driver ICI'.
The present invention is characterized in that it is provided with a start pulse input circuit 7 which inputs an input signal to each shift data input signal terminal at a predetermined timing.
本発明の液晶パネルの駆動回路によれば、ドライバＩＣ
の出力ビット数が、予め複数の電極群に分割された液晶
パネルの電極群内の端子電極に一致するときは、ドライ
バＩＣの出力ビットを補助端子を使用することなく液晶
パネルに取り付ける。According to the liquid crystal panel drive circuit of the present invention, the driver IC
When the number of output bits matches the terminal electrodes in the electrode group of the liquid crystal panel that is divided in advance into a plurality of electrode groups, the output bits of the driver IC are attached to the liquid crystal panel without using auxiliary terminals.
一方、ドライバＩＣの出力ビット数が、予め複数の電極
群に分割された液晶パネルの電極群内の端子電極よりも
多いときは、そのドライバＩＣの余剰出力ビットを他端
が開放された補助端子に接続し、このドライバＩＣ各個
のシフトデータ入力信号端子に、スタートパルス発生回
路からスタートパルスを所定のタイミングで入力してデ
ータシフトのタイミングを合わせる。On the other hand, when the number of output bits of the driver IC is greater than the terminal electrodes in the electrode group of the liquid crystal panel, which is divided into a plurality of electrode groups in advance, the excess output bits of the driver IC are transferred to the auxiliary terminal whose other end is open. A start pulse is input from a start pulse generation circuit to the shift data input signal terminal of each driver IC at a predetermined timing to synchronize the data shift timing.
〔実施例］
以下添付図面を用いて本発明の実施例を詳細に説明する
。[Examples] Examples of the present invention will be described in detail below with reference to the accompanying drawings.
第２図は本発明の液晶パネルの駆動回路の一実施例の部
分的な構成を示すものである。なお、この実施例で使用
する図示しない液晶パネルは、予め出力ビット数が１６
０ビットのドライバＴＣに対応させて、そのデータ側の
端子電極が１６０個毎に電極群２４に分割されているも
のとする。従って、図において、２３は各電極群２４毎
に設けられた端子である。そして、この実施例では液晶
パネルに出力ビット数が１６２ビットのドライバＩＣが
取り付けられることを想定して、各電極群２４の脇に他
端が開放された補助端子２５を設けている。そして、出
力ビット数が１６０ビットのドライバＩＣは各電極群２
４の端子２３に接続し、出力ビット数が１６２ビットの
ドライバＩＣは１〜１６０ビットを各電極群２４の端子
２３に接続し、２ビットの余剰出力ビットは補助端子２
５に接続する。FIG. 2 shows a partial configuration of an embodiment of a driving circuit for a liquid crystal panel according to the present invention. Note that the liquid crystal panel (not shown) used in this embodiment has an output bit number of 16 in advance.
It is assumed that the terminal electrodes on the data side are divided into electrode groups 24 every 160 in correspondence with the 0-bit driver TC. Therefore, in the figure, 23 is a terminal provided for each electrode group 24. In this embodiment, assuming that a driver IC with an output bit number of 162 bits is attached to the liquid crystal panel, an auxiliary terminal 25 whose other end is open is provided beside each electrode group 24. The driver IC with an output bit number of 160 bits has two electrode groups.
A driver IC with an output bit number of 162 bits is connected to the terminal 23 of each electrode group 24, and the 1 to 160 bits are connected to the terminal 23 of each electrode group 24, and the 2 extra output bits are connected to the auxiliary terminal 2.
Connect to 5.
また、この実施例ではクロツクパルスＣＬＫの１６０個
毎にスタートパルスＳＴを発生するスタートパルス発生
回路２６を設ける。そして、このスタートパルス発生回
路２６からは、クロックパルスＣＬＫに同期して、１個
目のクロックパルスＣＬＫの時にスタートパルスＳＴ、
がある回路２７に出力され、１６１個目のクロックパル
スＣＬＫの時にスタートパルスＳＴ、が別の回路２７に
出力されるというように、クロックパルスＣＬＫの１６
０個毎にスタートパルスＳＴ、〜ＳＴＩ！がそれぞれ別
の回路２７に出力される。なお、スタートパルスＳＴ、
□が出力された後は、スタートパルス発生回Ｎｌ２６か
らはスタートパルスＳＴ、〜ＳＴ＋ｚが繰り返してそれ
ぞれ別の回路に出力される。Further, in this embodiment, a start pulse generating circuit 26 is provided which generates a start pulse ST every 160 clock pulses CLK. Then, from this start pulse generation circuit 26, in synchronization with the clock pulse CLK, a start pulse ST is generated at the time of the first clock pulse CLK.
The 16th clock pulse CLK is output to one circuit 27, and the start pulse ST is output to another circuit 27 at the 161st clock pulse CLK.
Start pulse ST, ~STI for every 0 pieces! are output to separate circuits 27, respectively. Note that the start pulse ST,
After □ is output, start pulses ST, ~ST+z are repeatedly output from the start pulse generation circuit Nl26 to different circuits.
そして、出力ビット数が１６０ビットのドライバＩＣが
各電極群２４の端子２３に接続された時は、そのドライ
バＩＣのシフトデータ出力端子ＳＯを次段のドライバＩ
Ｃのシフトデータ入力端子Ｓｌに接続する。一方、出力
ビット数が１６２ビットのドライバＩＣを使用する時は
、第２図に示すように、１〜１６０ビットを各電極群２
４の端子２３に接続し、２ビットの余剰出力ビットは補
助端子２５に接続すると共に、回路２７によりスタート
パルス発生回路２６を各ドライバＩＣ２１のシフトデー
タ入力端子Ｓｌに接続し、スタートパルス発生回路２６
からスタートパルスＳＴ、〜５Ｔｔｚが各ドライバＩＣ
２１のシフトデータ入力端子Ｓ１に入力されるようにす
る。When a driver IC with an output bit number of 160 bits is connected to the terminal 23 of each electrode group 24, the shift data output terminal SO of that driver IC is connected to the next stage driver I.
Connected to shift data input terminal Sl of C. On the other hand, when using a driver IC with an output bit count of 162 bits, 1 to 160 bits are assigned to each electrode group 2 as shown in Figure 2.
The two surplus output bits are connected to the auxiliary terminal 25, and the start pulse generation circuit 26 is connected to the shift data input terminal Sl of each driver IC 21 by the circuit 27.
The start pulse ST, ~5Ttz is applied to each driver IC.
21 shift data input terminal S1.
第３図は以上説明したクロック信号ＣＬＫと、スタート
パルスＳ Ｔ、、 Ｓ Ｔｔ、 Ｓ Ｔ、のタイミング
の関係を示すタイミングチャートである。この図には示
していないが、次にスタートパルスＳＴ。FIG. 3 is a timing chart showing the relationship between the timing of the clock signal CLK and the start pulses ST, ST, ST, and ST, which have been described above. Although not shown in this figure, next is a start pulse ST.
がハイレベル“Ｈ″ となるのは、スタートパルスＳＴ
、２が出力されてからクロックパルスＣＬＫが１６０個
出力された後である。becomes high level “H” when the start pulse ST
, 2 have been output and 160 clock pulses CLK have been output.
第４図は本発明の液晶パネルの駆動回路の別の実施例の
構成を示すものであり、６４０ＸＲＧＢ×４８０の画素
を持つ液晶パネル４０を駆動する回路の全体構成を示す
ものである。この図にはデータ側ドライバとして１６２
ビット出力のドライバＩＣ２１を使用し、スキャン側ド
ライバとして１２０ビット出力のドライバＩ Ｃ４１を
使用した場合の構成を示した。なお、この実施例では、
データ側のドライバＩＣ２１はデータラインの奇数ライ
ン用と偶数ライン用に分け、奇数ライン用を液晶パネル
４０の上側に配置し、偶数ライン用を液晶パネル４０の
下側に配置している。そして、前述のように１６２ビッ
ト出力のドライバＩＣ２１の出力ピント１〜１６０ビッ
トは液晶表示パネル端子電極に接続し、各ＩＣ２１の１
６１．１６２ビットは補助端子２５に接続するので無効
出力となり、パネルには接続されない。FIG. 4 shows the configuration of another embodiment of the liquid crystal panel drive circuit of the present invention, and shows the overall configuration of a circuit that drives a liquid crystal panel 40 having 640×RGB×480 pixels. This figure shows 162 as a data side driver.
The configuration is shown in which a bit output driver IC21 is used and a 120-bit output driver IC41 is used as a scan side driver. In addition, in this example,
The data-side driver IC 21 is divided into data lines for odd-numbered lines and for even-numbered lines, and the odd-numbered lines are arranged above the liquid crystal panel 40 and the even-numbered lines are arranged below the liquid crystal panel 40. As mentioned above, the output pins 1 to 160 bits of the 162-bit output driver IC 21 are connected to the terminal electrodes of the liquid crystal display panel, and
Since the 61.162 bit is connected to the auxiliary terminal 25, it becomes an invalid output and is not connected to the panel.
この回路構成においては、１２個のデータドライバＩＣ
２１を奇数用と偶数用に分けているので、奇数番目のス
タートパルスＳ Ｔ ＋〜ＳＴ、、を上側のドライバＩ
Ｃ２１にそれぞれ入力し、偶数番目のスタートパルスＳ
Ｔ、〜ＳＴ＋ｚを下側のドライバＩＣ２１にそれぞれ入
力する。このとき、上側のドライバＩＣ２１に入力する
クロック信号ＣＬＫ０−ａと下側のドライバＩＣ２１に
入力するクロック信号ＣＬ Ｋ、ｖ、、は第２図で説明
したクロック信号ＣＬＫを２分周し、一方をクロック信
号ＣＬＫだけ遅延させておく。また、第４図に図示しな
いスタートパルス発生回路は、クロック信号ＣＬＫを２
分周したクロック信号ＣＬ Ｋ ０ａａに基づいてスタ
ートパルスＳＴ、を作り、以後１６０クロツク毎に以後
のスタートパルスＳＴ、〜Ｓ Ｔ、、を作る。また、ス
タートパルス発生回路は、スタートパルスＳＴ、〜Ｓ
Ｔ 、ｔに対しては、クロック信号ＣＬＫを２分周して
１クロックパルス信号ＣＬＫだけ遅延させたクロック信
号ＣＬＫ、ｖ、、、に基づいてスタートパルスＳＴ、を
作り、以後１６０クロンク毎に以後のスタートパルスＳ
Ｔ、〜ＳＴ、□を作っても艮（、また、スタートパルス
ＳＴ、〜Ｓ Ｔ ＋ Ｉを１クロックパルス信号ＣＬＫ
だけ遅延させてスタートパルスＳＴ２〜ＳＴ、、を作っ
ても良い。In this circuit configuration, 12 data driver ICs
21 is divided into odd and even numbers, the odd numbered start pulses ST+~ST, , are sent to the upper driver I.
C21 respectively, and the even numbered start pulse S
T and ~ST+z are respectively input to the lower driver IC 21. At this time, the clock signal CLK0-a input to the upper driver IC 21 and the clock signal CL K, v, input to the lower driver IC 21 are obtained by dividing the clock signal CLK explained in FIG. The clock signal CLK is delayed. In addition, a start pulse generation circuit not shown in FIG.
A start pulse ST is generated based on the frequency-divided clock signal CLK0aa, and thereafter, subsequent start pulses ST, .about.ST, . . . are generated every 160 clocks. Further, the start pulse generation circuit generates start pulses ST, ~S
For T, t, a start pulse ST is generated based on the clock signal CLK, v, , which is obtained by dividing the clock signal CLK by two and delaying it by one clock pulse signal CLK, and from then on every 160 clock pulses. Start pulse S
Even if T, ~ST, □ are made (, also, start pulse ST, ~ST + I is one clock pulse signal CLK
The start pulses ST2 to ST may be generated by delaying the start pulses ST2 to ST.
第５図に第４図に示した液晶パネル４０を駆動するため
のフレーム同期信号５Ｔ−Ｇ、１ライン毎のスキャン信
号ＣＬＫ−Ｇ、奇数ラインのクロック信号ＣＬ Ｋ ｏ
ａａ と偶数ラインのクロック信号ＣＬＫ□１、および
スタートパルスＳＴ、〜ＳＴ、２の各信号のタイミング
チャートを示す。このように、各データドライバＩＣ２
１のシフトデータ入力信号として図中に示したようにク
ロック１６０ビットずつずれたスタートパルスＳＴ、〜
ＳＴ、□を入力することにより、各ドライバＩＣ２１は
１６０ビット出力のドライバがカスケード接続されたと
等価な動作が可能になる。FIG. 5 shows a frame synchronization signal 5T-G for driving the liquid crystal panel 40 shown in FIG. 4, a scan signal CLK-G for each line, and a clock signal CLK for odd lines.
A timing chart of each signal of aa, the clock signal CLK□1 of the even line, and the start pulses ST, -ST, 2 is shown. In this way, each data driver IC2
As shown in the figure, the start pulse ST, which is shifted by 160 bits, is used as the shift data input signal of 1.
By inputting ST and □, each driver IC 21 can perform an operation equivalent to that of 160-bit output drivers connected in cascade.
［発明の効果〕
以上説明したように、本発明によれば、ドライバＩＣの
出力数を可変できるため、パネルの端子電極数がドライ
バＩＣの出力数と異なっていても駆動が可能になり、汎
用性の高い表示パネルの駆動回路が実現できる。[Effects of the Invention] As explained above, according to the present invention, since the number of outputs of the driver IC can be varied, driving is possible even if the number of terminal electrodes of the panel is different from the number of outputs of the driver IC, and it is possible to A display panel drive circuit with high performance can be realized.
第１図は本発明の液晶パネルの駆動回路の原理構成図、
第２図は本発明の液晶パネルの駆動回路の一実施例の部
分構成図、
第３図は第２図の駆動回路のクロック信号とスタートパ
ルスのタイミングチャート図、第４図は本発明の液晶パ
ネルの駆動回路の別の実施例の構成を示す全体構成図、
第５図は第４図の駆動回路の各信号の波形を示すタイミ
ングチャート図、
第６図は従来のアナログドライバＩＣの回路構成図、
第７図は従来のフルカラー表示器を駆動する回路構成を
示す図、
第８図はアナログドライバＩＣの接続を示す部分回路図
、
第９図は従来のマルチカラー表示器を駆動する回路構成
を示す図、
第１０図はディジタルドライバＩＣの接続を示す部分回
路図である。
２３・・・各電極群毎に設けられた端子、２４・・・電
極群、
２５・・・補助端子、
２６・・・スタートパルス発生回路、
２７・・・回路、
４０・・・液晶パネル、
４１・・・ドライバＩＣ。
ＣＬＫ・・・クロックパルス
ＣＬ Ｋ ｏａａ ・・・奇数ラインのクロック信号、
ＣＬ Ｋ、ｖ、、、・・・偶数ラインのクロック信号、
ＳＴ、〜ＳＴＩ□・・・スタートパルス、ＳＩ・・・シ
フトデータ入力端子、
Ｓ○・・・シフトデータ出力端子。FIG. 1 is a principle block diagram of a drive circuit for a liquid crystal panel according to the present invention. FIG. 2 is a partial block diagram of an embodiment of a drive circuit for a liquid crystal panel according to the present invention. FIG. 3 is a clock diagram of the drive circuit in FIG. 2. A timing chart of signals and start pulses, FIG. 4 is an overall configuration diagram showing the configuration of another embodiment of the liquid crystal panel drive circuit of the present invention, and FIG. 5 shows the waveforms of each signal of the drive circuit of FIG. 4. 6 is a circuit configuration diagram of a conventional analog driver IC. FIG. 7 is a diagram illustrating a circuit configuration for driving a conventional full-color display. FIG. 8 is a partial circuit diagram showing connections of an analog driver IC. 9 is a diagram showing a circuit configuration for driving a conventional multicolor display, and FIG. 10 is a partial circuit diagram showing connections of a digital driver IC. 23... Terminal provided for each electrode group, 24... Electrode group, 25... Auxiliary terminal, 26... Start pulse generation circuit, 27... Circuit, 40... Liquid crystal panel, 41...Driver IC. CLK... Clock pulse CL K oaa... Odd line clock signal,
CL K, v, . . . Clock signal of even line,
ST, ~STI□...Start pulse, SI...Shift data input terminal, S○...Shift data output terminal.
Claims (1)
ル（２）の端子電極（３）が予め複数の電極群（４）に
分割され、この電極群（４）の数と同数のドライバＩＣ
（１）を備えたマトリクス型液晶表示パネルの駆動回路
であって、 ドライバＩＣ（１）の出力ビット数ｍより多い出力ビッ
ト数ｎを備えたドライバＩＣ（１’）の余剰出力ビット
を接続する、他端が開放された補助端子（５）と、 電極群（４）の回路数毎にスタートパルスを発生するス
タートパルス発生回路（６）と、ドライバＩＣ（１’）
が電極群（４）に接続された場合に、スタートパルスを
このドライバＩＣ（１’）の各シフトデータ入力信号端
子に所定のタイミングで入力するスタートパルス入力回
路（７）とを有することを特徴とする液晶パネルの駆動
回路。[Claims] The terminal electrodes (3) of the liquid crystal panel (2) are divided in advance into a plurality of electrode groups (4) according to the number m of output bits of the driver IC (1), and the terminal electrodes (3) of the liquid crystal panel (2) are divided in advance into a plurality of electrode groups (4). The same number of driver ICs
(1), which connects the surplus output bits of a driver IC (1') having a number n of output bits greater than the number m of output bits of the driver IC (1). , an auxiliary terminal (5) whose other end is open, a start pulse generation circuit (6) that generates a start pulse for each number of circuits in the electrode group (4), and a driver IC (1').
It is characterized by having a start pulse input circuit (7) that inputs a start pulse to each shift data input signal terminal of this driver IC (1') at a predetermined timing when the driver IC (1') is connected to the electrode group (4). LCD panel drive circuit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2293661A JP3044627B2 (en) | 1990-11-01 | 1990-11-01 | LCD panel drive circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2293661A JP3044627B2 (en) | 1990-11-01 | 1990-11-01 | LCD panel drive circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04168417A true JPH04168417A (en) | 1992-06-16 |
| JP3044627B2 JP3044627B2 (en) | 2000-05-22 |
Family
ID=17797616
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2293661A Expired - Fee Related JP3044627B2 (en) | 1990-11-01 | 1990-11-01 | LCD panel drive circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3044627B2 (en) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002207452A (en) * | 2001-01-04 | 2002-07-26 | Advanced Display Inc | Driving method of liquid crystal display device |
| JP2003029701A (en) * | 2001-07-19 | 2003-01-31 | Matsushita Electric Ind Co Ltd | Plasma display device |
| US6590559B2 (en) | 1998-04-28 | 2003-07-08 | Kabushiki Kaisha Advanced Display | Liquid crystal display |
| JP2005215138A (en) * | 2004-01-28 | 2005-08-11 | Fujitsu Hitachi Plasma Display Ltd | Plasma display apparatus |
| US7071928B2 (en) * | 1999-12-31 | 2006-07-04 | Lg. Philips Lcd Co., Ltd | Liquid crystal display device having quad type color filters |
| JP2006330550A (en) * | 2005-05-30 | 2006-12-07 | Sharp Corp | Liquid crystal display device |
| US7492343B2 (en) | 2003-12-11 | 2009-02-17 | Lg Display Co., Ltd. | Liquid crystal display device |
| JP2009216997A (en) * | 2008-03-11 | 2009-09-24 | Hitachi Displays Ltd | Liquid crystal display device |
| US7598929B2 (en) | 2003-10-14 | 2009-10-06 | Fujitsu Hitachi Plasma Display Limited | Plasma display apparatus |
| KR100960458B1 (en) * | 2003-06-26 | 2010-05-28 | 엘지디스플레이 주식회사 | Data driving unit of liquid crystal display |
-
1990
- 1990-11-01 JP JP2293661A patent/JP3044627B2/en not_active Expired - Fee Related
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6590559B2 (en) | 1998-04-28 | 2003-07-08 | Kabushiki Kaisha Advanced Display | Liquid crystal display |
| US7071928B2 (en) * | 1999-12-31 | 2006-07-04 | Lg. Philips Lcd Co., Ltd | Liquid crystal display device having quad type color filters |
| JP2002207452A (en) * | 2001-01-04 | 2002-07-26 | Advanced Display Inc | Driving method of liquid crystal display device |
| JP2003029701A (en) * | 2001-07-19 | 2003-01-31 | Matsushita Electric Ind Co Ltd | Plasma display device |
| KR100960458B1 (en) * | 2003-06-26 | 2010-05-28 | 엘지디스플레이 주식회사 | Data driving unit of liquid crystal display |
| US7598929B2 (en) | 2003-10-14 | 2009-10-06 | Fujitsu Hitachi Plasma Display Limited | Plasma display apparatus |
| US7492343B2 (en) | 2003-12-11 | 2009-02-17 | Lg Display Co., Ltd. | Liquid crystal display device |
| JP2005215138A (en) * | 2004-01-28 | 2005-08-11 | Fujitsu Hitachi Plasma Display Ltd | Plasma display apparatus |
| JP4603801B2 (en) * | 2004-01-28 | 2010-12-22 | 日立プラズマディスプレイ株式会社 | Plasma display device |
| JP2006330550A (en) * | 2005-05-30 | 2006-12-07 | Sharp Corp | Liquid crystal display device |
| JP2009216997A (en) * | 2008-03-11 | 2009-09-24 | Hitachi Displays Ltd | Liquid crystal display device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3044627B2 (en) | 2000-05-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4822142A (en) | Planar display device | |
| US7859524B2 (en) | Liquid crystal display and driving device thereof | |
| US5604511A (en) | Active matrix liquid crystal display apparatus | |
| KR20040048519A (en) | Data driving apparatus and method for liquid crystal display | |
| KR20040049348A (en) | Data driving apparatus and method for liquid crystal display | |
| JP2003208135A (en) | Data driving device and its method for liquid crystal display device | |
| JP2003177722A (en) | Display device | |
| JP2005338421A (en) | Liquid crystal display driving device and liquid crystal display system | |
| JP2004325716A (en) | Driving circuit for displaying color image and display device provided with the driving circuit | |
| JPH08248385A (en) | Active matrix type liquid crystal display and its driving method | |
| JP2007072440A (en) | Driving circuit of liquid crystal display device and method for driving the same | |
| KR19980021332A (en) | LCD panel drive circuit | |
| JP2000181414A (en) | Display driving device | |
| JPH04168417A (en) | Driving circuit of liquid crystal panel | |
| JP2002323877A (en) | Liquid crystal display device | |
| US6307531B1 (en) | Liquid crystal display having driving integrated circuits in a single bank | |
| US8094116B2 (en) | Serial-parallel conversion circuit, display employing it, and its drive circuit | |
| US8305328B2 (en) | Multimode source driver and display device having the same | |
| US20080122811A1 (en) | Driver Monolithic Liquid Crystal Panel Driver Circuit And Liquid Crystal Display Having Same | |
| JPH0916132A (en) | Liquid crystal driving device | |
| US6628262B2 (en) | Active matrix display apparatus capable of displaying data efficiently | |
| JPH04170515A (en) | Drive circuit for liquid crystal panel | |
| JP2003131625A (en) | Driving device for display device and module of the display device using the same driving device | |
| JPH0756543A (en) | Driving circuit for liquid crystal display device | |
| EP1640963A1 (en) | Flat display unit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |