JPH0416815B2 - - Google Patents

Info

Publication number
JPH0416815B2
JPH0416815B2 JP60023048A JP2304885A JPH0416815B2 JP H0416815 B2 JPH0416815 B2 JP H0416815B2 JP 60023048 A JP60023048 A JP 60023048A JP 2304885 A JP2304885 A JP 2304885A JP H0416815 B2 JPH0416815 B2 JP H0416815B2
Authority
JP
Japan
Prior art keywords
transmission
data
program
channel
communication
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP60023048A
Other languages
Japanese (ja)
Other versions
JPS61183762A (en
Inventor
Hideko Sakamoto
Toshinori Ono
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP60023048A priority Critical patent/JPS61183762A/en
Publication of JPS61183762A publication Critical patent/JPS61183762A/en
Publication of JPH0416815B2 publication Critical patent/JPH0416815B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10Program control for peripheral devices
    • G06F13/12Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
    • G06F13/122Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware performs an I/O function other than control of data transfer

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Multi Processors (AREA)
  • Computer And Data Communications (AREA)
  • Communication Control (AREA)

Description

【発明の詳細な説明】 〔概要〕 データ処理システム相互間が結合され、通信制
御プログラムが送信データを準備したときに、通
信装置が複数個の送信データをまとめて伝送する
よう構成されるシステム間通信方式において、
個々のデータの送信完了に対応してチヤネルがプ
ログラム制御割込み(PCi割込み)によつて当該
完了を通知するか否かをチヤネル・プログラム上
で指示できるよう構成し、これに便乗する形で、
送信既完了の複数個のデータについて送信完了を
通信制御プログラムに通知するようにし、通信制
御プログラムに対するPCi割込み回数を減少でき
るようにしたことが開示される。
[Detailed Description of the Invention] [Summary] An intersystem system in which data processing systems are connected to each other and when a communication control program prepares transmission data, a communication device transmits a plurality of pieces of transmission data at once. In the communication method,
In response to the completion of transmission of individual data, the channel program is configured to instruct whether or not to notify the completion by a program control interrupt (PCi interrupt), and by taking advantage of this,
It is disclosed that the communication control program is notified of the completion of transmission for a plurality of pieces of data that have already been transmitted, thereby making it possible to reduce the number of PCi interruptions to the communication control program.

〔産業上の利用分野〕[Industrial application field]

本発明は、システム間通信方式、特に、複数の
データ処理システム間で、複数個分の送信データ
をまとめて順次送信するようにしたシステム間通
信方式において、チヤネルが通信制御プログラム
に対して行なうPCi割込みの回数を減少できるよ
うにしたシステム間通信方式に関する。
The present invention provides an intersystem communication method, particularly an intersystem communication method in which a plurality of pieces of transmission data are sequentially transmitted between a plurality of data processing systems. This invention relates to an intersystem communication method that can reduce the number of interrupts.

〔従来の技術〕[Conventional technology]

出願人は、先に特願昭58−226316号(システム
間通信方式)として、システム間通信方式に関す
る特許出願を行なつている。この出願は、第3図
ないし第6図を参照して従来の技術として後述す
るが、通信制御プログラムが複数個分の送信デー
タを用意して当該複数個分の送信データをいわば
まとめて順次伝送できるようにし、通信制御プロ
グラムが送信依頼元プログラムに対して行なう入
出力割込みの回数を減少できるようにしている。
以下、本願発明の前提となるものであるので、当
該先の特許出願の全貌を述べておくことにする。
The applicant had previously filed a patent application regarding an inter-system communication method as Japanese Patent Application No. 1982-226316 (Inter-system Communication Method). This application will be described later as a conventional technique with reference to FIGS. 3 to 6, but a communication control program prepares a plurality of pieces of transmission data and sequentially transmits the plurality of pieces of transmission data, so to speak. This allows the communication control program to reduce the number of input/output interrupts made to the transmission request source program.
The entire details of the earlier patent application will be described below, as this is the premise of the present invention.

第3図は従来方式の構成図を示しており、本発
明の構成も全体的には特に通信装置の構成に関し
て実質上同一構成となつている。
FIG. 3 shows a configuration diagram of the conventional system, and the configuration of the present invention is substantially the same overall, especially with respect to the configuration of the communication device.

図中、1は中央処理装置(CPU)、2はチヤネ
ル装置(CH)、3は主記憶装置、4はキユーポ
インタ部、5はエンキユーポインタ、6はデキユ
ーポインタ、7は送信用通信装置、8はI/Oイ
ンタフエース部、9はキユーポインタ・チエツク
部、10は同期処理部、11はデータ転送部、1
2はデキユーポインタ管理部、13は通信制御
部、14は中央処理装置、15はチヤネル装置、
16は主記憶装置、17はキユーポインタ部、1
8はエンキユーポインタ、19はデキユーポイン
タ、20は受信用通信装置、21はI/Oインタ
フエース部、22はキユーポインタ・チエツク
部、23は同期処理部、24はデータ受信部、2
5はデキユーポインタ管理部、26は通信制御
部、27は通信線を表わす。
In the figure, 1 is a central processing unit (CPU), 2 is a channel device (CH), 3 is a main storage device, 4 is a queue pointer section, 5 is an enqueue pointer, 6 is a dequeue pointer, 7 is a transmission communication device, 8 is an I/O interface section, 9 is a queue pointer check section, 10 is a synchronization processing section, 11 is a data transfer section, 1
2 is a dequeue pointer management section, 13 is a communication control section, 14 is a central processing unit, 15 is a channel device,
16 is a main storage device, 17 is a queue pointer section, 1
8 is an enqueue pointer, 19 is a dequeue pointer, 20 is a reception communication device, 21 is an I/O interface section, 22 is a queue pointer check section, 23 is a synchronization processing section, 24 is a data reception section, 2
Reference numeral 5 represents a dequeue pointer management section, 26 a communication control section, and 27 a communication line.

中央処理装置1,14はそれぞれ主記憶装置
3,16上に用意された命令をフエツチして実行
し、データを処理する装置である。チヤネル装置
2は、中央処理装置1や主記憶装置3と送信用通
信装置7との間の情報転送を制御する装置であ
る。チヤネル装置15は、中央処理装置14や主
記憶装置16と受信用通信装置20との間の情報
伝送を制御する装置である。
The central processing units 1 and 14 are devices that fetch and execute instructions prepared in the main memories 3 and 16, respectively, and process data. The channel device 2 is a device that controls information transfer between the central processing unit 1 or the main storage device 3 and the transmission communication device 7. The channel device 15 is a device that controls information transmission between the central processing unit 14 or main storage device 16 and the reception communication device 20.

主記憶装置3には、エンキユーポインタ
(ENQP)5とデキユーポインタ(DEQP)6と
からなるキユーポインタ部4が、システム間通信
のデータ転送のために設けられる。エンキユーポ
インタ5は、送信用通信装置7へ、データ転送の
処理依頼のために、中央処理装置1が送信バツフ
アの準備が完了したことを通知する情報エリアで
あつて、例えば初期値「0」のカウンタとして扱
われるものである。デキユーポインタ6は、送信
用通信装置7が1単位のデータ送信が完了したと
きに更新する情報エリアであつて、例えば初期値
「0」のカウンタとして扱われるものである。エ
ンキユーポインタ5およびデキユーポインタ6の
内容は、それぞれ処理依頼識別子および処理済識
別子を表わしていると考えてよい。
A queue pointer section 4 consisting of an enqueue pointer (ENQP) 5 and a dequeue pointer (DEQP) 6 is provided in the main storage device 3 for data transfer in intersystem communication. The enqueue pointer 5 is an information area that notifies the sending communication device 7 that the central processing unit 1 has completed preparation of the sending buffer in order to request data transfer processing, and has an initial value of 0, for example. It is treated as a counter. The dequeue pointer 6 is an information area that is updated when the transmission communication device 7 completes the transmission of one unit of data, and is treated as a counter with an initial value of "0", for example. The contents of the enqueue pointer 5 and the dequeue pointer 6 may be considered to represent a processing request identifier and a processed identifier, respectively.

同様に、主記憶装置16には、システム間通信
のデータ受信のために、エンキユーポインタ18
とデキユーポインタ19とからなるキユーポイン
タ部17が設けられる。エンキユーポインタ18
は、中央処理装置14が、データ受信の処理依頼
のために、受信用通信装置20へ、受信バツフア
の準備が完了したことを通知する情報エリアであ
つて、例えば初期値「0」のカウンタとして扱わ
れるものである。デキユーポインタ19は、受信
用通信装置20が1単位のデータ受信が完了した
ときに更新する情報エリアであつて、例えば初期
値「0」のカウンタとして扱われるものである。
エンキユーポインタ18およびデキユーポインタ
19は、送信の場合と同様、それぞれ処理依頼識
別子および処理済識別子を表わしていると考えて
よい。
Similarly, the main memory 16 includes an enqueue pointer 18 for receiving data for intersystem communication.
A queue pointer section 17 consisting of a queue pointer 19 and a queue pointer 19 is provided. enqueue pointer 18
is an information area in which the central processing unit 14 notifies the reception communication device 20 that the preparation of the reception buffer is completed in order to request processing for data reception. It is something that is treated. The dequeue pointer 19 is an information area that is updated when the reception communication device 20 completes reception of one unit of data, and is treated as a counter with an initial value of "0", for example.
The enqueue pointer 18 and the dequeue pointer 19 can be considered to represent a processing request identifier and a processed identifier, respectively, as in the case of transmission.

送信用通信装置7は、システム間通信における
データを転送する周辺装置である。I/Oインタ
フエース部8は、チヤネル装置2とのコマンドや
データの送受信を行なうインタフエース回路であ
る。キユーポインタ・チエツク部9は、エンキユ
ーポインタ5の内容とデキユーポインタ6の内容
とが異なつたときに、送信バツフアの準備完了を
認識するものである。同期処理部10は、データ
転送に先立ち、受信側のシステムが受信準備完了
であるかどうかを確認し、受信側との同期をとる
ものである。データ転送部11は、受信側との同
期がとれたときに、通信制御部13の機能によ
り、データを転送するものである。デキユーポイ
ンタ管理部12は、1要求単位のデータ転送が終
了したときに、デキユーポインタ6をカウントア
ツプするものである。通信制御部13は、通信線
27を介して、他のシステムとの通信を制御する
ものである。通信線27は、直接的なバスライン
のようなものでもよく、またもつと一般的な通信
回線でもよい。
The transmission communication device 7 is a peripheral device that transfers data in intersystem communication. The I/O interface unit 8 is an interface circuit that sends and receives commands and data to and from the channel device 2. The queue pointer check section 9 recognizes that the transmission buffer is ready when the contents of the enqueue pointer 5 and the contents of the dequeue pointer 6 differ. Prior to data transfer, the synchronization processing unit 10 checks whether the receiving side system is ready for reception and synchronizes with the receiving side. The data transfer unit 11 transfers data using the function of the communication control unit 13 when synchronization with the receiving side is established. The dequeue pointer management section 12 counts up the dequeue pointer 6 when data transfer in units of one request is completed. The communication control unit 13 controls communication with other systems via the communication line 27. The communication line 27 may be a direct bus line or even a general communication line.

受信用通信装置20は、システム間通信におけ
るデータを受信する周辺装置である。I/Oイン
タフエース部21は、チヤネル装置15とのコマ
ンドやデータの送受信を行なうインタフエース回
路である。キユーポインタ・チエツク部22は、
エンキユータポインタ18の内容と、デキユーポ
インタ19の内容とが異なつたときに、受信バツ
フアの準備完了を認識するものである。同期処理
部23は、データ受信に先立ち、送信側のシステ
ムが送信準備完了であるかどうかを確認し、送信
側との同期をとるものである。データ受信部24
は、送信側との同期がとれたときに、通信制御部
26の機能により、データを受信するものであ
る。デキユーポインタ管理部25は、1要求単位
のデータ受信が終了したときに、デキユーポイン
タ19をカウントアツプするものである。通信制
御部26は、通信線27を介して、他のシステム
との通信を制御するものである。
The reception communication device 20 is a peripheral device that receives data in intersystem communication. The I/O interface unit 21 is an interface circuit that sends and receives commands and data to and from the channel device 15. The queue pointer check section 22 is
When the contents of the enqueue pointer 18 and the contents of the dequeue pointer 19 differ, it is recognized that the reception buffer is ready. Prior to data reception, the synchronization processing unit 23 checks whether the sending system is ready for transmission and synchronizes with the sending side. Data receiving section 24
The data is received by the function of the communication control unit 26 when synchronization with the sending side is established. The dequeue pointer management section 25 counts up the dequeue pointer 19 when data reception for one request unit is completed. The communication control unit 26 controls communication with other systems via the communication line 27.

送信用通信装置7および受信用通信装置20を
起動するために、例えば、第4図図示の如きチヤ
ネルコマンドが用意される。SQコマンドC1は、
通信装置がチヤネル装置からキユーポインタ部の
情報を転送してもらい、エンキユーポインタ
(ENQP)とデキユーポインタ(DEQP)とをチ
エツクすることを指示するコマンドである。通信
装置は、ENQP=DEQPであれば、続くTICコマ
ンドを実行するようにチヤネル装置に応答する。
ENQP=DEQPでなければ、TICコマンドの次の
コマンドを実行するようにチヤネル装置に応答す
る。TICコマンドC2は、次に実行すべきチヤネ
ルコマンド語(COW)のアドレスを指定するコ
マンドである。WコマンドC3は、データを送信
するコマンドである。RDQコマンドC4は、通
信装置が内部で管理しているデキユーポインタ情
報を+1して、その内容をチヤネル装置に転送
し、主記憶装置上のDEQPを更新するコマンドで
ある。WDコマンドC5は、送信側からのデータ
転送指示との同期をとるコマンドである。Rコマ
ンドC6はデータを受信するコマンドである。
In order to start the transmitting communication device 7 and the receiving communication device 20, for example, a channel command as shown in FIG. 4 is prepared. SQ command C1 is
This command instructs the communication device to transfer information in the queue pointer section from the channel device and check the enqueue pointer (ENQP) and dequeue pointer (DEQP). The communication device responds to the channel device to execute the following TIC command if ENQP=DEQP.
If ENQP=DEQP, it responds to the channel device to execute the command following the TIC command. The TIC command C2 is a command that specifies the address of the channel command word (COW) to be executed next. W command C3 is a command for transmitting data. The RDQ command C4 is a command that increments the dequeue pointer information internally managed by the communication device by 1, transfers the contents to the channel device, and updates the DEQP on the main storage device. The WD command C5 is a command for synchronizing with data transfer instructions from the transmitting side. R command C6 is a command for receiving data.

上記コマンドにより、例えば第5図図示の如
く、送信側においては、チヤネルプログラムCP
1,CP2、エンキユーポインタ5およびデキユ
ーポインタ6を用意し、受信側には、チヤネルプ
ログラムCP3,CP4、エンキユーポインタ18
およびデキユーポインタ19を用意することによ
つてCPUオーバヘツドの極めて少ないシステム
間通信を実現することができる。
By the above command, the channel program CP is executed on the transmitting side, as shown in FIG.
1, CP2, enqueue pointer 5 and dequeue pointer 6 are prepared, and on the receiving side, channel programs CP3, CP4, enqueue pointer 18 are prepared.
By preparing the dequeue pointer 19, it is possible to realize inter-system communication with extremely low CPU overhead.

送信側の中央処理装置1は、第5図図示の如き
チヤネルプログラムCP1,CP2を指定して、
START I/O命令を発行する。このI/Oの
起動は、何個分のデータ転送を行なう場合であつ
ても1回だけでよい。そして、次のように処理す
る。
The central processing unit 1 on the sending side specifies channel programs CP1 and CP2 as shown in FIG.
Issue a START I/O command. This I/O only needs to be activated once no matter how many pieces of data are to be transferred. Then, process as follows.

最初のデータを送信するために、チヤネルプ
ログラムCP1のWコマンドに、送信バツフア
のアドレスとカウントを設定後、ENQP5の値
を+1する。
In order to transmit the first data, the address and count of the transmission buffer are set in the W command of the channel program CP1, and then the value of ENQP5 is incremented by 1.

次のデータを送信するために、チヤネルプロ
グラムCP2のWコマンドに、送信バツフアの
アドレスとカウントを設定後、ENQP5の値を
+1する。
In order to transmit the next data, the address and count of the transmission buffer are set in the W command of the channel program CP2, and then the value of ENQP5 is incremented by 1.

一方、受信側の中央処理装置14は、第5図図
示の如きチヤネルプログラムCP3,CP4を指定
して、予めSTART I/O命令を発行する。こ
のI/Oの起動も、1回だけでよい。そして、次
のように処理する。
On the other hand, the central processing unit 14 on the receiving side specifies channel programs CP3 and CP4 as shown in FIG. 5 and issues a START I/O command in advance. This I/O only needs to be started once. Then, process as follows.

最初のデータを受信するために、チヤネルプ
ログラムCP3のRコマンドに、受信バツフア
のアドレスとカウントを設定後、ENQP18を
+1とする。
To receive the first data, after setting the receive buffer address and count in the R command of the channel program CP3, ENQP18 is set to +1.

次のデータを受信するために、チヤネルプロ
グラムCP4のRコマンドに、受信バツフアの
アドレスとカウントを設定後、ENQP18を+
1とする。
To receive the next data, set the receive buffer address and count in the R command of channel program CP4, and then press ENQP18.
Set to 1.

上記両方のチヤネルプログラムCP1,CP2お
よびCP3,CP4は、勿論2つのプログラムに限
られるものではないが、それぞれループしている
ため、I/Oは完了しない。そのため、データ転
送の完了は、それぞれの中央処理装置1,14が
DEQP6,19を各々チエツクして認識する。各
データ転送が完了したチヤネルプログラムは、次
のデータ転送に使用できる。これにより、送信
側、受信側の双方で、入出力割込み生じさせるこ
となく、システム間通信のデータ転送を実現する
ことができる。
Both of the above channel programs CP1, CP2 and CP3, CP4 are not limited to two programs, of course, but because they each loop, I/O is not completed. Therefore, data transfer is completed by each central processing unit 1, 14.
Check and recognize DEQP6 and 19 respectively. The channel program that completes each data transfer can be used for the next data transfer. Thereby, data transfer for intersystem communication can be realized on both the transmitting side and the receiving side without causing an input/output interrupt.

第6図は、送信用通信装置7および受信用通信
装置20の処理動作を示している。送信用通信装
置7は、START I/O命令により起動がかけ
られると、第6図図示の如く、まずENQPと
DEQPとが等しいかどうかを定期的に判定する。
ENQPとDEQPとが等しくない場合には、送信バ
ツフアの準備ができていることになるので、次の
処理に移る。次の処理では、受信側との同期をと
るために、まず、受信側の準備が完了しているか
どうかを判定する。準備が完了していない場合に
は、送信側準備完了の通知を行ない、受信側の準
備完了を待つ。これらの同期処理は従来と同様で
あると考えてよい。同期がとれたならば、データ
転送開始の通知を行ない、データを送信する。デ
ータの送信が完了したならば、DEQPに1を加算
し、次のデータ送信の処理に移る。
FIG. 6 shows the processing operations of the transmitting communication device 7 and the receiving communication device 20. When the transmitting communication device 7 is activated by the START I/O command, it first transmits ENQP as shown in FIG.
Periodically determine whether DEQP and DEQP are equal.
If ENQP and DEQP are not equal, it means that the transmission buffer is ready, and the process moves to the next step. In the next process, in order to synchronize with the receiving side, it is first determined whether the receiving side is ready. If the preparations are not completed, the sending side is notified that the preparations are complete, and the receiving side waits for the preparations to be completed. These synchronization processes can be considered to be the same as conventional ones. Once synchronization is achieved, a notification to start data transfer is given and the data is sent. When the data transmission is completed, 1 is added to DEQP and the process moves to the next data transmission.

受信用通信装置20は、START I/O命令
により起動がかけられると、第6図図示の如く、
まずENQPとDEQPとが等しいかどうかを定期的
に判定する。受信側の中央処理装置14が、受信
バツフアの準備をすると、ENQPを+1するの
で、ENQPとDEQPとが等しくなくなり、次の処
理に移る。次の処理では、送信側との同期をとる
ために、まず、送信側の準備が完了しているかど
うか判定する。準備が完了していれば、受信側準
備完了の通知を行なう。準備が未完了であれば、
受信側準備完了の通知を行なつた後に、送信側か
らの準備完了通知を待つ。送信側との同期がとれ
たところで、データ転送の通知を待ち、データを
受信する。データの受信が完了したならば、
DEQPに1を加算し、次のデータ受信の処理に移
る。
When the reception communication device 20 is activated by the START I/O command, as shown in FIG.
First, it is periodically determined whether ENQP and DEQP are equal. When the central processing unit 14 on the reception side prepares the reception buffer, it increments ENQP by 1, so that ENQP and DEQP are no longer equal, and the process moves on to the next process. In the next process, in order to synchronize with the sending side, it is first determined whether the sending side is ready. If the preparation is complete, the receiving side is notified that the preparation is complete. If the preparations are not complete,
After notifying the receiving side that preparation is complete, wait for a notification of preparation completion from the transmitting side. Once synchronized with the sending side, it waits for a data transfer notification and receives the data. Once the data reception is complete,
Add 1 to DEQP and move on to the next data reception process.

ENQP5,18およびDEQP6,19はオーバ
フローが生じると0に戻るようにする。中央処理
装置1,14は、これらのポインタによつて、通
信バツフアを管理することができる。すなわち、
例えばENQPの総カウント数分のエントリを有す
るバツフア・エリアのアドレス管理テーブルを設
け、ENQPまたはDEQPの値を、アドレス管理テ
ーブルに登録された通信バツフア・アドレスへの
インデツクスとして使用することができる。
ENQP5, 18 and DEQP6, 19 are set to return to 0 when an overflow occurs. The central processing units 1 and 14 can manage communication buffers using these pointers. That is,
For example, it is possible to provide a buffer area address management table having entries for the total number of ENQP counts, and use the value of ENQP or DEQP as an index to the communication buffer address registered in the address management table.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

出願人は、先に第3図ないし第6図を参照して
説明した如き、システム間通信方式を提案し、こ
れによつてI/O起動時の処理およびI/O割込
み時の処理などにおける中央処理装置1において
のオーバヘツドを大幅に削減することを可能にし
た。
The applicant has proposed an inter-system communication method as previously explained with reference to FIGS. 3 to 6, and this enables processing at I/O startup and I/O interrupt processing, etc. This makes it possible to significantly reduce the overhead in the central processing unit 1.

しかし、上記中央処理装置1におけるプログラ
ム構成を考えると、いわば上記の送信依頼を行な
う送信依頼元プログラムと、実際の送信処理を制
御する通信制御プログラムとが存在しており、上
記I/O割込み時の処理は当該通信制御プログラ
ムが上記送信依頼元プログラムに対して通信完了
を通知する処理に対応しているものであつた。そ
して上記第3図図示の送信用通信装置7が複数個
分まとめて伝送する上記個々の送信データについ
て当該データを送信し終る毎に、チヤネル2側か
ら上記通信制御プログラムに対しては、プログラ
ム制御割込み(PCi割込み)によつて、夫々通知
が行なわれていたものであつた。
However, considering the program configuration in the central processing unit 1, there is a transmission request source program that makes the above transmission request, and a communication control program that controls the actual transmission processing, and when the above I/O interrupt occurs, The process corresponds to the process in which the communication control program notifies the transmission requesting program of the completion of communication. Each time the transmitting communication device 7 shown in FIG. Notifications were made using interrupts (PCi interrupts).

本発明は、この点を解決することを目的として
おり、上記第5図に示すチヤネルプログラムCP
1やCP2毎に夫々上記PCi割込みを行なう必要
があるか否かを指示するようにして、上記の点を
解決しようとしている。
The present invention aims to solve this problem, and uses the channel program CP shown in FIG.
The above-mentioned problem is attempted to be solved by instructing whether or not it is necessary to perform the above-mentioned PCi interrupt for each PCi interrupt.

〔問題点を解決するための手段〕[Means for solving problems]

第1図は本発明の原理ブロツク図を示す。 FIG. 1 shows a block diagram of the principle of the present invention.

図中の符号1,2,3,4,5,6,7,27
は第3図に対応しており、通信線27の他端には
第3図に示すと同様に相手方のシステムが存在す
るものと考えてよい。また符号28は通信装置、
29はメモリ上の領域、30は送信データを管理
するキユーの先頭部、31−1,31−2,…は
夫々送信バツフア部、32−1,32−2,…は
夫々チヤネル・プログラムであつて第5図図示の
チヤネル・プログラムCP1やCP2に対応するも
のを表わしている。また更に33は送信依頼元プ
ログラム、34は通信制御プログラムを表わして
いる。
Codes 1, 2, 3, 4, 5, 6, 7, 27 in the diagram
corresponds to FIG. 3, and it can be considered that the other party's system exists at the other end of the communication line 27, similar to that shown in FIG. In addition, numeral 28 is a communication device,
29 is an area on the memory, 30 is the head of a queue for managing transmission data, 31-1, 31-2, . . . are transmission buffer sections, and 32-1, 32-2, . . . are channel programs, respectively. This corresponds to channel programs CP1 and CP2 shown in FIG. Furthermore, 33 represents a transmission request source program, and 34 represents a communication control program.

〔作用〕[Effect]

本発明の場合においても、第3図ないし第6図
を参照して説明したと同様に、キユー・ポインタ
部17の内容を考慮しつつ、チヤネル・プログラ
ム32−1,32−2,…にもとづいて(チヤネ
ル2側がチヤネル・プログラム32−1,32−
2,…を受取つてそれを実行する形で)、送信バ
ツフア部31−1,31−2,…に夫々用意され
ている送信データを複数個分まとめて1回分とし
て伝送を行ない、通信制御プログラム34が送信
依頼元プログラム33に対してI/O割込みによ
つて送信が完了した旨を通知するようにしてお
り、この点においては先に行なつた特許出願のそ
れと変わりはない。
In the case of the present invention, as described with reference to FIGS. 3 to 6, the contents of the queue pointer section 17 are taken into account, and based on the channel programs 32-1, 32-2, . . . (Channel 2 side is channel program 32-1, 32-
2,...), transmits multiple pieces of transmission data prepared in each of the transmission buffer sections 31-1, 31-2,... as one batch, and executes the communication control program. 34 notifies the transmission requesting program 33 that the transmission has been completed by means of an I/O interrupt, and in this respect there is no difference from the previously filed patent application.

しかし、本発明の場合には、次の構成をもつよ
うにされる。即ち、送信依頼元プログラム33か
ら送信バツフア部31−1,31−2,…上に送
信データを用意した上で、送信を依頼されたと
き、通信制御プログラム34は、当該送信依頼の
内容などを判断した結果により、チヤネル・プロ
グラム32−1,32−2,…上に、PCi割込み
指示を行なつたり行なわなかつたりする。第1図
図示チヤネル・プログラム32−1の場合には、
PCi割込み指示を行なつていない状態であり、チ
ヤネル・プログラム32−2の場合には、PCi割
込み指示を行なつている状態である。
However, the present invention has the following configuration. That is, when the transmission request source program 33 requests transmission after preparing transmission data on the transmission buffer units 31-1, 31-2, . . . , the communication control program 34 transmits the contents of the transmission request. Depending on the determined result, a PCi interrupt instruction is issued or not issued to the channel programs 32-1, 32-2, . . . . In the case of the channel program 32-1 shown in FIG.
This is a state in which a PCi interrupt instruction is not being issued, and in the case of the channel program 32-2, a PCi interrupt instruction is being issued.

図示の送信バツフア部31−iにおけるFLAG
のオン・オフは、()フラグ・オンの場合には
当該送信データの送信が完了したときに直ちに
PCi割込みによつて送信完了を通信制御プログラ
ム34に報告するタイプのデータであることを表
わし、()フラグ・オフの場合には直ちに送信
完了を通信制御プログラム34に報告しなくても
よく、何んらかの契機にもとづいて報告すればよ
いタイプのデータであることを表わしている。
FLAG in the illustrated transmission buffer section 31-i
If the () flag is on, the flag is turned on or off immediately when the transmission of the relevant transmission data is completed.
This indicates that the data is of a type that reports the completion of transmission to the communication control program 34 using a PCi interrupt, and if the () flag is off, it is not necessary to immediately report the completion of transmission to the communication control program 34. This indicates that this is the type of data that only needs to be reported based on certain opportunities.

また、送信バツフア部31−iにおける
LENQPは、通信制御プログラム34が送信依頼
を受けて当該送信バツフア部をエンキユーした結
果におけるエンキユー・ポインタ(ENQP)5の
内容が記述されるものを表わしている。
Further, in the transmission buffer section 31-i,
LENQP represents the contents of the enqueue pointer (ENQP) 5 as a result of the communication control program 34 receiving a transmission request and enqueuing the transmission buffer section.

第1図図示の場合には、最初、()エンキユ
ー・ポインタ(ENQP)の内容とデキユー・ポイ
ンタ(DEQP)の内容とが夫々初期値「0」であ
つたとして、送信依頼RQ1を受けたとき、チヤ
ネル・コマンド32−1に「PCi割込み指示な
し」を立てると共に、送信バツフア部31−1
に、 FLAG=OFF、LENQP=1 が立ち、かつエンキユー・ポインタ上で ENQP=1 が立てられた状態で、チヤネル2に送信を依頼
し、()また送信依頼RQ2を受けたとき、デ
キユー・ポインタ(DEQP)の内容が「0」のま
まであれば(即ち未だ上記依頼RQ1の送信が完
了していない状態にあれば)、 FLAG=ON、LENQP=2 が立てらてた送信バツフア部31−2が用意され
る。このとき、当該送信データに関して、PCi割
込みを行なうことが必要であることから、チヤネ
ル・プログラム32−2に「PCi割込み指示あ
り」を立てて、エンキユー・ポインタ上で ENQP=2 とされる。第1図においては、これらの状態が図
示されている。
In the case shown in Figure 1, it is assumed that the contents of the enqueue pointer (ENQP) and the dequeue pointer (DEQP) are each initial value "0", and when receiving the transmission request RQ1. , set "No PCi interrupt instruction" to the channel command 32-1, and set the transmission buffer section 31-1.
Then, with FLAG = OFF, LENQP = 1, and ENQP = 1 set on the enqueue pointer, a transmission request is made to channel 2, and () when the transmission request RQ2 is received, the dequeue pointer If the content of (DEQP) remains "0" (that is, if the transmission of the above request RQ1 has not yet been completed), the transmission buffer section 31- set by FLAG=ON and LENQP=2 2 will be prepared. At this time, since it is necessary to perform a PCi interrupt regarding the transmission data, "PCi interrupt instruction is present" is set in the channel program 32-2, and ENQP=2 is set on the enqueue pointer. These conditions are illustrated in FIG.

チヤネル2側においては、上記チヤネル・プロ
グラム32−1,32−2,…の各プログラムを
読取つて、送信バツフア31−1,31−2に対
応する送信データを送信するとき、次のようにす
る。即ち、チヤネル・プログラム32−1の如く
「PCi割込み指示なし」の場合には、送信バツフ
ア部31−1の内容を伝送したときに、通信制御
プログラム34に対して、PCi割込みを行なつて
当該データの送信の完了を報告しない。そして、
チヤネル・プログラム32−2の如く「PCi割込
み指示あり」の場合には、PCi割込みによつて、
()その時点において、送信が完了されており
かつ未だその旨の報告が行なわれていないデータ
があれば、その報告を行ない、()上記送信バ
ツフア部31−2におけるデータの送信完了を報
告する。
On the channel 2 side, when reading each of the channel programs 32-1, 32-2, . . . and transmitting the transmission data corresponding to the transmission buffers 31-1, 31-2, do the following. . That is, in the case of "no PCi interrupt instruction" as in the channel program 32-1, when the contents of the transmission buffer unit 31-1 are transmitted, a PCi interrupt is performed to the communication control program 34 and the corresponding Does not report completion of data transmission. and,
In the case of "PCi interrupt instruction provided" as in channel program 32-2, by PCi interrupt,
() At that point, if there is data that has been transmitted but has not yet been reported, it is reported, and () the completion of data transmission in the transmission buffer unit 31-2 is reported. .

なお、第2図に実施例フローチヤートを示す如
く、通信制御プログラム34が送信依頼元プログ
ラム33から新たにデータの送信依頼を受取つた
ときに、通信制御プログラム34が、それ以前に
送信完了がなされておりかつ未だその旨の報告が
行なわれていないデータをチエツクし、その旨を
認知するようにする機能を、更に附加することも
できる。
Note that, as shown in the flowchart of the embodiment in FIG. 2, when the communication control program 34 receives a new data transmission request from the transmission request source program 33, the communication control program 34 performs a process in which the transmission has been completed before then. It is also possible to further add a function to check for data that has been reported but has not yet been reported, and to recognize this fact.

〔実施例〕〔Example〕

第2図は、通信制御プログラムにおける本発明
に直接関連する部分の実施例フローチヤートを示
している。通信制御プログラムにおける図示フロ
ーチヤートは、大別して2つに分けられている。
即ち、 () 送信受付 (1) 送信依頼を受付けたとき、送信が完了して
いて未だ報告されていないデータがあるか否
かをチエツクする。このチエツクには、 LENQP<DEQP である送信要求があるか否かを調べればよい
(処理A)。当該条件を満しているものは、該
当するデータが送信完了であると認知する
(処理B)。
FIG. 2 shows an embodiment flowchart of a portion of the communication control program that is directly related to the present invention. The illustrated flowchart of the communication control program is roughly divided into two parts.
That is, () Transmission reception (1) When a transmission request is accepted, it is checked whether there is data that has been transmitted and has not yet been reported. This check can be performed by checking whether there is a transmission request with LENQP<DEQP (processing A). Those that satisfy the conditions recognize that the corresponding data has been transmitted (processing B).

(2) 次いで、送信依頼を受けた要求が、いわゆ
る上記「即時型」であるか否かを調べる(処
理C)。即時型であれば、第1図図示チヤネ
ル・プログラム32−2の如く、「PCi割込
み指示有り」を立てる(処理D)。
(2) Next, it is checked whether the request received is of the so-called "immediate type" (processing C). If it is an immediate type, as in the channel program 32-2 shown in FIG. 1, "PCi interrupt instruction present" is set (processing D).

(3) 次いで、送信バツフア部31−iのアドレ
スとカウンタとをWコマンドに表示し(処理
E)、エンキユー・ポインタ(ENQP)の更
新を行なう(処理F)。
(3) Next, the address and counter of the transmission buffer unit 31-i are displayed in the W command (processing E), and the enqueue pointer (ENQP) is updated (processing F).

勿論、この結果にもとづいて、チヤネル2
側が動作することとなる。
Of course, based on this result, channel 2
side will operate.

() PCi割込み (4) 通信制御プログラム34は、上述の如くチ
ヤネル2からPCi割込みを受けたとき、送信
が完了していて未だ報告されていないデータ
があるか否かをチエツクする(処理G)。
() PCi interrupt (4) When the communication control program 34 receives a PCi interrupt from channel 2 as described above, it checks whether there is data that has been transmitted and has not yet been reported (processing G). .

(5) そして、上述の如く、 LENQP<DEQP の条件を満しているものについては、送信が
完了しているものと認知する(処理H)。
(5) As described above, if the condition LENQP<DEQP is satisfied, the transmission is recognized as complete (processing H).

〔発明の効果〕〔Effect of the invention〕

以上説明した如く、本発明によれば、通信制御
プログラムに対するPCi割込みの回数をも減少す
ることが可能となる。
As explained above, according to the present invention, it is also possible to reduce the number of PCi interrupts to the communication control program.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の原理ブロツク図、第2図は通
信制御プログラム要部フローチヤート、第3図は
従来方式の構成図、第4図ないし第6図は従来方
式の説明図を示す。 図中、1は中央処理装置、2はチヤネル装置、
3は主記憶装置、4はキユー・ポインタ部、5は
エンキユー・ポインタ、6はデキユー・ポイン
タ、28は通信装置、31は送信バツフア部、3
2はチヤネル・プログラム、33は送信依頼元プ
ログラム、34は通信制御プログラムを表わす。
FIG. 1 is a block diagram of the principle of the present invention, FIG. 2 is a flowchart of the main part of a communication control program, FIG. 3 is a block diagram of a conventional system, and FIGS. 4 to 6 are explanatory diagrams of the conventional system. In the figure, 1 is a central processing unit, 2 is a channel device,
3 is a main storage device, 4 is a queue pointer unit, 5 is an enqueue pointer, 6 is a dequeue pointer, 28 is a communication device, 31 is a transmission buffer unit, 3
2 represents a channel program, 33 represents a transmission request source program, and 34 represents a communication control program.

Claims (1)

【特許請求の範囲】 1 各々独立したプロセツサ1,14と主記憶装
置3,16とチヤネル2,15と通信装置7,2
0とをそなえた少なくとも2つのデータ処理シス
テム間が、上記通信装置7,20間を結合するこ
とによつて結合されると共に、 送信依頼元プログラム33が通信制御プログラ
ム34に送信を依頼し、 上記主記憶装置3上の所定のエリアに送信バツ
フア31−1,31−2,…の準備を完了した
き、上記通信制御プログラム34からの指令によ
り、上記通信装置7が複数個の送信データを連続
してまとめて伝送するよう構成されるシステム間
通信方式において、 上記送信依頼元プログラム33からの送信依頼
に対応して上記通信制御プログラム34が上記チ
ヤネル2に受渡すチヤネル・プログラム32−
1,32−2,…上に、当該送信データの送信が
完了した時点においてチヤネル2が上記通信制御
プログラム34に対してプログラム制御割込みを
行なうか否かを指示するプログラム制御割込み指
示を、当該通信制御プログラム34が記述するよ
うに構成されてなり、 上記チヤネル2は、上記プログラム制御割込み
指示を検出したとき、当該指示のある送信データ
についての送信完了を、上記通信制御プログラム
34に対して通知すると共に、当該検出時点にお
いて送信が完了されていて当該送信完了を未だ通
知されていない送信データの有無に対応して当該
送信データがあれば、当該各送信データの送信完
了をあわせて通知するよう構成されることを特徴
とするシステム間通信方式。 2 各々独立したプロセツサ1,14と主記憶装
置3,16とチヤネル2,15と通信装置7,2
0とをそなえた少なくとも2つのデータ処理シス
テム間が、上記通信装置7,20間を結合するこ
とによつて結合されると共に、 送信依頼元プログラム33が通信制御プログラ
ム34に送信を依頼し、 上記主記憶装置3上の所定のエリアに送信バツ
フア31−1,31−2,…の準備を完了したと
き、上記通信制御プログラム34からの指令によ
り、上記通信装置7が複数個の送信データを連続
してまとめて伝送するよう構成されるシステム間
通信方式において、 上記送信依頼元プログラム33からの送信依頼
に対応して上記通信制御プログラム34が上記チ
ヤネル2に受渡すチヤネル・プログラム32−
1,32−2,…上に、当該送信データの送信が
完了した時点においてチヤネル2が上記通信制御
プログラム34に対してプログラム制御割込みを
行なうか否かを指示するプログラム制御割込み指
示を、当該通信制御プログラム34が記述するよ
う構成されてなり、 上記チヤネル2は、上記プログラム制御割込み
指示を検出したとき、当該指示のある送信データ
についての送信完了を、上記通信制御プログラム
34に対して通知すると共に、当該検出時点にお
いて送信が完了されていて当該送信完了を未だ通
知されていない送信データの有無に対応して送信
データがあれば、当該各送信データの送信完了を
あわせて通知するよう構成され、 かつ上記通信制御プログラム34は、新たなデ
ータ送信を行なうよう上記送信依頼元プログラム
33から指示を受けたとき、当該時点において送
信が完了されていて当該送信完了を未だ通知され
ていない送信の有無に対応して当該送信データが
あれば、当該各送信データの送信完了をチエツク
するよう構成されることを特徴とするシステム間
通信方式。
[Claims] 1. Respectively independent processors 1, 14, main storage devices 3, 16, channels 2, 15, and communication devices 7, 2
At least two data processing systems equipped with When the preparation of the transmission buffers 31-1, 31-2, . In an inter-system communication method configured to transmit data and data all at once, a channel program 32- is transferred by the communication control program 34 to the channel 2 in response to a transmission request from the transmission request source program 33.
1, 32-2, ..., a program control interrupt instruction indicating whether or not channel 2 should issue a program control interrupt to the communication control program 34 at the time when the transmission of the transmission data is completed. The channel 2 is configured as described by the control program 34, and when the channel 2 detects the program control interrupt instruction, it notifies the communication control program 34 of the completion of transmission of the transmission data with the instruction. In addition, if there is transmission data that has been completed at the time of detection but has not yet been notified of the completion of transmission, it is also configured to notify the completion of transmission of each transmission data. An inter-system communication method characterized by: 2 Independent processors 1, 14, main storage devices 3, 16, channels 2, 15, and communication devices 7, 2
At least two data processing systems equipped with When the preparation of the transmission buffers 31-1, 31-2, . In an inter-system communication method configured to transmit data and data all at once, a channel program 32- is transferred by the communication control program 34 to the channel 2 in response to a transmission request from the transmission request source program 33.
1, 32-2, ..., a program control interrupt instruction indicating whether or not channel 2 should issue a program control interrupt to the communication control program 34 at the time when the transmission of the transmission data is completed. When the channel 2 detects the program control interrupt instruction, the channel 2 notifies the communication control program 34 of the completion of transmission of the transmission data with the instruction. , if there is transmission data corresponding to the presence or absence of transmission data for which transmission has been completed at the time of detection and the transmission completion has not yet been notified, the transmission completion of each transmission data is also notified; When the communication control program 34 receives an instruction from the transmission request source program 33 to perform new data transmission, the communication control program 34 determines whether or not there is any transmission that has been completed at that time and for which the completion of the transmission has not yet been notified. An inter-system communication method, characterized in that, if there is corresponding transmission data, it is configured to check the completion of transmission of each transmission data.
JP60023048A 1985-02-08 1985-02-08 Inter-system communication system Granted JPS61183762A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60023048A JPS61183762A (en) 1985-02-08 1985-02-08 Inter-system communication system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60023048A JPS61183762A (en) 1985-02-08 1985-02-08 Inter-system communication system

Publications (2)

Publication Number Publication Date
JPS61183762A JPS61183762A (en) 1986-08-16
JPH0416815B2 true JPH0416815B2 (en) 1992-03-25

Family

ID=12099563

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60023048A Granted JPS61183762A (en) 1985-02-08 1985-02-08 Inter-system communication system

Country Status (1)

Country Link
JP (1) JPS61183762A (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2512848B2 (en) * 1990-09-28 1996-07-03 富士通株式会社 Message control method for data communication system
DE69129841T2 (en) * 1990-09-28 1998-12-03 Fujitsu Ltd MESSAGE CONTROL SYSTEM IN A DATA COMMUNICATION SYSTEM

Also Published As

Publication number Publication date
JPS61183762A (en) 1986-08-16

Similar Documents

Publication Publication Date Title
EP1461710B1 (en) Low-overhead processor interfacing
US5444860A (en) Translator system for message transfers between digital units operating on different message protocols and different clock rates
JP3639319B2 (en) Parallel computer system, data transfer control method, and transmission / reception control device
JPH0416815B2 (en)
EP1936514A1 (en) Operation processing device
JPS6240751B2 (en)
JPS60118960A (en) Inter-system communication system
JPS62126457A (en) Distributed data processing system
JPS61251252A (en) Processing method for data transfer
JPS60183659A (en) Information transfer control system
JP2504062B2 (en) Intermediary device for general-purpose bus connection of programmable controller
JPS6219959A (en) Synchronous processing system for file transfer
JPH0582617B2 (en)
JPS61264829A (en) Control system for interruption of network controller
JPH0816892B2 (en) Computer interface
JPS6252656A (en) Data transfer system
JPH01292559A (en) Message processing system and data transfer system for parallel computers
JPS61139868A (en) Broadcast bus control system
JPH0658655B2 (en) Serial I / O method
JPS638506B2 (en)
JPH0215747A (en) Function dispersed communication processor
JPH0766356B2 (en) Channel device
JPS62108347A (en) Data transfer control system
JPS60158750A (en) High-speed communication system
JPH04162106A (en) Remote input/output system for programmable controller