JPH04167569A - 化合物半導体発光素子の保護膜形成方法及び保護膜付化合物半導体発光素子 - Google Patents
化合物半導体発光素子の保護膜形成方法及び保護膜付化合物半導体発光素子Info
- Publication number
- JPH04167569A JPH04167569A JP2294883A JP29488390A JPH04167569A JP H04167569 A JPH04167569 A JP H04167569A JP 2294883 A JP2294883 A JP 2294883A JP 29488390 A JP29488390 A JP 29488390A JP H04167569 A JPH04167569 A JP H04167569A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- protective film
- light emitting
- compound semiconductor
- emitting diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000001681 protective effect Effects 0.000 title claims abstract description 52
- 239000004065 semiconductor Substances 0.000 title claims abstract description 29
- 238000000034 method Methods 0.000 title claims abstract description 28
- 150000001875 compounds Chemical class 0.000 title claims description 15
- 230000002093 peripheral effect Effects 0.000 claims description 3
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 abstract description 9
- 230000006866 deterioration Effects 0.000 abstract description 9
- 238000000206 photolithography Methods 0.000 abstract description 9
- 238000005268 plasma chemical vapour deposition Methods 0.000 abstract description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 5
- 238000005979 thermal decomposition reaction Methods 0.000 abstract description 4
- 230000015572 biosynthetic process Effects 0.000 abstract description 3
- 238000003486 chemical etching Methods 0.000 abstract description 3
- 229910001020 Au alloy Inorganic materials 0.000 abstract description 2
- 229910052681 coesite Inorganic materials 0.000 abstract description 2
- 229910052906 cristobalite Inorganic materials 0.000 abstract description 2
- 230000003647 oxidation Effects 0.000 abstract description 2
- 238000007254 oxidation reaction Methods 0.000 abstract description 2
- 239000000377 silicon dioxide Substances 0.000 abstract description 2
- 235000012239 silicon dioxide Nutrition 0.000 abstract description 2
- 229910052682 stishovite Inorganic materials 0.000 abstract description 2
- 229910052905 tridymite Inorganic materials 0.000 abstract description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 14
- 238000005253 cladding Methods 0.000 description 12
- 229910004205 SiNX Inorganic materials 0.000 description 10
- 239000000758 substrate Substances 0.000 description 9
- 238000005530 etching Methods 0.000 description 8
- 229910045601 alloy Inorganic materials 0.000 description 6
- 239000000956 alloy Substances 0.000 description 6
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- 238000002955 isolation Methods 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 239000013078 crystal Substances 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000000605 extraction Methods 0.000 description 3
- 239000011347 resin Substances 0.000 description 3
- 229920005989 resin Polymers 0.000 description 3
- 238000007740 vapor deposition Methods 0.000 description 3
- 101150110330 CRAT gene Proteins 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 239000007791 liquid phase Substances 0.000 description 2
- 229910000927 Ge alloy Inorganic materials 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Landscapes
- Led Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は化合物半導体発光素子の保護膜形成方法及び保
護膜付化合物半導体発光素子に関するものである。
護膜付化合物半導体発光素子に関するものである。
従来■−ｖ属化合物半導体、例えばＡＩＧａＡＳからな
る高輝度発光用ＬＥＤとして、ホモ接合構造ＬＥＤに比
べてキャリアの注入効率が高く、高出力、高応答速度が
得られるシングルへテロ接合構造ＬＥＤあるいはタプル
へテロ接合構造ＬＥＤが用いられている。
る高輝度発光用ＬＥＤとして、ホモ接合構造ＬＥＤに比
べてキャリアの注入効率が高く、高出力、高応答速度が
得られるシングルへテロ接合構造ＬＥＤあるいはタプル
へテロ接合構造ＬＥＤが用いられている。
例えば、赤色発光高輝度ＬＥＤ用基板のエピタキシャル
成長の例を示すと、第７図に示すように、図示しないｐ
型ＧａＡｓ基板上にｐ型りラッド層１１として液相成長
等によりＺｎドープＡＩ！。７゜Ｇ ａ ｏ、 ｘｓＡ
Ｓ層を２００１ｔｍ形成した後、ｐ型アクティブ層１
２としてＺｎドープＡｌｏ、 ｘｓＧ ａ ６ａｓＡｓ
層を１〜３μｍ形成し、次いでｎ型クラッド層１３とし
てＴｅドープＡ ｌ ６． ？ｌＧ ａ ｏ、 ｔｓＡ
Ｓ層を５０μｍ程度形成した後、ＧａＡｓ基板選択性
エッチャントを用いて光吸収ＧａＡｓ基板を除去し、裏
面電極ｌＯを形成するとともに、光取り出し側にオーミ
ック電極１４、ボンディングパッド電極１５を形成して
高輝度ＬＥＤチップを得ている。このようなヘテロ接合
構造ＬＥＤに特徴的なことは、光取り出し側にＡｌＡｓ
混晶比Ｘの大きいＡｆ、Ｇａ、−、Ａｓが用いられてい
る点であり、チップ表面の混晶比は０，７５と高い。こ
のようにＡｆＡｓ混晶比の大きいＡ Ｉ！ ｘ Ｇ ａ
＋ −ｘ ＡＳ層は極めて酸化されやすく、そのため
発光特性の劣化を招き、素子寿命を著しく短かくしてし
まうという問題があり、このことは樹脂封止した素子に
おいても同様であった。
成長の例を示すと、第７図に示すように、図示しないｐ
型ＧａＡｓ基板上にｐ型りラッド層１１として液相成長
等によりＺｎドープＡＩ！。７゜Ｇ ａ ｏ、 ｘｓＡ
Ｓ層を２００１ｔｍ形成した後、ｐ型アクティブ層１
２としてＺｎドープＡｌｏ、 ｘｓＧ ａ ６ａｓＡｓ
層を１〜３μｍ形成し、次いでｎ型クラッド層１３とし
てＴｅドープＡ ｌ ６． ？ｌＧ ａ ｏ、 ｔｓＡ
Ｓ層を５０μｍ程度形成した後、ＧａＡｓ基板選択性
エッチャントを用いて光吸収ＧａＡｓ基板を除去し、裏
面電極ｌＯを形成するとともに、光取り出し側にオーミ
ック電極１４、ボンディングパッド電極１５を形成して
高輝度ＬＥＤチップを得ている。このようなヘテロ接合
構造ＬＥＤに特徴的なことは、光取り出し側にＡｌＡｓ
混晶比Ｘの大きいＡｆ、Ｇａ、−、Ａｓが用いられてい
る点であり、チップ表面の混晶比は０，７５と高い。こ
のようにＡｆＡｓ混晶比の大きいＡ Ｉ！ ｘ Ｇ ａ
＋ −ｘ ＡＳ層は極めて酸化されやすく、そのため
発光特性の劣化を招き、素子寿命を著しく短かくしてし
まうという問題があり、このことは樹脂封止した素子に
おいても同様であった。
この対策として、従来、発光素子表面にＳｉＯ２もしく
はＳｉＮｘ膜等の保護膜を形成する方法が提案されてい
る。
はＳｉＮｘ膜等の保護膜を形成する方法が提案されてい
る。
このようなＡ ｊ’ ｗ Ｇ ａ ｌ−ｚ Ａ ｓ表面
の保護膜として形成される５ｉＯｚ膜、もしくはＳｉＮ
ｘは、一般に熱分解法もしくはプラズマＣＶＤ法により
形成されている。
の保護膜として形成される５ｉＯｚ膜、もしくはＳｉＮ
ｘは、一般に熱分解法もしくはプラズマＣＶＤ法により
形成されている。
次に、従来行われている保護膜および電極の形成につい
て説明すると、まずＡ ｊ’ ＊ Ｇ ａ ＋ −ｔ
Ａ ｓ表面に熱分解法もしくはプラズマＣＶＤ法により
５ｉｆｔあるいはＳ ｉＮｘからなる保護膜を形成する
。次いで、保護膜上に電極を形成するために、フォトリ
ソ法によりレジスト膜をパターン状に形成し、フッ酸等
を用いるウェットエツチング法、もしくはドライエツチ
ング法により電極部の保護膜を除去する。更に蒸着法も
しくはスバ・ツタ法によりＡｕ等の金属膜により電極を
形成し、フォトリソ法によりパターンの重ね合せを行っ
た後、電極部以外の金属をエツチング除去するようにし
ている。
て説明すると、まずＡ ｊ’ ＊ Ｇ ａ ＋ −ｔ
Ａ ｓ表面に熱分解法もしくはプラズマＣＶＤ法により
５ｉｆｔあるいはＳ ｉＮｘからなる保護膜を形成する
。次いで、保護膜上に電極を形成するために、フォトリ
ソ法によりレジスト膜をパターン状に形成し、フッ酸等
を用いるウェットエツチング法、もしくはドライエツチ
ング法により電極部の保護膜を除去する。更に蒸着法も
しくはスバ・ツタ法によりＡｕ等の金属膜により電極を
形成し、フォトリソ法によりパターンの重ね合せを行っ
た後、電極部以外の金属をエツチング除去するようにし
ている。
ところで、通常Ａ１．Ｇａｐ−、Ａｓエピタキシャル成
長表面には凹凸があり、またウェハには大きなそりがあ
るため、フォトリソ工程の際のマスク合せ精度の再現性
に問題を生じやすく、パターンの重ね合せにズレが生し
、第８図に示すように、電極部１４．１５と保護膜１６
の間に隙間１７を生してしまうという問題かあった。こ
のような隙間１７があると、その部分よりＡ ｌ ｗ
Ｇ ａ ＋−ＡＳか酸化されて素子特性を劣化させてし
まい、保護膜の効果が失われてしまうという問題かあっ
た。
長表面には凹凸があり、またウェハには大きなそりがあ
るため、フォトリソ工程の際のマスク合せ精度の再現性
に問題を生じやすく、パターンの重ね合せにズレが生し
、第８図に示すように、電極部１４．１５と保護膜１６
の間に隙間１７を生してしまうという問題かあった。こ
のような隙間１７があると、その部分よりＡ ｌ ｗ
Ｇ ａ ＋−ＡＳか酸化されて素子特性を劣化させてし
まい、保護膜の効果が失われてしまうという問題かあっ
た。
また、この素子特性の劣化はＡ ｌ 、 Ｇ ａ ｌ−
ｒ Ａ Ｓ（Ｘ≧０．４）の混合比を含むＬＥＤにおい
て特に顕著であった。
ｒ Ａ Ｓ（Ｘ≧０．４）の混合比を含むＬＥＤにおい
て特に顕著であった。
本発明は上記課題を解決するためのもので、半導体表面
および電極周辺部を覆うように保護膜を設けることによ
り、電極部と保護膜との間に隙間ができるのを防止し、
素子特性か劣化するのを防止するようにした化合物半導
体発光素子の保護膜形成方法および保護膜付化合物半導
体発光素子を提供することを目的とする。
および電極周辺部を覆うように保護膜を設けることによ
り、電極部と保護膜との間に隙間ができるのを防止し、
素子特性か劣化するのを防止するようにした化合物半導
体発光素子の保護膜形成方法および保護膜付化合物半導
体発光素子を提供することを目的とする。
本発明は、化合物半導体発光素子の半導体表面および電
極周辺部を覆うように保護膜を形成するようにしたこと
を特徴とするものである。
極周辺部を覆うように保護膜を形成するようにしたこと
を特徴とするものである。
第１図に示すように、ｎ型ＡＩ！ＧａＡｓクラッド層ｌ
上にＡｕ合金等のオーミック電極２を蒸着し、引続きΔ
Ｕを蒸着してボンディングパッド電極３を形成した後に
、フォトリソ法により電極パターンを形成する。次に熱
分解法もしくはプラズマＣＶＤ法によりＳｉＯｘあるい
はＳｉＮｘ膜等の保護＠４を電極部も含めたｎ型ＡｌＧ
ａＡｓクラッド層全面に形成し、しかる後にオーミック
電極およびボンディングパッド電極の周辺部、好ましく
は１０〜２０μｍの８１０．膜もしくはＳｉＮｘ膜等が
残るようにして電極中心部の保護膜を化学エツチング法
もしくはドライエツチング法により除去して半導体表面
および電極周辺部を覆って保護膜を形成することにより
、クラット層か露出しないようにする。
上にＡｕ合金等のオーミック電極２を蒸着し、引続きΔ
Ｕを蒸着してボンディングパッド電極３を形成した後に
、フォトリソ法により電極パターンを形成する。次に熱
分解法もしくはプラズマＣＶＤ法によりＳｉＯｘあるい
はＳｉＮｘ膜等の保護＠４を電極部も含めたｎ型ＡｌＧ
ａＡｓクラッド層全面に形成し、しかる後にオーミック
電極およびボンディングパッド電極の周辺部、好ましく
は１０〜２０μｍの８１０．膜もしくはＳｉＮｘ膜等が
残るようにして電極中心部の保護膜を化学エツチング法
もしくはドライエツチング法により除去して半導体表面
および電極周辺部を覆って保護膜を形成することにより
、クラット層か露出しないようにする。
また、第２図に示すように、ｎ型ＡｆＧａＡｓクラッド
層ｌ上にオーミック電極２を蒸着後、才−ミック電極２
およびクラッド層１表面全面に保護膜４を形成し、オー
ミック電極２の電極寸法よりも小さいパターンでオーミ
ック電極上の保護膜、即ち電極中心部の保護膜を除去し
た後、保護膜除去部にボンディングパッド電極３を形成
するようにしてもよい。
層ｌ上にオーミック電極２を蒸着後、才−ミック電極２
およびクラッド層１表面全面に保護膜４を形成し、オー
ミック電極２の電極寸法よりも小さいパターンでオーミ
ック電極上の保護膜、即ち電極中心部の保護膜を除去し
た後、保護膜除去部にボンディングパッド電極３を形成
するようにしてもよい。
また、第３図に示すように、ｎ型ＡｆＧａＡｓクラッド
層ｌ上にオーミック電極２を蒸着後、オーミック電極２
およびクラッド層１表面全面に保護膜４を形成し、オー
ミック電極２の電極寸法よりも小さいパターンてオーミ
ック電極上の保護膜を除去して電極中心部の保護膜を除
去した後、オーミック電極と同一寸法のボンディングパ
ッド電極３を形成するようにしてもよい。
層ｌ上にオーミック電極２を蒸着後、オーミック電極２
およびクラッド層１表面全面に保護膜４を形成し、オー
ミック電極２の電極寸法よりも小さいパターンてオーミ
ック電極上の保護膜を除去して電極中心部の保護膜を除
去した後、オーミック電極と同一寸法のボンディングパ
ッド電極３を形成するようにしてもよい。
第４図は、図示しないｐ型ＧａＡｓ基板上にｐ壓りラッ
ド層６、ｐ型アクティブ層５、ｎ型りラッド層ｌを順次
形成した後、ＧａＡｓ基板を除去し、裏面電極７を形成
するとともに、光取り出し側にオーミック電極２、ボン
ディングパッド電極３を形成する発光素子において、第
１図〜第３図に示す方法により半導体表面および電極周
辺部を覆って保護膜４を形成したものである。
ド層６、ｐ型アクティブ層５、ｎ型りラッド層ｌを順次
形成した後、ＧａＡｓ基板を除去し、裏面電極７を形成
するとともに、光取り出し側にオーミック電極２、ボン
ディングパッド電極３を形成する発光素子において、第
１図〜第３図に示す方法により半導体表面および電極周
辺部を覆って保護膜４を形成したものである。
このように、本発明においては半導体表面及び電極の周
辺部か保護膜で覆われ、ｎ型ＡｆＧａＡＳクラッッド層
表面か直接空気もしくは樹脂に触れることが無くなり、
素子特性の劣化を防止することが可能になる。
辺部か保護膜で覆われ、ｎ型ＡｆＧａＡＳクラッッド層
表面か直接空気もしくは樹脂に触れることが無くなり、
素子特性の劣化を防止することが可能になる。
なお、保護膜の形成法としては、低温て成膜か可能なプ
ラズマＣＶＤ法によりＳｉＮｘ膜を形成するのが、素子
特性に与える影響が小さく、更にＧａＡｌ！Ａｓ層およ
び電極材料との密着性も良好で最も好ましい。
ラズマＣＶＤ法によりＳｉＮｘ膜を形成するのが、素子
特性に与える影響が小さく、更にＧａＡｌ！Ａｓ層およ
び電極材料との密着性も良好で最も好ましい。
本発明は、半導体表面および電極周辺部を覆うように保
護膜を形成することにより、オーミック電極部と保護膜
に隙間か生じることか無くなり、ＡｌＧａＡｓ表面の酸
化が防止され、素子特性の劣化を防止することか可能に
なった。ＡＩＧａＡＳ高輝度ＬＥＤは、センサ用途の光
源もしくは屋外表示用等に使用され、使用環境か厳しい
中て劣化を最大限防止する必要かある。したがって、本
発明によれば長寿命の高輝度ＬＥＤを製造することか可
能になる。
護膜を形成することにより、オーミック電極部と保護膜
に隙間か生じることか無くなり、ＡｌＧａＡｓ表面の酸
化が防止され、素子特性の劣化を防止することか可能に
なった。ＡＩＧａＡＳ高輝度ＬＥＤは、センサ用途の光
源もしくは屋外表示用等に使用され、使用環境か厳しい
中て劣化を最大限防止する必要かある。したがって、本
発明によれば長寿命の高輝度ＬＥＤを製造することか可
能になる。
以下、実施例を示して本発明を具体的に説明するが、本
発明が下記実施例に限定れるものでないことはもとより
である。
発明が下記実施例に限定れるものでないことはもとより
である。
〔実施例−１〕
ｐ型ＧａＡｓ基板上に液相成長法によりｐ型Ａ１ ｏ７
ｓＧ ａ ６． ！ＳＡ ｓクラッド層、ｐ型Ａｌｏ２
＊ＧａｏｓｓＡｓアクティブ層およびｎ型Ａ ｌ ６．
７５Ｇ ａ。ｔｓＡｓクラッド層を順次成長させ、更に
ＧａＡｓ基板を化学エツチング法により除去し、ＡｌＧ
ａＡｓエピタキシャル層だけを得た。
ｓＧ ａ ６． ！ＳＡ ｓクラッド層、ｐ型Ａｌｏ２
＊ＧａｏｓｓＡｓアクティブ層およびｎ型Ａ ｌ ６．
７５Ｇ ａ。ｔｓＡｓクラッド層を順次成長させ、更に
ＧａＡｓ基板を化学エツチング法により除去し、ＡｌＧ
ａＡｓエピタキシャル層だけを得た。
次に、ｎ型ＡｌＧａＡｓ側にオーミック電極としてＡｕ
Ｇｅ合金を５０００人およびボンディングパッド電極と
してＡｕを１００００人蒸着し１さらにフォトリソ法に
より１５０μφの形状にオーミック電極およびボンディ
ングパッド電極を化学エツチングした。同様にｐ型Ａｆ
ＧａＡｓ側にオーミック電極としてＡｕＺｎ合金を２０
００人蒸着Ｃ１フォトリソ法により５０μφのドツト状
にＡｕＺｎ合金を化学エツチングした。
Ｇｅ合金を５０００人およびボンディングパッド電極と
してＡｕを１００００人蒸着し１さらにフォトリソ法に
より１５０μφの形状にオーミック電極およびボンディ
ングパッド電極を化学エツチングした。同様にｐ型Ａｆ
ＧａＡｓ側にオーミック電極としてＡｕＺｎ合金を２０
００人蒸着Ｃ１フォトリソ法により５０μφのドツト状
にＡｕＺｎ合金を化学エツチングした。
次に、電極金属とＡｌＧａＡｓとの合金層を形成し良好
なオーミック電極となるように５００″Ｃ５分間の熱処
理を行った。
なオーミック電極となるように５００″Ｃ５分間の熱処
理を行った。
こうしてｎ側、ｐ側の電極を形成した後に、隣接した素
子間の分離を行うために、メサエッチング法によりｐ型
アクティブ層まで、素子分離エツチングを行った。
子間の分離を行うために、メサエッチング法によりｐ型
アクティブ層まで、素子分離エツチングを行った。
次に、電極形成および素子分離されたｎ型ＡｌＧａＡｓ
表面の全面にプラズマＣＶＤ法にょす５ｉＮｘ膜を成膜
した後に、フォトレジストを全面に塗布し、１５０μφ
のボンディングパット電極部の中心部分の１３０μφの
領域のフォトレジストを除去した。このように形成され
たフォトレジストを耐エツチング膜としてドライエツチ
ング法によりボンディングパッド電極上の＋３０μφの
領域のＳｉＮｘ膜を除去し、ＡｌＧａＡｓ表面の何れの
部分もＳｉＮｘ膜もしくは電極で覆われたＬＥＤを作製
した。
表面の全面にプラズマＣＶＤ法にょす５ｉＮｘ膜を成膜
した後に、フォトレジストを全面に塗布し、１５０μφ
のボンディングパット電極部の中心部分の１３０μφの
領域のフォトレジストを除去した。このように形成され
たフォトレジストを耐エツチング膜としてドライエツチ
ング法によりボンディングパッド電極上の＋３０μφの
領域のＳｉＮｘ膜を除去し、ＡｌＧａＡｓ表面の何れの
部分もＳｉＮｘ膜もしくは電極で覆われたＬＥＤを作製
した。
〔実施例−２〕
〔実施例−１〕と同様にＧａＡｓ基板を除去した。Ａｆ
ＧａＡｓエピタキシャル層を用いて、ＬＥＤの製造を行
った。
ＧａＡｓエピタキシャル層を用いて、ＬＥＤの製造を行
った。
まず、ｎ型ＡＩ！ＧａＡｓ側にオーミック電極としてＡ
ｕＧｅ合金を５０００人蒸着Ｃ１更にフォトリソ法によ
り＋５０μφの形状にオーミック電極を化学エツチング
した。
ｕＧｅ合金を５０００人蒸着Ｃ１更にフォトリソ法によ
り＋５０μφの形状にオーミック電極を化学エツチング
した。
同様に、ｐ型Ａｊ！ＧａＡｓ側にオーミック電極として
ＡｕＺｎ合金を２０００人蒸着Ｃ１フォトリソ法により
５０μφのドツト状にＡｕＺｎ合金を化学エツチングし
た。
ＡｕＺｎ合金を２０００人蒸着Ｃ１フォトリソ法により
５０μφのドツト状にＡｕＺｎ合金を化学エツチングし
た。
次に、隣接した素子間の分離を行うためにメサエッチン
グ法により、ｎ型クラッド層によりｐ型アクティブ層ま
で素子分離エツチングを行った。
グ法により、ｎ型クラッド層によりｐ型アクティブ層ま
で素子分離エツチングを行った。
更に、オーミック電極上および素子分離されたｎ型Ａｆ
ＧａＡｓ表面の全面にプラズマＣＶＤ法によりＳｉＮｘ
膜を成膜した後に、フォトレジストを全面に塗布し、１
５０μφのオーミック電極部の中心部分の１３０μφの
領域のフォトレジストを除去した。このように形成され
たフォトレジストを耐エツチング膜としてトライエツチ
ング法により、オーミック電極上の１３０μφの領域の
ＳｉＮｘ膜を除去した。
ＧａＡｓ表面の全面にプラズマＣＶＤ法によりＳｉＮｘ
膜を成膜した後に、フォトレジストを全面に塗布し、１
５０μφのオーミック電極部の中心部分の１３０μφの
領域のフォトレジストを除去した。このように形成され
たフォトレジストを耐エツチング膜としてトライエツチ
ング法により、オーミック電極上の１３０μφの領域の
ＳｉＮｘ膜を除去した。
更に、第２図または第３図に示すようにオーミック電極
上にホンディングパッド電極を蒸着法およびリフトオフ
法を用いて形成し、しかる後に５００°Ｃ５分間の熱処
理を行いＡｌＧａＡｓ表面の何れの部分もＳｉＮｘ膜も
しくは電極金属で覆われたＬＥＤを作製した。
上にホンディングパッド電極を蒸着法およびリフトオフ
法を用いて形成し、しかる後に５００°Ｃ５分間の熱処
理を行いＡｌＧａＡｓ表面の何れの部分もＳｉＮｘ膜も
しくは電極金属で覆われたＬＥＤを作製した。
以上に説明した方法で作製した２５０Ｘ２５０ｎｍの接
合面積をもつＬＥＤについて、室温（２５°Ｃ）で２０
ｍＡ連続通電したところ第５図に示すような結果か得ら
れた。第５図は発光出力及び順方向電圧の通電劣化テス
ト結果を示すもので、第５図（ａｌ、（ｂｌは２０ｍＡ
連続通電の場合の発光出力、順方向電圧の変化を示し、
第５図（Ｃ１は立ち上かり電圧（０，１ｍＡ流れたとき
の順方向電圧）の変化を示しており、３５００時間後の
発光出力、順方向電圧、立ち上かり電圧とも初期値と比
較して何らの低下も示さなかった。これに対して従来の
電極と保護膜に隙間の有るＬＥＤの場合は、同様の試験
後で発光出力が初期値の７０％以下に低下した。
合面積をもつＬＥＤについて、室温（２５°Ｃ）で２０
ｍＡ連続通電したところ第５図に示すような結果か得ら
れた。第５図は発光出力及び順方向電圧の通電劣化テス
ト結果を示すもので、第５図（ａｌ、（ｂｌは２０ｍＡ
連続通電の場合の発光出力、順方向電圧の変化を示し、
第５図（Ｃ１は立ち上かり電圧（０，１ｍＡ流れたとき
の順方向電圧）の変化を示しており、３５００時間後の
発光出力、順方向電圧、立ち上かり電圧とも初期値と比
較して何らの低下も示さなかった。これに対して従来の
電極と保護膜に隙間の有るＬＥＤの場合は、同様の試験
後で発光出力が初期値の７０％以下に低下した。
また、以下のようなＴｅ５ｔＡ 、 Ｔｅ５ｔＢによる
負荷試験を行って効率（出力／入力）の低下について観
察した。
負荷試験を行って効率（出力／入力）の低下について観
察した。
ｅｓ ｔＡ
Ｓｔｅｐｌ ８５°Ｃ１９５％ＲＨ，１２ｈｒ、 ２
０ｍＡ連続通電５ｔｅｐ２ −２０°Ｃ，１００％Ｒ１
（、１２ｈｒ、 ２０ｍＡ連続通電（Ｓｔｅｐｌ＋５ｔ
ｅｌ）２）Ｘ ３ ＋５ｔｅｐｌ −８４ｈｒｅｓｔＢ ｓｔｅｐＩ ８５°Ｃ１９５％ＲＨ，４ｈｒ、２０ｍ
Ａ連続通電５ｔｅｐ２− −２０℃、１００％ＲＨ，４
ｈｒ、２０ｍＡ連続通電Ｔｅ５ｔＡ＋（Ｓｔｅｌ）Ｉ
＝ ＋５ｔｅｐ２ ″ ） Ｘ２Ｏ−８４＋１
６０ｈｒその結果、第６図に示すような結果が得られた
。
０ｍＡ連続通電５ｔｅｐ２ −２０°Ｃ，１００％Ｒ１
（、１２ｈｒ、 ２０ｍＡ連続通電（Ｓｔｅｐｌ＋５ｔ
ｅｌ）２）Ｘ ３ ＋５ｔｅｐｌ −８４ｈｒｅｓｔＢ ｓｔｅｐＩ ８５°Ｃ１９５％ＲＨ，４ｈｒ、２０ｍ
Ａ連続通電５ｔｅｐ２− −２０℃、１００％ＲＨ，４
ｈｒ、２０ｍＡ連続通電Ｔｅ５ｔＡ＋（Ｓｔｅｌ）Ｉ
＝ ＋５ｔｅｐ２ ″ ） Ｘ２Ｏ−８４＋１
６０ｈｒその結果、第６図に示すような結果が得られた
。
本発明のものは、効率がＴｅ５ｔＡで９６．７％、Ｔｅ
５ｔＢで９３．６％であったのに対し、従来のちのでは
効率がＴｅ５ｔＡで８８．１％、Ｔｅ５ｔＢて７８゜１
％に低下した。
５ｔＢで９３．６％であったのに対し、従来のちのでは
効率がＴｅ５ｔＡで８８．１％、Ｔｅ５ｔＢて７８゜１
％に低下した。
以上のように、本発明により作製したＬＥＤは半導体表
面及び電極の周辺部か保護膜で覆われているので、クラ
ラット層表面か直接空気もしくは樹脂に触れることか無
くなり、極めて高信頼性か得られ、屋外表示用途、セン
サ用途の光源として極めて適しているものである。
面及び電極の周辺部か保護膜で覆われているので、クラ
ラット層表面か直接空気もしくは樹脂に触れることか無
くなり、極めて高信頼性か得られ、屋外表示用途、セン
サ用途の光源として極めて適しているものである。
第１図、第２図、第３図は本発明による化合物半導体素
子の保護膜形成方法を説明するための図、第４図は本発
明により作製した化合物半導体素子の断面図、第５図は
本発明による保護脇付化合物半導体素子の発光出力及び
順方向電圧の通電劣化テスト結果を示す図、第６図は負
荷試験結果を示す図、第７図、第８図は従来の化合物半
導体素子を示す図である。 ｌ・・・ｎ型クラット層：２・・・オーミック電極、３
・・・ボンディングパッド電極、４・・・保護膜、５・
・・ｐ型アクティブ層６・・・ｐ型クラッド層６．７・
・・裏面電極。 出 願 人 三菱化成ポリチック株式会社（外１名） 代理人弁理士 蛭 川 昌 信（外７名）第１図 第２図 ｎ邊こり′ラーント“、４− 第３図 ｎ型りつ７ド１ 第４図 第６図
子の保護膜形成方法を説明するための図、第４図は本発
明により作製した化合物半導体素子の断面図、第５図は
本発明による保護脇付化合物半導体素子の発光出力及び
順方向電圧の通電劣化テスト結果を示す図、第６図は負
荷試験結果を示す図、第７図、第８図は従来の化合物半
導体素子を示す図である。 ｌ・・・ｎ型クラット層：２・・・オーミック電極、３
・・・ボンディングパッド電極、４・・・保護膜、５・
・・ｐ型アクティブ層６・・・ｐ型クラッド層６．７・
・・裏面電極。 出 願 人 三菱化成ポリチック株式会社（外１名） 代理人弁理士 蛭 川 昌 信（外７名）第１図 第２図 ｎ邊こり′ラーント“、４− 第３図 ｎ型りつ７ド１ 第４図 第６図
Claims (4)
- （１）半導体表面にオーミック電極およびボンディング
パッド電極を形成した後前記電極を含む半導体表面全面
に保護膜を形成し、さらに前記電極寸法よりも小さいパ
ターンで電極上の保護膜を除去するようにした化合物半
導体発光素子の保護膜形成方法。 - （２）半導体表面にオーミック電極を形成した後オーミ
ック電極を含む半導体表面全面に保護膜を形成し、前記
電極寸法よりも小さいパターンでオーミック電極上の保
護膜を除去し、保護膜除去部もしくはオーミック電極と
同一寸法のボンディングパッド電極を形成するようにし
た化合物半導体発光素子の保護膜形成方法。 - （３）保護膜を有する半導体発光素子において、前記保
護膜が半導体表面および電極周辺部を覆うように形成さ
れていることを特徴とする化合物半導体発光素子。 - （４）前記請求項１または２記載の方法で保護膜が形成
された保護膜付化合物半導体発光素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2294883A JPH04167569A (ja) | 1990-10-31 | 1990-10-31 | 化合物半導体発光素子の保護膜形成方法及び保護膜付化合物半導体発光素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2294883A JPH04167569A (ja) | 1990-10-31 | 1990-10-31 | 化合物半導体発光素子の保護膜形成方法及び保護膜付化合物半導体発光素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04167569A true JPH04167569A (ja) | 1992-06-15 |
Family
ID=17813486
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2294883A Pending JPH04167569A (ja) | 1990-10-31 | 1990-10-31 | 化合物半導体発光素子の保護膜形成方法及び保護膜付化合物半導体発光素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04167569A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6104620A (en) * | 1993-12-23 | 2000-08-15 | Symbol Technologies, Inc. | Shielded radio card assembly |
| KR100361593B1 (ko) * | 2000-11-23 | 2002-11-22 | 주식회사일진 | 볼록 요철을 갖는 광학집적회로 소자, 그 제조방법, 그광학집적 회로 소자를 이용하여 제조한 광통신용 송수신장치의 모듈 |
| KR100396742B1 (ko) * | 2000-11-23 | 2003-09-02 | 주식회사일진 | 광학집적회로 소자 및 그 제조방법, 그리고 그 광학집적회로 소자를 이용하여 제조한 광통신용 송수신 장치의 모듈 |
| JP2004048067A (ja) * | 2003-10-14 | 2004-02-12 | Sanyo Electric Co Ltd | 発光部品およびその製造方法 |
| JP2004288729A (ja) * | 2003-03-19 | 2004-10-14 | Shin Etsu Handotai Co Ltd | 発光素子及び発光素子の製造方法 |
| US8658441B2 (en) | 2011-05-19 | 2014-02-25 | Nichia Corporation | Method of manufacturing nitride semiconductor light emitting element |
| US9231159B2 (en) | 2011-04-27 | 2016-01-05 | Nichia Corporation | Method of manufacturing nitride semiconductor light emitting element having thick metal bump |
-
1990
- 1990-10-31 JP JP2294883A patent/JPH04167569A/ja active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6104620A (en) * | 1993-12-23 | 2000-08-15 | Symbol Technologies, Inc. | Shielded radio card assembly |
| KR100361593B1 (ko) * | 2000-11-23 | 2002-11-22 | 주식회사일진 | 볼록 요철을 갖는 광학집적회로 소자, 그 제조방법, 그광학집적 회로 소자를 이용하여 제조한 광통신용 송수신장치의 모듈 |
| KR100396742B1 (ko) * | 2000-11-23 | 2003-09-02 | 주식회사일진 | 광학집적회로 소자 및 그 제조방법, 그리고 그 광학집적회로 소자를 이용하여 제조한 광통신용 송수신 장치의 모듈 |
| JP2004288729A (ja) * | 2003-03-19 | 2004-10-14 | Shin Etsu Handotai Co Ltd | 発光素子及び発光素子の製造方法 |
| JP2004048067A (ja) * | 2003-10-14 | 2004-02-12 | Sanyo Electric Co Ltd | 発光部品およびその製造方法 |
| US9231159B2 (en) | 2011-04-27 | 2016-01-05 | Nichia Corporation | Method of manufacturing nitride semiconductor light emitting element having thick metal bump |
| US9530950B2 (en) | 2011-04-27 | 2016-12-27 | Nichia Corporation | Method of manufacturing nitride semiconductor light emitting element having thick metal bump |
| US10804450B2 (en) | 2011-04-27 | 2020-10-13 | Nichia Corporation | Method of making layered structure with metal layers using resist patterns and electrolytic plating |
| US8658441B2 (en) | 2011-05-19 | 2014-02-25 | Nichia Corporation | Method of manufacturing nitride semiconductor light emitting element |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW507386B (en) | Semiconductor light-emitting device and method of manufacturing the same | |
| US5744828A (en) | Semiconductor light emitting device with blocking layer | |
| TWI405350B (zh) | Light emitting element and manufacturing method thereof | |
| KR20080015794A (ko) | ＩｎＧａＡｌＮ 발광 장치 및 이의 제조 방법 | |
| JPH04167569A (ja) | 化合物半導体発光素子の保護膜形成方法及び保護膜付化合物半導体発光素子 | |
| Li et al. | Monolithic thin film red LED active-matrix micro-display by flip-chip technology | |
| JP2836685B2 (ja) | ｐ型窒化ガリウム系化合物半導体の製造方法 | |
| JP3136672B2 (ja) | 窒化ガリウム系化合物半導体発光素子 | |
| KR100576317B1 (ko) | 질화물계 반도체 발광다이오드 및 그의 제조방법 | |
| JPH07176788A (ja) | 発光ダイオード | |
| JP2004186544A (ja) | 半導体発光素子 | |
| JP2002368273A (ja) | 半導体発光素子 | |
| JP3489395B2 (ja) | 半導体発光素子 | |
| JP3507716B2 (ja) | 半導体発光素子の製造方法 | |
| JP2003046119A (ja) | 発光ダイオード及びその製造方法 | |
| JP3963330B2 (ja) | 発光ダイオード | |
| JP4123360B2 (ja) | 半導体発光素子及びその製造方法 | |
| JP3410166B2 (ja) | 赤色発光ダイオード素子 | |
| JPH0531317B2 (ja) | ||
| KR100684455B1 (ko) | 발광다이오드의 형성 방법 | |
| JP2005505133A (ja) | 窒化物−化合物半導体をベースとする半導体デバイスの製造方法 | |
| JPH11340569A (ja) | 半導体素子の電極形成方法およびその構造 | |
| JP4065686B2 (ja) | 光半導体装置の製造方法及び光半導体装置 | |
| JP3311946B2 (ja) | 発光ダイオードアレイ | |
| JP2543190B2 (ja) | 化合物半導体素子の製造方法 |