JPH0416516Y2 - - Google Patents
Info
- Publication number
- JPH0416516Y2 JPH0416516Y2 JP1985022403U JP2240385U JPH0416516Y2 JP H0416516 Y2 JPH0416516 Y2 JP H0416516Y2 JP 1985022403 U JP1985022403 U JP 1985022403U JP 2240385 U JP2240385 U JP 2240385U JP H0416516 Y2 JPH0416516 Y2 JP H0416516Y2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- subcarrier
- circuit
- bias
- pilot
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 21
- 239000002131 composite material Substances 0.000 claims description 17
- 230000006866 deterioration Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000005236 sound signal Effects 0.000 description 3
- 101150075118 sub1 gene Proteins 0.000 description 3
- 238000000926 separation method Methods 0.000 description 1
Landscapes
- Stereo-Broadcasting Methods (AREA)
Description
【考案の詳細な説明】
〔産業上の利用分野〕
本考案はFM放送用ステレオ信号発生回路に関
し、特に、パイロツトトーン方式ステレオ信号変
調器におけるステレオ信号発生回路に関する。[Detailed Description of the Invention] [Industrial Application Field] The present invention relates to a stereo signal generation circuit for FM broadcasting, and more particularly to a stereo signal generation circuit in a pilot tone type stereo signal modulator.
従来、この種のステレオ信号発生回路は第２図
に示すように、オーデイオ信号の左チヤンネル信
号（以下Ｌとする）を印加する左チヤンネル入力
端子１と、オーデイオ信号の右チヤンネル信号
（以下Ｒとする）を印加する右チヤンネル入力端
子２を有し、左チヤンネル信号Ｌはアナログスイ
ツチ１３に印加され、右チヤンネル信号Ｒはアナ
ログスイツチ１６に印加される。一方、サブキヤ
リア信号発生回路４ａにおいて発生された38kHz
のパルスのサブキヤリア信号は、パルス非反転回
路１４を介してアナログスイツチ１３に印加さ
れ、アナログスイツチ１３のオン／オフ制御を行
うと同時に、パルス反転回路１５により180度位
相反転された後アナログスイツチ１６に印加さ
れ、アナログスイツチ１６のオン／オフ制御を行
う。サブキヤリア信号により制御される各アナロ
グスイツチ１３，１６により、左チヤンネル信号
Ｌと右チヤンネル信号Ｒは交互にスイツチングさ
れ、加算回路１７に印加される。パイロツト信号
発生回路１０により発生された19kHzのパイロツ
ト信号vpは、上述の左右のチヤンネル信号Ｌ，Ｒ
と共に加算回路１７に印加され、混合信号とな
る。この混合信号はローパスフイルタ１８を通し
て不要高調波成分を除去された後、出力端子１２
に送出されてステレオコンポジツト信号となる。
Conventionally, this type of stereo signal generation circuit has a left channel input terminal 1 to which a left channel signal (hereinafter referred to as L) of an audio signal is applied, and a right channel signal (hereinafter referred to as R) of an audio signal, as shown in FIG. The left channel signal L is applied to the analog switch 13 and the right channel signal R is applied to the analog switch 16. On the other hand, the 38kHz signal generated in the subcarrier signal generation circuit 4a
The pulse subcarrier signal is applied to the analog switch 13 via the pulse non-inverting circuit 14 to control the on/off of the analog switch 13, and at the same time its phase is inverted by 180 degrees by the pulse inverting circuit 15, and then applied to the analog switch 16. is applied to control the on/off of the analog switch 16. The left channel signal L and the right channel signal R are alternately switched and applied to the adder circuit 17 by analog switches 13 and 16 controlled by the subcarrier signal. The 19kHz pilot signal vp generated by the pilot signal generation circuit 10 is the same as the left and right channel signals L and R described above.
The signal is also applied to the adder circuit 17 to form a mixed signal. After this mixed signal passes through a low-pass filter 18 and removes unnecessary harmonic components, the output terminal 12
is sent out to form a stereo composite signal.
上述した従来のステレオ信号発生回路では、オ
ーデイオ信号の左右両チヤンネル信号は、パルス
のサブキヤリア信号で制御されるアナログスイツ
チによりスイツチングが行われた後で加算されて
いるので、パルスのサブキヤリア信号が発生する
不要高調波成分を除去するためのローパスフイル
タが必要である。ステレオコンポジツト信号の分
離度を悪化させないためには、ローパスフイルタ
の位相・振幅特性の劣化をステレオコンポジツト
信号の高域（53kHz）まで防ぐ必要があり、この
場合、ローパスフイルタの位相・振幅特性の劣化
を防ぐための補償回路が複雑になると共に、高価
格化するという欠点がある。
In the conventional stereo signal generation circuit described above, both left and right channel signals of the audio signal are added after switching is performed by an analog switch controlled by a pulsed subcarrier signal, so a pulsed subcarrier signal is generated. A low-pass filter is required to remove unnecessary harmonic components. In order to prevent deterioration of the degree of separation of the stereo composite signal, it is necessary to prevent deterioration of the phase and amplitude characteristics of the low-pass filter up to the high frequency range (53kHz) of the stereo composite signal. This has the disadvantage that the compensation circuit for preventing deterioration of the circuit becomes complicated and becomes expensive.
本考案の目的は、ローパスフイルタや補償回路
を不要にして回路構成の簡素化を図ると共に、併
せてコストの低減化をも図つたステレオ信号発生
回路を提供することにある。 It is an object of the present invention to provide a stereo signal generation circuit that simplifies the circuit configuration by eliminating the need for a low-pass filter or a compensation circuit, and also reduces costs.
本考案は、上記目的を達成するために、パルス
ではなく正弦波のサブキヤリア信号を発生するサ
ブキヤリア信号発生回路を備え、サブキヤリア信
号と、位相反転されたサブキヤリア信号にそれぞ
れバイアスをかけるバイアス回路部を有し、さら
に従来のアナログスイツチに代わりアナログ乗算
器を有している。
In order to achieve the above object, the present invention includes a subcarrier signal generation circuit that generates a sine wave subcarrier signal instead of a pulse, and a bias circuit section that applies biases to the subcarrier signal and the phase-inverted subcarrier signal, respectively. It also has an analog multiplier instead of the conventional analog switch.
すなわち、本考案によるステレオ信号発生回路
は、正弦波のサブキヤリア信号を出力するサブキ
ヤリア信号発生回路と、所定レベルのバイアス信
号を出力するバイアス回路部と、バイアス信号が
重畳されたサブキヤリア信号と左チヤンネル信号
とを掛け合わせ、第１のコンポジツト信号を出力
する第１のアナログ乗算器と、バイアス信号が重
畳された、サブキヤリア信号と位相が180度異な
るサブキヤリア信号と、右チヤンネル信号とを掛
け合わせ、第２のコンポジツト信号を出力する第
２のアナログ乗算器と、パイロツト信号を発生す
るパイロツト信号発生回路と、第１および第２の
コンポジツト信号とパイロツト信号を加算する加
算回路とを有することを特徴としている。 That is, the stereo signal generation circuit according to the present invention includes a subcarrier signal generation circuit that outputs a sine wave subcarrier signal, a bias circuit section that outputs a bias signal of a predetermined level, a subcarrier signal on which the bias signal is superimposed, and a left channel signal. A first analog multiplier outputs a first composite signal by multiplying the subcarrier signal, which has a phase difference of 180 degrees from the subcarrier signal, on which the bias signal is superimposed, and the right channel signal, and outputs a first composite signal. The present invention is characterized in that it has a second analog multiplier that outputs a composite signal, a pilot signal generation circuit that generates a pilot signal, and an adder circuit that adds the first and second composite signals and the pilot signal.
以下、本考案の実施例について図面を参照しな
がら説明する。
Embodiments of the present invention will be described below with reference to the drawings.
第１図は本考案によるステレオ信号発生回路の
一実施例を示すブロツク図である。左チヤンネル
信号Ｌおよび右チヤンネル信号Ｒはそれぞれ左チ
ヤンネル入力端子１、右チヤンネル入力端子２か
ら入力され、それぞれアナログ乗算器６，９に入
力される。サブキヤリア信号発生回路４は38kHz
の正弦波のサブキヤリア信号vsを出力し、この信
号vsは非反転増幅器７および反転増幅器８に入力
される。一方、バイアス回路３，５はそれぞれ直
流バイアス電圧VB1，VB2を発生するための回路
である。非反転増幅器７の出力vs、反転増幅器８
の出力−vsはそれぞれ直流バイアス電圧VB1，
VB2を重畳された後、それぞれアナログ乗算器
６，９に入力され、それぞれ左チヤンネル信号
Ｌ、右チヤンネル信号Ｒと掛け合わされてコンポ
ジツト信号C1，C2となる。 FIG. 1 is a block diagram showing an embodiment of a stereo signal generating circuit according to the present invention. A left channel signal L and a right channel signal R are inputted from a left channel input terminal 1 and a right channel input terminal 2, respectively, and are inputted to analog multipliers 6 and 9, respectively. Subcarrier signal generation circuit 4 is 38kHz
A sine wave subcarrier signal v s is output, and this signal v s is input to a non-inverting amplifier 7 and an inverting amplifier 8 . On the other hand, bias circuits 3 and 5 are circuits for generating DC bias voltages V B1 and V B2 , respectively. Output v s of non-inverting amplifier 7, inverting amplifier 8
The output −v s is the DC bias voltage V B1 ,
After being superimposed with V B2 , the signals are input to analog multipliers 6 and 9, respectively, and multiplied by left channel signal L and right channel signal R, respectively, to form composite signals C 1 and C 2 .
パイロツト信号発生回路１０は19kHzのパイロ
ツト信号vpを発生する回路であり、このパイロツ
ト信号vpと上述のコンポジツト信号C1およびC2
は加算回路１１に入力され、そこで加算されてス
テレオコンポジツト信号Ｃとなり、出力端子１２
に送出される。 The pilot signal generation circuit 10 is a circuit that generates a 19kHz pilot signal vp , and combines this pilot signal vp with the above-mentioned composite signals C1 and C2.
are input to the adder circuit 11, where they are added to form a stereo composite signal C, which is sent to the output terminal 12.
sent to.
次に、このように構成されたステレオ信号発生
回路の動作について定量的に説明する。 Next, the operation of the stereo signal generation circuit configured as described above will be described quantitatively.
いま仮に、サブキヤリア信号vsをVSsinωsｔ（た
だし、VS，ωsはそれぞれサブキヤリア信号の最
大振幅、角周波数である。）とし、パイロツト信
号vpをVPsinωs／２ｔ（ただし、VPはパイロツト信号
の最大振幅である。）と表わす。 Let us now assume that the subcarrier signal v s is V S sinω s t (where, V S and ω s are the maximum amplitude and angular frequency of the subcarrier signal, respectively), and the pilot signal v p is V P sinω s /2t (where, V S and ω s are the maximum amplitude and angular frequency of the subcarrier signal, respectively). , V P is the maximum amplitude of the pilot signal.)
まず、左チヤンネル入力端子１に印加された左
チヤンネル信号Ｌはアナログ乗算器６に印加され
る。サブキヤリア信号発生回路４で発生されたサ
ブキヤリア信号VSsinωsｔは非反転増幅器７を介
して、バイアス回路３が発生する直流バイアス電
圧VB1と合成されて次式の通りとなる。 First, the left channel signal L applied to the left channel input terminal 1 is applied to the analog multiplier 6. The subcarrier signal V S sin ω s t generated by the subcarrier signal generation circuit 4 is combined with the DC bias voltage V B1 generated by the bias circuit 3 via the non-inverting amplifier 7 to obtain the following equation.
Sub1＝VB1＋VSsinωsｔ
上記Sub1信号はアナログ乗算器６に印加され、
次式に示す通り乗算され出力される。 Sub1=V B1 +V S sinω s t The above Sub1 signal is applied to the analog multiplier 6,
It is multiplied and output as shown in the following equation.
C1＝Ｌ×Sub1
＝Ｌ（VB1＋VSsinωsｔ）
同様にして、右チヤンネル入力端子２に印加さ
れた右チヤンネル信号Ｒはアナログ乗算器９に印
加される。サブキヤリア信号発生回路４で発生さ
れたサブキヤリア信号VSsinωsｔは反転増幅器８
で反転された後、バイアス回路５が発生する直流
バイアス電圧VB2と合成されて次式の通りとな
る。 C 1 =L×Sub1 =L(V B1 +V S sinω s t) Similarly, the right channel signal R applied to the right channel input terminal 2 is applied to the analog multiplier 9. The subcarrier signal V S sinω s t generated by the subcarrier signal generation circuit 4 is sent to the inverting amplifier 8
After being inverted, it is combined with the DC bias voltage V B2 generated by the bias circuit 5, resulting in the following equation.
Sub2＝VB2−VSsinωsｔ
上記Sub2信号はアナログ乗算器９に印加され、
次式に示す通り乗算され出力される。 Sub2=V B2 −V S sinω s t The above Sub2 signal is applied to the analog multiplier 9,
It is multiplied and output as shown in the following equation.
C2＝Ｒ×Sub2
＝Ｒ（VB2−VSsinωsｔ）
上記コンポジツト信号C1およびC2はパイロツ
ト信号VPsinωs／２ｔと共に加算回路１１に印加さ
れ、次式に示す通り出力Ｃが得られる。 C 2 =R×Sub2 =R(V B2 −V S sinω s t) The above composite signals C 1 and C 2 are applied to the adder circuit 11 together with the pilot signal V P sinω s /2t, and the output C is as shown in the following equation. is obtained.
Ｃ＝C1＋C2＋VPsinωs／２ｔ
＝LVB1＋RVB2＋（Ｌ−Ｒ）VS
sinωsｔ＋VPsinωs／２ｔ
ここで、VB1＝VB2＝VS＝Ａとすると、
Ｃ＝Ａ［Ｌ＋Ｒ＋（Ｌ−Ｒ）sinωsｔ］
＋VPsinωs／２ｔ
となり、パイロツトトーン方式のステレオコンポ
ジツト信号を得ることができる。すなわち、Ａ
（Ｌ＋Ｒ），Ａ（Ｌ−Ｒ）sinωsｔ，VPsinωs／２ｔは
そ
れぞれメイン信号、DSBのサブ信号、パイロツ
ト信号を表わしている。 C=C 1 +C 2 +V P sinω s /2t = LV B1 + RV B2 + (L-R) V S sinω s t+V P sinω s /2t Here, if V B1 = V B2 = V S = A, then C =A[L+R+(L-R) sinω s t] +V P sinω s /2t, and a pilot tone stereo composite signal can be obtained. That is, A
(L+R), A(LR) sinω s t, and V P sinω s /2t represent the main signal, the DSB sub-signal, and the pilot signal, respectively.
以上説明したように本考案は、アナログ乗算器
を用いてオーデイオ左右チヤンネル信号と正弦波
のサブキヤリア信号を乗算することにより、ロー
パスフイルタを不要とし構成を簡素化すると共
に、低コスト化を図ることができる効果がある。
As explained above, the present invention eliminates the need for a low-pass filter, simplifies the configuration, and reduces costs by multiplying the audio left and right channel signals and the sine wave subcarrier signal using an analog multiplier. There is an effect that can be done.
第１図は本考案によるステレオ信号発生回路の
一実施例を示すブロツク図で、第２図は従来のス
テレオ信号発生回路の一例を示すブロツク図であ
る。
１……左チヤンネル入力端子、２……右チヤン
ネル入力端子、３，５……バイアス回路、４……
サブキヤリア信号発生回路、６，９……アナログ
乗算器、７……非反転増幅器、８……反転増幅
器、１０……パイロツト信号発生回路、１１……
加算回路、１２……出力端子、Ｌ……左チヤンネ
ル信号、Ｒ……右チヤンネル信号、VB1，VB2…
…直流バイアス電圧、vs……（正弦波の）サブキ
ヤリア信号、vp……パイロツト信号、Ｃ……ステ
レオコンポジツト信号、C1，C2……コンポジツ
ト信号。
FIG. 1 is a block diagram showing an embodiment of a stereo signal generating circuit according to the present invention, and FIG. 2 is a block diagram showing an example of a conventional stereo signal generating circuit. 1...Left channel input terminal, 2...Right channel input terminal, 3, 5...Bias circuit, 4...
Subcarrier signal generation circuit, 6, 9... Analog multiplier, 7... Non-inverting amplifier, 8... Inverting amplifier, 10... Pilot signal generation circuit, 11...
Adder circuit, 12...Output terminal, L...Left channel signal, R...Right channel signal, V B1 , V B2 ...
...DC bias voltage, v s ... (sine wave) subcarrier signal, v p ... pilot signal, C ... stereo composite signal, C 1 , C 2 ... composite signal.
Claims (1)
リア信号発生回路と、 所定レベルのバイアス信号を出力するバイアス
回路部と、 前記バイアス信号が重畳された前記サブキヤリ
ア信号と左チヤンネル信号とを掛け合わせ、第１
のコンポジツト信号を出力する第１のアナログ乗
算器と、 前記バイアス信号が重畳された、前記サブキヤ
リア信号と位相が180度異なるサブキヤリア信号
と、右チヤンネル信号とを掛け合わせ、第２のコ
ンポジツト信号を出力する第２のアナログ乗算器
と、 パイロツト信号を発生するパイロツト信号発生
回路と、 前記第１および第２のコンポジツト信号と前記
パイロツト信号を加算する加算回路と、 を有することを特徴とするステレオ信号発生回
路。[Claims for Utility Model Registration] A subcarrier signal generation circuit that outputs a sine wave subcarrier signal, a bias circuit section that outputs a bias signal at a predetermined level, and the subcarrier signal and left channel signal on which the bias signal is superimposed. , the first
a first analog multiplier that outputs a composite signal; and a subcarrier signal on which the bias signal is superimposed and whose phase differs by 180 degrees from the subcarrier signal is multiplied by the right channel signal to output a second composite signal. A stereo signal generation device comprising: a second analog multiplier that generates a pilot signal; a pilot signal generation circuit that generates a pilot signal; and an addition circuit that adds the first and second composite signals and the pilot signal. circuit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1985022403U JPH0416516Y2 (en) | 1985-02-19 | 1985-02-19 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1985022403U JPH0416516Y2 (en) | 1985-02-19 | 1985-02-19 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61139044U JPS61139044U (en) | 1986-08-28 |
| JPH0416516Y2 true JPH0416516Y2 (en) | 1992-04-14 |
Family
ID=30514665
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1985022403U Expired JPH0416516Y2 (en) | 1985-02-19 | 1985-02-19 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0416516Y2 (en) |
-
1985
- 1985-02-19 JP JP1985022403U patent/JPH0416516Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61139044U (en) | 1986-08-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0416516Y2 (en) | ||
| US3985964A (en) | 4-Channel stereophonic demodulating system | |
| KR930011183B1 (en) | Dematrixing circuit of the switched capacitor type | |
| KR940000949B1 (en) | Pilot cancellation circuit | |
| US4823390A (en) | FM stereo generator | |
| US4635004A (en) | Single-sideband generator suitable for integrated circuits | |
| JPH0412655B2 (en) | ||
| US4489430A (en) | FM Stereo demodulation circuit | |
| JPS63129736A (en) | Stereo signal generator | |
| JPH0416970B2 (en) | ||
| JPH01286640A (en) | Stereo modulator | |
| JPS5918772Y2 (en) | FM stereo signal demodulation circuit | |
| JPS6238362Y2 (en) | ||
| JPH0424675Y2 (en) | ||
| JPS60153647A (en) | Fm stereophonic receiver | |
| JPS593054B2 (en) | stereo demodulation circuit | |
| JPS5950634A (en) | Stereophonic demodulating circuit | |
| JPH0641405Y2 (en) | Multiplexer for stereo broadcasting | |
| US4459552A (en) | Low-noise video preamplifier | |
| JPH02111128A (en) | Pilot signal eliminating circuit in stereo demodulator | |
| JPH0423972B2 (en) | ||
| JPH0451101B2 (en) | ||
| JPS61159809A (en) | Generating circuit of single side-band signal | |
| JP2924655B2 (en) | Frequency conversion circuit | |
| JPS583434A (en) | Stereo demodulating circuit |