JPH04163758A - Cylinder controller for magnetic recording/reproducing apparatus - Google Patents

Cylinder controller for magnetic recording/reproducing apparatus

Info

Publication number
JPH04163758A
JPH04163758A JP2292294A JP29229490A JPH04163758A JP H04163758 A JPH04163758 A JP H04163758A JP 2292294 A JP2292294 A JP 2292294A JP 29229490 A JP29229490 A JP 29229490A JP H04163758 A JPH04163758 A JP H04163758A
Authority
JP
Japan
Prior art keywords
phase difference
output
phase
signal
value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2292294A
Other languages
Japanese (ja)
Inventor
Kazuhiro Teshirogi
手代木 和宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2292294A priority Critical patent/JPH04163758A/en
Publication of JPH04163758A publication Critical patent/JPH04163758A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To achieve a higher speed in drawing of phase by detecting a phase error of a rotary cylinder with respect to a rotation reference signal with the counting of a speed detection signal to be outputted from a frequency generator FG to perform a phase control detecting the current phase error. CONSTITUTION:In obtaining of a phase error of a rotary cylinder 3 with respect to a rotation reference signal at the start of a phase control of the rotary cylinder 3, not only a phase detection signal is used as outputted from a phase signal generator (PG)10 but also a speed detection signal outputted from an FG5 is counted and the resulting phase difference is detected with a first phase difference detection circuit 13 and a second phase difference detection circuit 17 to perform a phase control. As a result, the phase error can be fed back to a control system at a shorter cycle as compared with the phase detection signal thereby allowing the drawing of a phase quickly. This also enables addressing to even altering of the rotational speed of the rotary cylinder 3 simply by changing a software without the addition and changing of a hardware.

Description

【発明の詳細な説明】 産業上の利用分野 本発明はビデオテープレコーダ(VTR)やデジタルオ
ーディオチーブレコーダ(DAT)等に用いることので
きる回転ヘッドにより磁気テープ上に記録再生を行う磁
気記録再生装置のシリンダ制御装置に関するものである
DETAILED DESCRIPTION OF THE INVENTION Field of Industrial Application The present invention relates to a magnetic recording and reproducing apparatus for recording and reproducing information on a magnetic tape using a rotating head, which can be used in video tape recorders (VTRs), digital audio recorders (DATs), etc. The present invention relates to a cylinder control device.

従来の技術 近年、VTRやDAT等の回転ヘッドにより磁気テープ
(記録媒体)上に記録再生を行う記録再生装置が実用化
されている。
2. Description of the Related Art In recent years, recording and reproducing apparatuses for recording and reproducing information on a magnetic tape (recording medium) using a rotating head such as a VTR or DAT have been put into practical use.

以下、従来の磁気記録再生装置のシリンダ制御装置につ
いて、図面を参照しながら説明を行う。
Hereinafter, a conventional cylinder control device for a magnetic recording/reproducing device will be explained with reference to the drawings.

第6図は従来の磁気記録再生装置のシリンダ制御装置の
ブロック図、第7図は位相検出信号の波形整形回路、遅
延パルス出力回路における要部波形図である。第6図、
第7図において、1は磁気テープ、2a、2bは記録再
生を行うヘッド、3は回転軸に対称に記録再生ヘッド2
 al  2 bが取り付けられた回転シリンダ、4は
磁気テープ1を可変速度で安定に駆動する磁気テープ駆
動回路、5は回転シリンダ3の回転速度に比例した周波
数の信号を出力するF−G−、(周波数発生器)、6は
PG5の出力信号を矩形波に波形整形する第1の波形整
形回路、7は第1の波形整形回路6の出力信号の周期を
内部のクロックを計数することにより回転シリンダ3の
速度をデジタル値で出力する速度検出回路、9は設定さ
れた回転シリンダ3の目標回転速度に相当する速度目標
値Vと速度検出回路7の出力値との差をとる引算器、1
0は回転シリンダ3が回転する際にヘッド2 al  
2 bに対し常に同じ位相差で1回転に1回信号(第7
開力参照)を出力するPG(位相信号発生器)、11は
PGIOの出力信号をシュミットコンパレータ等により
矩形波(第7図キ参照)に波形整形する第2の波形整形
回路である。12は第2の波形整形回路11の出力信号
を単安定マルチバイブレータ等により外部から設定され
る遅延時間で決定されたパルス幅(To)のパルス(第
7図り参照)を出力する遅延パルス出力回路であり、こ
のパルス幅を調整することによりヘッド2aの再生時の
位相を正確に規定する。すなわち、PGloの出力信号
とヘッド2aの位置ズレをこのパルス幅により調整し、
ヘッド2aの取付は位置のばらつきを吸収する。13は
遅延パルス出力回路12の出力と回転基準信号26との
位相差を内部のクロックで計数し、デジタル値で出力す
る位相差検出回路、15は位相差目標値T1と位相差検
出回路13の出力との差をとる引算器、22は引算器9
の出力と引算器15の出力との和をとる加算器、23は
加算器22の出力データをフィルタリングし、低周波域
での制御特性を改善する積分フィルタ特性を持つデジタ
ルフィルタ、24はデジタルフィルタ23の出力データ
をアナログ電圧に変換するD/A変換回路、25はD/
A変換回路24の出力をもとに回転シリンダ3を駆動す
るシリンダ駆動回路である。
FIG. 6 is a block diagram of a cylinder control device of a conventional magnetic recording/reproducing apparatus, and FIG. 7 is a waveform diagram of main parts in a phase detection signal waveform shaping circuit and a delayed pulse output circuit. Figure 6,
In FIG. 7, 1 is a magnetic tape, 2a and 2b are heads for recording and reproducing, and 3 is a recording and reproducing head 2 symmetrically about the rotation axis.
4 is a magnetic tape drive circuit that stably drives the magnetic tape 1 at a variable speed; 5 is a rotating cylinder that outputs a signal with a frequency proportional to the rotational speed of the rotating cylinder 3; (frequency generator), 6 is a first waveform shaping circuit that shapes the output signal of PG5 into a rectangular wave, 7 is a first waveform shaping circuit that rotates the period of the output signal of 6 by counting the internal clock. a speed detection circuit that outputs the speed of the cylinder 3 as a digital value, a subtractor 9 that calculates the difference between the speed target value V corresponding to the set target rotation speed of the rotating cylinder 3 and the output value of the speed detection circuit 7; 1
0 is the head 2 al when the rotating cylinder 3 rotates.
2 signal once per rotation with always the same phase difference with respect to b (7th
11 is a second waveform shaping circuit that shapes the output signal of the PGIO into a rectangular wave (see FIG. 7G) using a Schmitt comparator or the like. 12 is a delayed pulse output circuit that outputs the output signal of the second waveform shaping circuit 11 as a pulse (see the seventh diagram) with a pulse width (To) determined by a delay time set from the outside using a monostable multivibrator or the like. By adjusting this pulse width, the phase during reproduction of the head 2a is accurately defined. That is, the positional deviation between the output signal of PGlo and the head 2a is adjusted by this pulse width,
The mounting of the head 2a absorbs positional variations. 13 is a phase difference detection circuit that counts the phase difference between the output of the delayed pulse output circuit 12 and the rotation reference signal 26 using an internal clock and outputs it as a digital value; A subtracter that takes the difference from the output, 22 is a subtracter 9
23 is a digital filter that filters the output data of the adder 22 and has integral filter characteristics to improve the control characteristics in the low frequency range. 24 is a digital filter. A D/A conversion circuit 25 converts the output data of the filter 23 into an analog voltage.
This is a cylinder drive circuit that drives the rotary cylinder 3 based on the output of the A conversion circuit 24.

以上のように構成された磁気記録再生装置のシリンダ制
御装置について、以下その動作を説明する。
The operation of the cylinder control device for the magnetic recording/reproducing apparatus configured as described above will be described below.

第6図において、FG5.  第1の波形整形回路6、
速度検出回路7.引算器9.デジタルフィルタ23.D
/A変換回路24.シリンダ駆動回路25からなる速度
制御ループでは、FG5の出力周波数が速度目標値Vに
相当する値となって、回転シリンダ3はほぼ一定回転で
安定に回転する。
In FIG. 6, FG5. a first waveform shaping circuit 6;
Speed detection circuit 7. Subtractor 9. Digital filter 23. D
/A conversion circuit 24. In the speed control loop formed by the cylinder drive circuit 25, the output frequency of the FG 5 becomes a value corresponding to the speed target value V, and the rotating cylinder 3 stably rotates at a substantially constant rotation.

さらに、PGIO,第2の波形整形回路11゜遅延パル
ス出力回路129位相差検出回路13゜引算器15の位
相制御ループでは、まず、PGloの出力信号を波形整
形回路11により矩形波に波形整形し、遅延パルス出力
回路12により第2の波形整形回路11の出力信号に対
し、ヘッド2aとの位置ズレ分の遅延時間TOのパルス
幅のパルスを出力する。次に、位相差検出回路13によ
り前記パルスと回転基準信号26との位相差を求め、引
算器15により前記位相差と位相差目標値T1との差を
とり、この出力データ、すなわち位相差ΔTを零になる
ように制御することにより、回転基準信号26に対して
ヘッド2aが所定の位相T1を保ちつつ回転する。
Furthermore, in the phase control loop of PGIO, second waveform shaping circuit 11° delayed pulse output circuit 129 phase difference detection circuit 13° subtracter 15, the output signal of PGlo is first shaped into a rectangular wave by the waveform shaping circuit 11. Then, the delayed pulse output circuit 12 outputs a pulse having a pulse width of a delay time TO corresponding to the positional deviation with respect to the head 2a, in response to the output signal of the second waveform shaping circuit 11. Next, the phase difference detection circuit 13 determines the phase difference between the pulse and the rotation reference signal 26, the subtracter 15 calculates the difference between the phase difference and the target phase difference value T1, and the output data, that is, the phase difference By controlling ΔT to be zero, the head 2a rotates while maintaining a predetermined phase T1 with respect to the rotation reference signal 26.

発明が解決しようとする課題 しかしながら上記従来の磁気記録再生装置のシリンダ制
御装置では、位相制御をPGIOからの位相検出信号と
回転基準信号26との位相差をシリンダ駆動回路25の
データとして加算しているため、回転シリンダ3が位相
制御の起動時に、回転基準信号26に対して位相を同期
する(これを位相の引き込みという)のが遅いという課
題を有しており、特に、慣性モーメントの大きい回転シ
リンダにおいてはこれが顕著に現れていた。
Problems to be Solved by the Invention However, in the conventional cylinder control device of the magnetic recording and reproducing device described above, phase control is performed by adding the phase difference between the phase detection signal from the PGIO and the rotation reference signal 26 as data for the cylinder drive circuit 25. Therefore, there is a problem that it is slow for the rotating cylinder 3 to synchronize the phase with the rotation reference signal 26 (this is called phase pull-in) at the time of starting the phase control, especially for rotations with a large moment of inertia. This was noticeable in the cylinder.

本発明は上記従来の課題を解決するもので、簡単な構成
で位相制御の起動時に、素早く位相を引き込むことので
きる磁気記録再生装置のシリンダ制御装置を提供するこ
とを目的とする。
The present invention has been made to solve the above-mentioned conventional problems, and it is an object of the present invention to provide a cylinder control device for a magnetic recording/reproducing device that has a simple configuration and can quickly pull in a phase when starting phase control.

課題を解決するための手段 この目的を達成するために本発明の磁気記録再生装置の
シリンダ制御装置は、記録再生ヘッドが取り付けられた
回転シリンダと、磁気テープを可変速度で走行させる磁
気テープ駆動手段と、前記回転シリンダから1回転に複
数回発生される速度検出信号を矩形波に波形整形し出力
する第1の波形整形手段と、前記第1の波形整形手段の
出力信号を外部から設定可能に遅延時間を付加し出力す
る遅延パルス出力手段と、前記遅延パルス出力手段の出
力信号の周期または周波数から前記回転シリンダの回転
速度に対応するデジタル値を出力する速度検出手段と、
前記速度検出手段の出力値と目標とするシリンダ回転速
度に対応する値との差をデジタル値で出力する速度誤差
算出手段と、前記回転シリンダから1回転に1回発生さ
れる位相検出信号を矩形波に波形整形し、出力する第2
の波形整形手段と、回転基準信号と前記位相検出信号と
の位相差をデジタル値で出力する第1の位相差算出手段
と、前記回転シリンダの目標とする回転速度に応じ、前
記回転基準信号と前記位相検出信号との位相差の目標値
をデジタル値で出力する第1の位相差目標値出力手段と
、前記第1の位相差目標値出力手段の出力値と前記第1
の位相差検出手段の出力との差をデジタル値で出力する
第1の位相差誤差検出手段と、前記位相検出信号でリセ
ットされ、前記回転速度検出信号を計数するカウンタと
、前記カウンタが所定の値となる毎の前記回転速度検出
信号と前記回転基準信号との位相差の目標値をデジタル
値で出力する第2の位相差目標値出力手段と、前記カウ
ンタが所定の値となる毎の前記回転速度検出信号と前記
回転基準信号との位相差を検出し、デジタル値で出力す
る第2の位相差検出手段と、前記第2の位相差目標値出
力手段の出力と前記第2の位相差検出手段の出力との差
をデジタル値で出力する第2の位相差誤差検出手段と、
前記第1の位相差誤差検出手段あるいは前記第2の位相
差誤差検出手段の出力を選択して出力する切替手段と、
前記切替手段と前記速度誤差算出手段の出力とを加算す
る加算手段と、前記加算手段の出力をデジタル的にフィ
ルタリングするデジタルフィルタと、前記デジタルフィ
ルタの出力をアナログ電工に変換するD/A変換回路と
、前記D/A変換回路の出力を駆動信号として前記回転
シリンダを回転させるシリンダ駆動手段とを備えた構成
となっている。
Means for Solving the Problems To achieve this object, a cylinder control device for a magnetic recording and reproducing apparatus according to the present invention includes a rotating cylinder to which a recording and reproducing head is attached, and a magnetic tape drive means for running a magnetic tape at a variable speed. and a first waveform shaping means for shaping a speed detection signal generated from the rotary cylinder multiple times per rotation into a rectangular wave and outputting the waveform, and an output signal of the first waveform shaping means being externally settable. delay pulse output means for adding and outputting a delay time; speed detection means for outputting a digital value corresponding to the rotational speed of the rotary cylinder from the period or frequency of the output signal of the delay pulse output means;
speed error calculation means for outputting a difference between the output value of the speed detection means and a value corresponding to a target cylinder rotation speed as a digital value; and a phase detection signal generated once per rotation from the rotating cylinder in a rectangular shape The second waveform is shaped into a wave and output.
a first phase difference calculation means for outputting a phase difference between the rotation reference signal and the phase detection signal as a digital value; a first phase difference target value output means for outputting a target value of the phase difference with the phase detection signal as a digital value; and an output value of the first phase difference target value output means and the first phase difference target value output means.
a first phase difference error detection means for outputting the difference between the output of the phase difference detection means and the output of the phase difference detection means as a digital value; a counter that is reset by the phase detection signal and counts the rotational speed detection signal; second phase difference target value output means for outputting a target value of the phase difference between the rotation speed detection signal and the rotation reference signal as a digital value each time the rotation speed detection signal reaches a predetermined value; a second phase difference detection means for detecting a phase difference between the rotation speed detection signal and the rotation reference signal and outputting it as a digital value; and an output of the second phase difference target value output means and the second phase difference. second phase difference error detection means for outputting a difference with the output of the detection means as a digital value;
switching means for selecting and outputting the output of the first phase difference error detection means or the second phase difference error detection means;
Adding means for adding the output of the switching means and the speed error calculating means; a digital filter for digitally filtering the output of the adding means; and a D/A conversion circuit for converting the output of the digital filter into an analog electrical signal. and cylinder drive means for rotating the rotary cylinder using the output of the D/A conversion circuit as a drive signal.

作用 本発明は上記の構成により、回転シリンダの位相制御の
起動時に、回転基準信号に対する回転シリンダの位相誤
差を、PGから出力される位相検出信号だけでなく、F
Gから出力される速度検出信号を計数し、そのときの位
相差を検出して位相制御を行うようにしたため、前記位
相差検出信号よりも短い周期で位相誤差を制御系にフィ
ードバックでき、素早く位相を引き込むことができる。
With the above-described configuration, the present invention detects the phase error of the rotating cylinder with respect to the rotation reference signal not only by the phase detection signal output from the PG but also by the F when phase control of the rotating cylinder is started.
Since the speed detection signals output from the can be drawn in.

実施例 第1図は本発明の実施例における磁気記録再生装置のシ
リンダ制御装置のブロック図、第2図。
Embodiment FIG. 1 is a block diagram of a cylinder control device for a magnetic recording/reproducing apparatus in an embodiment of the present invention, and FIG. 2 is a block diagram.

第3図は動作波形図、第4図は第1図の速度検出回路の
構成例を示すブロック図、第5図は第1図の位相差検出
回路の構成例を示すブロック図である。
3 is an operational waveform diagram, FIG. 4 is a block diagram showing an example of the configuration of the speed detection circuit of FIG. 1, and FIG. 5 is a block diagram of an example of the configuration of the phase difference detection circuit of FIG. 1.

第1図〜第3図において、1は磁気テープ、2al  
2bは記録再生ヘッド、3は回転シリンダ、4は磁気テ
ープ駆動手段、5はFGl 6は第1の波形整形回路、
7は速度検出器、9.15は引算器、10はPG、11
は第2の波形整形回路、12は遅延パルス出力回路、1
8は加算器、23はデジタルフィルタ、24はD/A変
換回路、25はシリンダ駆動回路であり、これらは従来
例と同じ構成要素である。8は回転シリンダ3の目標回
転速度に相当するデータを発生する速度目標値出力回路
、14は回転シリンダ3の目標とする回転速度に応じ、
回転基準信号26(第2図ア参照)と遅延パルス出力回
路12の出力信号(第2図イ参照)との位相差の目標値
をデジタル値で出力する第1の位相差目標値出力回路、
16は遅延パルス出力回路12の出力信号の立ち下がり
でリセットされ、第1の波形整形回路6の出力信号を所
定数計数する毎にパルスを出力するカウンタ、17はカ
ウンタ16がリセットされてから所定の値になるまでの
時間を計測する第2の位相差検出回路、18は第1の位
相差検出回路13の出力と第2の位相検出回路17の出
力とを加算する加算器、19はカウンタ16の値に応じ
て、回転基準信号26の立ち上がりエツジからカウンタ
16が所定の値になるまでの目標位相差を出力する第2
の位相差目標値出力回路、20は第2の位相差目標値出
力回路18の出力データと加算器18の出力データとの
差をとる引算器、21はカウンタ16の値により引算器
15の出力と引算器20の出力を切り替える切替スイッ
チである。
In Figures 1 to 3, 1 is a magnetic tape, 2al
2b is a recording/reproducing head, 3 is a rotating cylinder, 4 is a magnetic tape drive means, 5 is FGl, 6 is a first waveform shaping circuit,
7 is speed detector, 9.15 is subtractor, 10 is PG, 11
12 is a second waveform shaping circuit, 12 is a delayed pulse output circuit, and 1 is a second waveform shaping circuit.
8 is an adder, 23 is a digital filter, 24 is a D/A conversion circuit, and 25 is a cylinder drive circuit, which are the same components as in the conventional example. 8 is a speed target value output circuit that generates data corresponding to the target rotation speed of the rotary cylinder 3; 14 is a speed target value output circuit that corresponds to the target rotation speed of the rotary cylinder 3;
a first phase difference target value output circuit that outputs a target value of the phase difference between the rotation reference signal 26 (see FIG. 2A) and the output signal of the delayed pulse output circuit 12 (see FIG. 2A) as a digital value;
16 is a counter that is reset at the fall of the output signal of the delayed pulse output circuit 12 and outputs a pulse every time the output signal of the first waveform shaping circuit 6 is counted a predetermined number; 17 is a counter that outputs a pulse at a predetermined time after the counter 16 is reset; 18 is an adder that adds the output of the first phase difference detection circuit 13 and the output of the second phase detection circuit 17, and 19 is a counter. 16, outputs a target phase difference from the rising edge of the rotation reference signal 26 until the counter 16 reaches a predetermined value.
20 is a subtracter that takes the difference between the output data of the second phase difference target value output circuit 18 and the output data of the adder 18; 21 is a subtracter 15 based on the value of the counter 16; This is a changeover switch that switches between the output of the subtracter 20 and the output of the subtracter 20.

第2図アは回転基準信号26の波形図を示し、H,Lと
もに周期T1の矩形波である。回転基準信号26は記録
再生時の基準信号であり、周期T1は回転シリンダの回
転の半周期となる。第2図イはPGIOの出力信号の波
形整形後の信号(以下、PG倍信号記す)の波形図を示
しており、T11は回転基準信号26の立ち上がりから
PG倍信号立ち下がりまでの位相差を示し、ΔT1はそ
の位相差と位相差目標値との誤差を示す。第2図つはカ
ウンタ16の出力信号波形図を示し、Aはカウンタ16
のリセット位置を示し、ΔTOIはPG倍信号立ち下が
りエツジからカウンタ16がリセットされるまでの時間
を示し、T2.  T3゜T4はカウンタ16の出力パ
ルス毎の回転基準信号26の立ち上がりエツジからの位
相差目標時間を示し、T12.T13.T14はカウン
タ16がリセットしてから出力パルスまでの時間を示し
、ΔT2.  ΔT3.AT4はカウンタ16の出力パ
ルス毎の位相差目標値と実際の位相差との誤差を示して
いる。
FIG. 2A shows a waveform diagram of the rotation reference signal 26, in which both H and L are rectangular waves with a period T1. The rotation reference signal 26 is a reference signal during recording and reproduction, and the period T1 is a half period of the rotation of the rotary cylinder. Figure 2A shows a waveform diagram of the signal after waveform shaping of the PGIO output signal (hereinafter referred to as PG multiplied signal), and T11 represents the phase difference from the rising edge of the rotation reference signal 26 to the falling edge of the PG multiplied signal. ΔT1 indicates the error between the phase difference and the target phase difference value. FIG. 2 shows the output signal waveform diagram of the counter 16, and A is the output signal waveform diagram of the counter 16.
ΔTOI indicates the time from the falling edge of the PG double signal until the counter 16 is reset, and ΔTOI indicates the reset position of T2. T3°T4 indicates the target phase difference time from the rising edge of the rotation reference signal 26 for each output pulse of the counter 16, and T12. T13. T14 indicates the time from when the counter 16 is reset to the output pulse, and ΔT2. ΔT3. AT4 indicates the error between the target phase difference value and the actual phase difference for each output pulse of the counter 16.

第3図はPG倍信号FG倍信号のタイミング関係を示し
ており、PG倍信号立ち下がりエツジに対して、カウン
タ16のリセット位置はΔTOIの時間差があることを
示している。
FIG. 3 shows the timing relationship of the PG multiplied signal and the FG multiplied signal, and shows that there is a time difference of ΔTOI between the reset position of the counter 16 and the falling edge of the PG multiplied signal.

第4図において、101はクロック発生器、lO2はク
ロック発生器102の出力を計数するカウンタ、103
は遅延回路、104はラッチ回路であり、ラッチ回路1
04はFG倍信号立ち上がりエツジでカウンタ102の
カウントデータをラッチする。また、カウンタ102は
遅延回路103を介し、ラッチ回路104にデータがラ
ッチされた直後にクリアされる。したがって、ラッチ回
路104にはFG信−号の一信号期間にクロック発生器
101で発生されたクロックパルス数が保持され、FG
倍信号周期をデジタル値で計数し、出力する。
In FIG. 4, 101 is a clock generator, lO2 is a counter that counts the output of the clock generator 102, and 103
104 is a delay circuit, 104 is a latch circuit, and latch circuit 1
04 latches the count data of the counter 102 at the rising edge of the FG multiplication signal. Further, the counter 102 is cleared immediately after the data is latched into the latch circuit 104 via the delay circuit 103. Therefore, the latch circuit 104 holds the number of clock pulses generated by the clock generator 101 during one signal period of the FG signal, and
Counts the double signal period as a digital value and outputs it.

第5図において、第1の位相差検出回路13の場合につ
いて説明すると、201はクロック発生器、202は回
転基準信号26の立ち上がりでクリアされ、クロック発
生器201の出力を計数するカウンタ、203はPG倍
信号立ち下がりエツジでカウンタ202のカウントデー
タをラッチするラッチ回路であり、ラッチ回路203に
は回転基準信号26の立ち上がりエツジからPG倍信号
立ち下がりエツジの期間にクロック発生器201で発生
されたクロックパルス数が保持され、出力される。次に
、第2の位相差検出回路17の場合について説明すると
、カウンタ202はカウンタ16のクリアと同じタイミ
ングでクリアされ、クロック発生器201の出力を計数
し、ラッチ回路203はカウンタ16の出力パルスの立
ち上がりエツジでカウンタ202のカウントデータをラ
ッチし、ラッチ回路203にはカウンタ16がクリアさ
れてからパルスを出力するまでの時間がクロック発生器
201で発生されたクロックパルス数として保持され、
出力される。
In FIG. 5, to explain the case of the first phase difference detection circuit 13, 201 is a clock generator, 202 is a counter that is cleared at the rising edge of the rotation reference signal 26 and counts the output of the clock generator 201, and 203 is a counter that counts the output of the clock generator 201. This is a latch circuit that latches the count data of the counter 202 at the falling edge of the PG double signal. The number of clock pulses is held and output. Next, to explain the case of the second phase difference detection circuit 17, the counter 202 is cleared at the same timing as the counter 16 is cleared, the output of the clock generator 201 is counted, and the latch circuit 203 is The count data of the counter 202 is latched at the rising edge of , and the latch circuit 203 holds the time from when the counter 16 is cleared until the pulse is output as the number of clock pulses generated by the clock generator 201.
Output.

以上のように構成された本実施例の磁気記録再生装置の
シリンダ制−御Mfllについて、以下その動作を説明
する。
The operation of the cylinder control Mfll of the magnetic recording/reproducing apparatus of this embodiment configured as described above will be explained below.

第1図において、FG5.  第1の波形整形回路6、
速度検出回路7.速度目標値出力回路8.引算器9.デ
ジタルフィルタ23.D/A変換回路24、シリンダ駆
動回路25からなる速度制御ループでは、FG5の出力
周波数が速度目標値■に相当する値となって、回転シリ
ンダ3はほぼ一定回転で安定に回転する。
In FIG. 1, FG5. a first waveform shaping circuit 6;
Speed detection circuit 7. Speed target value output circuit 8. Subtractor 9. Digital filter 23. In the speed control loop consisting of the D/A conversion circuit 24 and the cylinder drive circuit 25, the output frequency of the FG 5 becomes a value corresponding to the speed target value ■, and the rotating cylinder 3 stably rotates at a substantially constant rotation.

上記のように速度制御がなされた後、位相制御ループの
起動時には、まず、PG工0の出力信号を第2の波形整
形回路11により矩形波に波形整形し、第1の位相差検
出回路13により回転基準信号26との位相差Tllを
検出する。次に、引算器15により位相差目標値T1と
の差、すなわち位相差誤差ΔT1を求め、切替スイッチ
21を通して位相差誤差ΔT1を加算器22により引算
器9の出力データに加算する。カウンタ16は回転基準
信号26の立ち下がり後の最初のFG倍信号立ち上がり
エツジでクリアされるとともに、すぐにFG倍信号計数
を開始する。次に、第2の位相差検出回路17により、
カウンタ16がクリアされてから所定数FG倍信号計数
したところで発生する出力パルスの立ち上がりエツジま
での時間T12検出する。次に加算器18により第1の
位相差検出回路13の出力データT11と第2の位相差
検出回路17の出力データT12とを加算する。次に、
引算器20によりカウンタ16の値に応じた第2の位相
差目標値出力回路19の出力データと第2の位相差検出
回路17の出力データとの差、すなわちΔT2を求め、
切替スイッチ21を通して位相差誤差ΔT2を加算器2
2により引算器9の出力データに加算する。同様にして
、次のPG倍信号立ち下がりエツジがくるまで、カウン
タ16が所定数のFG倍信号計数してパルスを出力する
毎に上記処理を繰り返す。
After the speed control is performed as described above, when starting the phase control loop, first, the output signal of the PG generator 0 is waveform-shaped into a rectangular wave by the second waveform shaping circuit 11, and then the first phase difference detection circuit 13 The phase difference Tll with the rotation reference signal 26 is detected. Next, the subtracter 15 calculates the difference from the target phase difference value T1, that is, the phase difference error ΔT1, and the adder 22 adds the phase difference error ΔT1 to the output data of the subtracter 9 through the changeover switch 21. The counter 16 is cleared at the first rising edge of the FG multiplied signal after the fall of the rotation reference signal 26, and immediately starts counting the FG multiplied signal. Next, the second phase difference detection circuit 17
A time T12 from the time when the counter 16 is cleared to the rising edge of the output pulse generated after counting the signal multiplied by a predetermined number of FG is detected. Next, the adder 18 adds the output data T11 of the first phase difference detection circuit 13 and the output data T12 of the second phase difference detection circuit 17. next,
The subtracter 20 calculates the difference between the output data of the second phase difference target value output circuit 19 and the output data of the second phase difference detection circuit 17 according to the value of the counter 16, that is, ΔT2,
The phase difference error ΔT2 is added to the adder 2 through the changeover switch 21.
2 is added to the output data of the subtracter 9. Similarly, the above process is repeated every time the counter 16 counts a predetermined number of FG multiplied signals and outputs a pulse until the next falling edge of the PG multiplied signal arrives.

ここで、回転シリンダ3が目標の速度で正確に回転して
いる際の回転基準信号26の立ち下がりエツジに対する
カウンタ16のリセットまでの時間差をΔTとすると、
時間差ΔTは回転シリンダ3によって個体差があるため
、回転基準信号26の立ち上がりエツジからカウンタ1
6が所定の値になるまでの目標位相差Tは時間差ΔTを
加えた値となる。カウンタ16の最初の出力パルスでの
目標位相差を例にすると、 T=T2+ΔT           ・・・(1)と
なる。また、実際に目標位相差Tに対応する測定された
位相差TTは、回転基準信号26の立ち上がりからカウ
ンタ16の出力パルスまでなので、TT=T11+ΔT
O1+T12    ・・・(2)となる。しかし、実
際には、位相制御の際には速度制御により時間差ΔTと
時間差ΔT01はほぼ等しいとみなせ、位相差誤差ΔT
2は、ΔT2=T−TT =72− (Tl 1+T12)   ・・・(3)と
表される。
Here, if the time difference between the falling edge of the rotation reference signal 26 and the reset of the counter 16 when the rotating cylinder 3 is accurately rotating at the target speed is ΔT, then
Since the time difference ΔT varies depending on the rotary cylinder 3, the counter 1 starts from the rising edge of the rotation reference signal 26.
The target phase difference T until 6 reaches a predetermined value is a value obtained by adding the time difference ΔT. Taking the target phase difference at the first output pulse of the counter 16 as an example, T=T2+ΔT (1). Furthermore, since the measured phase difference TT corresponding to the actual target phase difference T is from the rising edge of the rotation reference signal 26 to the output pulse of the counter 16, TT=T11+ΔT
O1+T12...(2). However, in reality, during phase control, the time difference ΔT and the time difference ΔT01 can be considered to be almost equal due to speed control, and the phase difference error ΔT
2 is expressed as ΔT2=T−TT=72−(Tl 1+T12) (3).

以上のようにして、位相差誤差ΔTl、  ΔT2゜・
・・が零になるように且耘シ旦乙ダ3を制御し、位相を
引き込むまで、すなわち、位相差誤差ΔT1が回転シリ
ンダ3の所定位相ズレの範囲内に入るまで上記処理を行
う。位相を引き込んだ後は、スイッチ21を引算器15
側に固定することにより、回転基準信号26に対してヘ
ッド2aが所定の位相差T1を保ちつつ安定して回転さ
せる。
As described above, phase difference errors ΔTl, ΔT2°・
The cylinder 3 is controlled so that . After drawing in the phase, switch 21 is switched to subtracter 15.
By fixing it to the side, the head 2a is stably rotated while maintaining a predetermined phase difference T1 with respect to the rotation reference signal 26.

以上のように本実施例によれば、回転シリンダ3の位相
制御の起動時に、回転基準信号26に対する回転シリン
ダ3の位相誤差をPGIOから出力される位相差検出信
号だけでなく、FG5から出力される速度検出信号を計
数し、そのときの位相差を検出して位相制御を行うよう
に七たため、位相検出信号よりも短い周期で位相誤差を
制御系にフィードバックでき、素早く位相を引き込むこ
とができる。
As described above, according to this embodiment, when the phase control of the rotary cylinder 3 is activated, the phase error of the rotary cylinder 3 with respect to the rotation reference signal 26 is detected not only by the phase difference detection signal output from the PGIO but also by the output from the FG5. The speed detection signal is counted and the phase difference at that time is detected to perform phase control. Therefore, the phase error can be fed back to the control system in a shorter cycle than the phase detection signal, and the phase can be quickly drawn in. .

なお、第1図において、破線で囲んだ部分、すなわち、
速度検出回路7、速度目標値出力回路8、引算器9. 
15. 20、カウンタ16、第1の位相差検出回路1
3、第2の位相差検出回路17、第1の位相差目標値出
力回路14、第2の位相差目標値出力回路19、加算器
18.22、切替スイッチ21、デジタルフィルタ23
、D/A変換回路24は、1つのICとして構成でき、
またさらに、マイクロコンピュータとしても構成できる
In addition, in FIG. 1, the part surrounded by the broken line, that is,
Speed detection circuit 7, speed target value output circuit 8, subtracter 9.
15. 20, counter 16, first phase difference detection circuit 1
3. Second phase difference detection circuit 17, first phase difference target value output circuit 14, second phase difference target value output circuit 19, adder 18.22, changeover switch 21, digital filter 23
, the D/A conversion circuit 24 can be configured as one IC,
Furthermore, it can also be configured as a microcomputer.

特に、速度検出回路7、速度目標値出力回路8、引算器
9. 15. 20、カウンタ16、第1の位相差検出
回路13、第2の位相差検出回路17、第1の位相差目
標値出力回路14、第2の位相差目標値出力回路19、
加算器18,22、切替スイッチ21、デジタルフィル
タ23はマイクロコンピュータのソフトウェアとして構
成することにより、回転シリンダ3の回転速度を変更す
るときでもハードウェアの追加、変更なしにソフトウェ
アの変更のみで対応することができる。
In particular, the speed detection circuit 7, the speed target value output circuit 8, the subtracter 9. 15. 20, counter 16, first phase difference detection circuit 13, second phase difference detection circuit 17, first phase difference target value output circuit 14, second phase difference target value output circuit 19,
By configuring the adders 18 and 22, the changeover switch 21, and the digital filter 23 as microcomputer software, even when changing the rotational speed of the rotary cylinder 3, the change can be made only by changing the software without adding or changing hardware. be able to.

発明の効果 以上のように本発明は、回転シリンダの位相制御の起動
時に、回転基準信号に対する回転シリンダの位相誤差を
、PGから出力される位相検出信号だけでなく、FGか
ら出力される速度検出信号を計数し、そのときの位相差
を検出して位相制御を行うようにしたため、位相検出信
号よりも短い周期で位相誤差を制御系にフィードバック
でき、素早く位相を引き込むことができる。さらに、速
度誤差検出手段、カウンタ、第1.第2の位相差検出手
段、第1.第2の位相差目標値出力手段、切替手段、加
算手段、デジタルフィルタはマイクロコンピュータのプ
ログラムとして構成され、カウンタ、D/A変換回路は
、全てマイクロコンピュータにハードウェア的に組み込
まれた構成とすることにより、回転シリンダの回転速度
を変更するときでもハードウェアの追加、変更なしにソ
フトウェアの変更のみで対応することができる優れた磁
気記録再生装置を実現できるものである。
Effects of the Invention As described above, the present invention detects the phase error of the rotating cylinder with respect to the rotation reference signal at the time of activation of phase control of the rotating cylinder using not only the phase detection signal output from the PG but also the speed detection output from the FG. Since the phase control is performed by counting the signals and detecting the phase difference at that time, the phase error can be fed back to the control system in a cycle shorter than the phase detection signal, and the phase can be quickly drawn in. Furthermore, a speed error detection means, a counter, a first . a second phase difference detection means; a first phase difference detection means; The second phase difference target value output means, switching means, addition means, and digital filter are configured as microcomputer programs, and the counter and D/A conversion circuit are all configured as hardware built into the microcomputer. As a result, it is possible to realize an excellent magnetic recording and reproducing apparatus that can handle changes in the rotational speed of the rotary cylinder only by changing the software without adding or changing hardware.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の実施例における磁気記録再生装置のシ
リンダ制御装置の構成を示すブロック図、第2図、第3
図は同実意例の動作説明に供する動作波形図、第4図は
第1図の速度検出回路7の構成例を示すブロック図、第
5図は第1図の位相差検出回路13.17の構成例を示
すブロック図、第6図は従来の磁気記録再生装置のシリ
ンダ制御装置の構成を示すブロック図、第7図は同従来
例の動作説明に供する動作波形図である。 1・・・磁気テープ、  2a、2b・・・ヘッド、3
・・・回転シリンダ、  4・・・磁気テープ駆動回路
、5・・・FG、   6・・・第1の波形整形回路、
  7・・・速度検出回路、  9.15.20・・・
引算器、10・・・PG、   11・・・第2の波形
整形回路、13・・・第1の位相差検出回路、  14
・・・第1の位相差目標値出力回路、  17・・・第
2の位相差検出回路、  19・・・第2の位相差目標
値出力回路、18.22・・・加算器、  23・・・
デジタルフィルタ、24・・・D/A変換回路、  2
5・・・シリンダ駆動回路。 代理人の氏名 弁理士 小鍜治 明 ほか28礒 2 
図 第3図 第4図 第5図
FIG. 1 is a block diagram showing the configuration of a cylinder control device of a magnetic recording/reproducing apparatus in an embodiment of the present invention, FIG.
4 is a block diagram showing a configuration example of the speed detection circuit 7 of FIG. 1, and FIG. 5 is a phase difference detection circuit 13.17 of FIG. 1. 6 is a block diagram showing a configuration example of a cylinder control device of a conventional magnetic recording/reproducing apparatus. FIG. 7 is an operation waveform diagram for explaining the operation of the conventional example. 1... Magnetic tape, 2a, 2b... Head, 3
... Rotating cylinder, 4... Magnetic tape drive circuit, 5... FG, 6... First waveform shaping circuit,
7...Speed detection circuit, 9.15.20...
Subtractor, 10...PG, 11...Second waveform shaping circuit, 13...First phase difference detection circuit, 14
...First phase difference target value output circuit, 17... Second phase difference detection circuit, 19... Second phase difference target value output circuit, 18.22... Adder, 23.・・・
Digital filter, 24...D/A conversion circuit, 2
5... Cylinder drive circuit. Name of agent: Patent attorney Akira Okaji and 28 other 2
Figure 3 Figure 4 Figure 5

Claims (2)

【特許請求の範囲】[Claims] (1)記録媒体上に斜めに形成されたトラック上を回転
シリンダに装着されたヘッドにより走査し記録再生する
磁気記録再生装置のシリンダ制御装置であって、 記録再生ヘッドが取り付けられた回転シリンダと、 前記記録媒体を可変速度で走行させる磁気テープ駆動手
段と、 前記回転シリンダから1回転に複数回発生される速度検
出信号を矩形波に波形整形し出力する第1の波形整形手
段と、 前記第1の波形整形手段の出力信号を外部から設定可能
に遅延時間を付加し出力する遅延パルス出力手段と、 前記遅延パルス出力手段の出力信号の周期または周波数
から前記回転シリンダの回転速度に対応するデジタル値
を出力する速度検出手段と、前記速度検出手段の出力値
と目標とするシリンダ回転速度に対応する値との差をデ
ジタル値で出力する速度誤差算出手段と、 前記回転シリンダから1回転に1回発生される位相検出
信号を矩形波に波形整形し出力する第2の波形整形手段
と、 回転基準信号と前記位相検出信号との位相差をデジタル
値で出力する第1の位相差算出手段と、前記回転シリン
ダの目標とする回転速度に応じ、前記回転基準信号と前
記位相検出信号との位相差の目標値をデジタル値で出力
する第1の位相差目標値出力手段と、 前記第1の位相差目標値出力手段の出力値と前記第1の
位相差検出手段の出力との差をデジタル値で出力する第
1の位相差誤差検出手段と、前記位相検出信号でリセッ
トされ、前記回転速度検出信号を計数するカウンタと、 前記カウンタが所定の値となる毎の前記回転速度検出信
号と前記回転基準信号との位相差の目標値をデジタル値
で出力する第2の位相差目標値出力手段と、 前記カウンタが所定の値となる毎の前記回転速度検出信
号と前記回転基準信号との位相差を検出し、デジタル値
で出力する第2の位相差検出手段と、 前記第2の位相差目標値出力手段の出力を前記第2の位
相差検出手段の出力との差をデジタル値で出力する第2
の位相差誤差検出手段と、 前記第1の位相差後差検出手段あるいは前記第2の位相
差誤差検出手段の出力を選択して出力する切替手段と、 前記切替手段の出力と前記速度誤差算出手段の出力とを
加算する加算手段と、 前記加算手段の出力をデジタル的にフィルタリングする
デジタルフィルタと、 前記デジタルフィルタの出力をアナログ電圧に変換する
D/A変換回路と、 前記D/A変換回路の出力を駆動信号として前記回転シ
リンダを回転させるシリンダ駆動手段とを備えた磁気記
録再生装置のシリンダ制御装置。
(1) A cylinder control device for a magnetic recording/reproducing device that performs recording/reproduction by scanning a track formed diagonally on a recording medium with a head attached to a rotating cylinder, which comprises: a rotating cylinder to which the recording/reproducing head is attached; , a magnetic tape drive means for running the recording medium at a variable speed; a first waveform shaping means for shaping a speed detection signal generated from the rotary cylinder multiple times per revolution into a rectangular wave and outputting the waveform; Delayed pulse output means for externally adding and outputting a settable delay time to the output signal of the waveform shaping means of No. 1, and a digital pulse outputting means that corresponds to the rotation speed of the rotary cylinder from the period or frequency of the output signal of the delay pulse output means. speed detection means for outputting a value; speed error calculation means for outputting a difference between the output value of the speed detection means and a value corresponding to a target cylinder rotation speed as a digital value; a second waveform shaping means that shapes the phase detection signal generated twice into a rectangular wave and outputs the waveform, and a first phase difference calculation means that outputs the phase difference between the rotation reference signal and the phase detection signal as a digital value. , a first phase difference target value output means for outputting a target value of a phase difference between the rotation reference signal and the phase detection signal as a digital value according to a target rotation speed of the rotary cylinder; first phase difference error detection means for outputting the difference between the output value of the phase difference target value output means and the output of the first phase difference detection means as a digital value; a counter that counts detection signals; and a second phase difference target value output means that outputs a target value of the phase difference between the rotation speed detection signal and the rotation reference signal as a digital value each time the counter reaches a predetermined value. and a second phase difference detection means for detecting a phase difference between the rotation speed detection signal and the rotation reference signal every time the counter reaches a predetermined value, and outputting the detected phase difference as a digital value; and the second phase difference. a second output unit for outputting the difference between the output of the target value output means and the output of the second phase difference detection means as a digital value;
phase difference error detection means; switching means for selecting and outputting the output of the first phase difference detection means or the second phase difference detection means; and the output of the switching means and the speed error calculation. a digital filter that digitally filters the output of the adding means; a D/A conversion circuit that converts the output of the digital filter into an analog voltage; and the D/A conversion circuit. A cylinder control device for a magnetic recording/reproducing device, comprising: cylinder drive means for rotating the rotary cylinder using the output of the drive signal as a drive signal.
(2)速度誤差検出手段、カウンタ、第1、第2の位相
差検出手段、第1、第2の位相差目標値出力手段、切替
手段、加算手段、デジタルフィルタはマイクロコンピュ
ータのプログラムとして構成され、カウンタ、D/A変
換回路は、全てマイクロコンピュータにハードウェア的
に組み込まれた構成とした請求項1記載の磁気記録再生
装置のシリンダ制御装置。
(2) The speed error detection means, the counter, the first and second phase difference detection means, the first and second phase difference target value output means, the switching means, the addition means, and the digital filter are configured as microcomputer programs. 2. A cylinder control device for a magnetic recording/reproducing device according to claim 1, wherein the , counter, and D/A conversion circuit are all built into a microcomputer as hardware.
JP2292294A 1990-10-29 1990-10-29 Cylinder controller for magnetic recording/reproducing apparatus Pending JPH04163758A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2292294A JPH04163758A (en) 1990-10-29 1990-10-29 Cylinder controller for magnetic recording/reproducing apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2292294A JPH04163758A (en) 1990-10-29 1990-10-29 Cylinder controller for magnetic recording/reproducing apparatus

Publications (1)

Publication Number Publication Date
JPH04163758A true JPH04163758A (en) 1992-06-09

Family

ID=17779896

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2292294A Pending JPH04163758A (en) 1990-10-29 1990-10-29 Cylinder controller for magnetic recording/reproducing apparatus

Country Status (1)

Country Link
JP (1) JPH04163758A (en)

Similar Documents

Publication Publication Date Title
JPH089675A (en) Servo-controller
JP2695830B2 (en) Tracking control device
JPH0570982B2 (en)
JPH04163758A (en) Cylinder controller for magnetic recording/reproducing apparatus
JPH0789405B2 (en) Recording device
JPH0654568B2 (en) Automatic tracking controller for magnetic recording / reproducing apparatus
JP2597035B2 (en) Motor servo device
JPH0512767A (en) Cylinder controller of magnetic recording and reproducing device
JPH0547906B2 (en)
JPH0648594Y2 (en) Rotating drum controller
JPS624785B2 (en)
JP2702849B2 (en) Magnetic recording / reproducing device
JPS5822276Y2 (en) Head servo device
JPH04322189A (en) Drum servo circuit of vtr
JP2912055B2 (en) Signal generator for magnetic recording / reproducing device
US4855654A (en) Rotary body drive device
JP2680573B2 (en) Automatic phase adjustment device
JP2606371B2 (en) Magnetic recording / reproducing device
JPH0526865Y2 (en)
JPH0341296Y2 (en)
JPH0729260A (en) Digital signal recorder
JPH0648567B2 (en) Magnetic recording / reproducing device
JP2864791B2 (en) Control pulse recording device for frame recording VTR
JP2825171B2 (en) Magnetic recording / reproducing device
JPS6171780A (en) Tape driving circuit