JPH04160642A - Computer system - Google Patents
Computer systemInfo
- Publication number
- JPH04160642A JPH04160642A JP2289634A JP28963490A JPH04160642A JP H04160642 A JPH04160642 A JP H04160642A JP 2289634 A JP2289634 A JP 2289634A JP 28963490 A JP28963490 A JP 28963490A JP H04160642 A JPH04160642 A JP H04160642A
- Authority
- JP
- Japan
- Prior art keywords
- count value
- interruption
- interrupt
- timer counter
- processing unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012360 testing method Methods 0.000 claims abstract description 18
- 230000005856 abnormality Effects 0.000 claims abstract description 11
- 238000001514 detection method Methods 0.000 abstract 1
- 230000005764 inhibitory process Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 2
- 238000012790 confirmation Methods 0.000 description 1
Landscapes
- Debugging And Monitoring (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はコンピュータシステムのプログラム試験に利用
する。本発明は割り込み制御の誤り検出を容易に行うこ
とができるコンピュータシステムに関する。DETAILED DESCRIPTION OF THE INVENTION [Industrial Application Field] The present invention is used for program testing of computer systems. The present invention relates to a computer system that can easily detect errors in interrupt control.
本発明は中央処理装置および表示装置を備えたコンピュ
ータシステムにおいて、
タイマカウンタを用いて割り込みを発生させ、そのとき
のカウント値と前回のカウント値とを比較して異常であ
るか否かを判断することにより、被試験プログラムの実
行による不正な割り込み禁止の時間を簡単に確認できる
ようにしたものである。The present invention uses a timer counter to generate an interrupt in a computer system equipped with a central processing unit and a display device, and compares the current count value with the previous count value to determine whether or not there is an abnormality. By doing so, it is possible to easily check the time period during which interrupts were illegally disabled due to the execution of the program under test.
従来、この種のプログラム試験はプログラムリストから
割り込み禁止の実行時間を確認するか、ロジックアナラ
イザなどのハードウェア試験用の機器を用いて確認して
いた。Conventionally, this type of program test has been performed by checking the interrupt-disabled execution time from the program list or by using hardware test equipment such as a logic analyzer.
上述した従来のプログラム試験は人手によりリストを確
認するために誤りが発生しゃすく、またハードウェア試
験用の機器による確認では機器の設置に手間がかかる欠
点があった。The above-mentioned conventional program testing has the disadvantage that errors are likely to occur because the list is checked manually, and checking using hardware testing equipment requires time and effort to install the equipment.
本発明はこのような問題を解決するもので、確認の誤り
をなくすことができ、ハードウェア試験用の機器を用い
る場合には機器の設置に手間をかけずに試験を行うこと
ができるシステムを提供することを目的とする。The present invention solves these problems by providing a system that can eliminate confirmation errors and, when using equipment for hardware testing, allows testing without the hassle of installing the equipment. The purpose is to provide.
〔課題を解決するための手段〕
本発明は、被試験プログラムおよび割り込み処理プログ
ラムを実行する中央処理装置と、この中央処理装置に対
し割り込みを発生ずる割り込みコントローラと、表示装
置とを備えたコンピュータシステムにおいて、前記割り
込みコントローラの割り込み開始により起動し、一定時
間ごとにカウンタを1ずつ加算するタイマカウンタを備
え、前記中央処理装置に、このタイマカウンタのカウン
ト値を読み出す手段と、読み出したカウント値と前回の
カウント値とを比較し、その差が所定値以上であるとき
に前記被試験プログラムが不正に長時間割り込みを禁止
したとして前記表示装置に異常を表示する手段とを含む
ことを特徴とする。[Means for Solving the Problems] The present invention provides a computer system that includes a central processing unit that executes a program under test and an interrupt processing program, an interrupt controller that generates an interrupt for the central processing unit, and a display device. , comprising a timer counter that is activated by the start of an interrupt from the interrupt controller and increments the counter by 1 at regular intervals; the central processing unit includes means for reading the count value of the timer counter; and a count value of , and when the difference is greater than or equal to a predetermined value, the program under test indicates that the program under test has illegally prohibited interrupts for a long time, and displays an abnormality on the display device.
前記異常を表示する手段の表示とともに自動的に処理を
中断させる手段を備え、前記中央処理装置は、読み出し
たカウント値と前回のカウント値との差が所定値を超え
ないときにはその読み出したカウント値を前回の値とお
き代えて格納する手段を含むことが望ましい。The central processing unit includes means for automatically interrupting the processing as well as displaying the abnormality display means, and the central processing unit displays the read count value when the difference between the read count value and the previous count value does not exceed a predetermined value. It is desirable to include means for storing the previous value in place of the previous value.
割り込みが実行されたときに、その割り込みを検出する
とともにタイマカウンタのカウント値を読み出し、読み
出したカウント値と前回割り込み時のカウント値とを比
較して、その差が所定値以上であるときに異常であると
判断して警告する。When an interrupt is executed, detect the interrupt, read the count value of the timer counter, compare the read count value with the count value of the previous interrupt, and detect an error if the difference is greater than a predetermined value. It is determined that this is the case and a warning is issued.
また自動的に処理を停止する。It also automatically stops processing.
これにより、被試験プログラムの実行による不正な割り
込み禁止の時間を簡単に確認することができ、割り込み
制御における誤り検出を容易に行うことができる。As a result, it is possible to easily check the time period during which unauthorized interrupts are disabled due to the execution of the program under test, and it is possible to easily detect errors in interrupt control.
次に、本発明実施例を図面に基づいて説明する。 Next, embodiments of the present invention will be described based on the drawings.
第1図は本発明実施例の構成を示すブロック図である。FIG. 1 is a block diagram showing the configuration of an embodiment of the present invention.
本発明実施例は、被試験プログラム1および割り込み処
理プログラム2を実行する中央処理装置3と、中央処理
装置3に対し割り込みを発生する割り込みコントローラ
4と、表示装置6とを備え、さらに、本発明の特徴とし
て、一定時間ごとにカウンタを1ずつ加算するタイマカ
ウンタ5と、中央処理装置3に、このタイマカウンタ5
0カウント値を読み出す手段と、読み出したカウント値
と前回のカウント値とを比較し、その差が所定値以上で
あるときに被試験プログラム1が不正に長時間割り込み
を禁止したとして表示装置6に異常を表示する手段と、
前記異常を表示する手段の表示とともに自動的に処理を
中断させる手段とを備え、中央処理装置3には、読み出
したカウント値と前回のカウント値との差が所定値を超
えないときにはその読み出したカウント値を前回の値と
おき代えて格納する手段とを含む。The embodiment of the present invention includes a central processing unit 3 that executes a program under test 1 and an interrupt processing program 2, an interrupt controller 4 that generates an interrupt to the central processing unit 3, and a display device 6. The features include a timer counter 5 that increments the counter by 1 at regular intervals, and a timer counter 5 in the central processing unit 3.
A means for reading out a 0 count value compares the read count value with the previous count value, and when the difference is greater than a predetermined value, the display device 6 indicates that the program under test 1 has illegally prohibited interrupts for a long time. a means for displaying an abnormality;
The central processing unit 3 is provided with a means for displaying the abnormality and a means for automatically interrupting the processing, and the central processing unit 3 is provided with a means for displaying the abnormality and a means for automatically interrupting the processing. and means for storing the count value in place of the previous value.
次に、このように構成された本発明実施例の動作につい
て説明する。第2図は本発明実施例の動作の流れを示す
流れ図である。Next, the operation of the embodiment of the present invention configured as described above will be explained. FIG. 2 is a flowchart showing the flow of operation of the embodiment of the present invention.
被試験プログラム1および割り込み処理プログラム2は
中央処理装置3により実行され、タイマカウンタ5は一
定時間ごとにカウンタを1ずつ加算するとともに割り込
みコントローラ4に対し割り込みを要求し、割り込みコ
ントローラ4は中央処理装置3に対し割り込みを発生す
る。中央処理装置3は被試験プログラム1の実行中であ
っても割り込みが許可されていれば割り込み処理プログ
ラム2による制御を実行する。The program under test 1 and the interrupt processing program 2 are executed by the central processing unit 3, and the timer counter 5 increments the counter by 1 at regular intervals and requests an interrupt to the interrupt controller 4. Generates an interrupt for 3. Even when the program under test 1 is being executed, the central processing unit 3 executes control by the interrupt processing program 2 if interrupts are permitted.
中央処理装置3は割り込み処理プログラム2によりタイ
マカウンタ5のカウント値を読み出し表示装置6にカウ
ント値を表示し、さらに前回読み出した値と比較してタ
イマカウンタ5が2以上進んでいれば処理を中断して表
示装置6に異常を表示する。The central processing unit 3 reads the count value of the timer counter 5 using the interrupt processing program 2, displays the count value on the display device 6, and interrupts processing if the timer counter 5 has advanced by 2 or more compared to the value read last time. The abnormality is displayed on the display device 6.
以上説明したように本発明によれば、タイマカウンタを
用いて割り込みを発生させることにより、簡単にプログ
ラムを試験することができ、また、通常のコンピュータ
システムでは割り込みコントローラが備えられ拡張スロ
ットにその信号が引き出されているのでタイマカウンタ
を拡張スロットに実装することにより、簡単に試験環境
を構築することができる効果がある。As explained above, according to the present invention, a program can be easily tested by generating an interrupt using a timer counter, and in a normal computer system, an interrupt controller is provided, and the expansion slot receives the signal. Since the timer counter is pulled out, it is possible to easily construct a test environment by mounting the timer counter in the expansion slot.
第1図は本発明実施例の構成を示すプロ・ツク図。
第2図は本発明実施例の動作の流れを示す流れ図。
1・・・被試験プログラム、2・・・割り込み処理プロ
グラム、3・・・中央処理装置、4・・・割り込みコン
トローラ、5・・・タイマカウンタ、6・・・表示装置
。FIG. 1 is a block diagram showing the configuration of an embodiment of the present invention. FIG. 2 is a flowchart showing the operation flow of the embodiment of the present invention. DESCRIPTION OF SYMBOLS 1... Program under test, 2... Interrupt processing program, 3... Central processing unit, 4... Interrupt controller, 5... Timer counter, 6... Display device.
Claims (1)
実行する中央処理装置と、この中央処理装置に対し割り
込みを発生する割り込みコントローラと、表示装置とを
備えたコンピュータシステムにおいて、 前記割り込みコントローラの割り込み開始により起動し
、一定時間ごとにカウンタを1ずつ加算するタイマカウ
ンタを備え、 前記中央処理装置に、 このタイマカウンタのカウント値を読み出す手段と、 読み出したカウント値と前回のカウント値とを比較し、
その差が所定値以上であるときに前記被試験プログラム
が不正に長時間割り込みを禁止したとして前記表示装置
に異常を表示する手段とを含むことを特徴とするコンピ
ュータシステム。 2、前記異常を表示する手段の表示とともに自動的に処
理を中断させる手段を備えた請求項1記載のコンピュー
タシステム。 3、前記中央処理装置は、読み出したカウント値と前回
のカウント値との差が所定値を超えないときにはその読
み出したカウント値を前回の値とおき代えて格納する手
段を含む請求項1記載のコンピュータシステム。[Scope of Claims] 1. A computer system comprising a central processing unit that executes a program under test and an interrupt processing program, an interrupt controller that generates an interrupt to the central processing unit, and a display device, comprising: a timer counter that is activated by the start of an interrupt and increments the counter by 1 at regular intervals; the central processing unit is provided with means for reading the count value of the timer counter; and a means for reading the count value of the timer counter; Compare,
A computer system comprising: means for displaying an abnormality on the display device, indicating that the program under test has illegally prohibited interrupts for a long time when the difference is greater than or equal to a predetermined value. 2. The computer system according to claim 1, further comprising means for automatically interrupting the processing at the same time as the means for displaying the abnormality. 3. The central processing unit includes means for storing the read count value in place of the previous value when the difference between the read count value and the previous count value does not exceed a predetermined value. computer system.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2289634A JPH04160642A (en) | 1990-10-25 | 1990-10-25 | Computer system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2289634A JPH04160642A (en) | 1990-10-25 | 1990-10-25 | Computer system |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH04160642A true JPH04160642A (en) | 1992-06-03 |
Family
ID=17745778
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2289634A Pending JPH04160642A (en) | 1990-10-25 | 1990-10-25 | Computer system |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH04160642A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005509936A (en) * | 2001-11-16 | 2005-04-14 | ギーゼッケ ウント デフリエント ゲーエムベーハー | Program execution controlled by portable data storage media |
WO2008111124A1 (en) * | 2007-03-12 | 2008-09-18 | Fujitsu Limited | Multi-cpu abnormality detection restoration system, method and program |
-
1990
- 1990-10-25 JP JP2289634A patent/JPH04160642A/en active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005509936A (en) * | 2001-11-16 | 2005-04-14 | ギーゼッケ ウント デフリエント ゲーエムベーハー | Program execution controlled by portable data storage media |
JP4708703B2 (en) * | 2001-11-16 | 2011-06-22 | ギーゼッケ ウント デフリエント ゲーエムベーハー | Program execution controlled by portable data storage media |
WO2008111124A1 (en) * | 2007-03-12 | 2008-09-18 | Fujitsu Limited | Multi-cpu abnormality detection restoration system, method and program |
US8074123B2 (en) | 2007-03-12 | 2011-12-06 | Fujitsu Limited | Multi-CPU failure detection/recovery system and method for the same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH09305412A (en) | Microcomputer having maximum interruption inhibition period mesuring function | |
JPH04160642A (en) | Computer system | |
JP3348479B2 (en) | Error processing device and error processing method | |
JPH04326410A (en) | Clock monitor device | |
JP2508268B2 (en) | Control device for air conditioner | |
JP3118742B2 (en) | Device malfunction prevention method in case of clock disturbance | |
JPH0854922A (en) | Process controller | |
JP3211482B2 (en) | Gas shut-off device | |
JP2743746B2 (en) | Gas supply equipment abnormality detector | |
JP2001043201A (en) | Multiprocessor fault detector | |
JP3919857B2 (en) | Gas shut-off device | |
JPH08255092A (en) | Dual system | |
JPH01169642A (en) | Runaway detecting circuit | |
JPH0660280A (en) | Transformation equipment monitor | |
JP2005309613A (en) | Illicit access detection device, method, and program | |
JPH067175B2 (en) | Time measuring device | |
JPH03117814A (en) | Gas interrupting device | |
JPH08194629A (en) | Computer system with fault diagnostic function | |
JPH04222031A (en) | Fault part segmenting system | |
JPS6284315A (en) | Fan stoppage detecting method | |
JPH04225448A (en) | Monitoring device for computer operating state | |
JPS61177548A (en) | Retrying control system | |
JPH06202957A (en) | Memory protecting device | |
JPH02216015A (en) | Abnormality monitor for detector | |
JPH05100760A (en) | Power supply control system |