JPH0415673B2 - - Google Patents

Info

Publication number
JPH0415673B2
JPH0415673B2 JP57105484A JP10548482A JPH0415673B2 JP H0415673 B2 JPH0415673 B2 JP H0415673B2 JP 57105484 A JP57105484 A JP 57105484A JP 10548482 A JP10548482 A JP 10548482A JP H0415673 B2 JPH0415673 B2 JP H0415673B2
Authority
JP
Japan
Prior art keywords
signal
circuit
synchronization
separation
supplied
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP57105484A
Other languages
Japanese (ja)
Other versions
JPS58222680A (en
Inventor
Yoshinori Okada
Himio Nakagawa
Shigeru Ishikawa
Hitoshi Kawamura
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP57105484A priority Critical patent/JPS58222680A/en
Publication of JPS58222680A publication Critical patent/JPS58222680A/en
Publication of JPH0415673B2 publication Critical patent/JPH0415673B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00Details of colour television systems
    • H04N9/79Processing of colour television signals in connection with recording
    • H04N9/87Regeneration of colour television signals
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/76Television signal recording
    • H04N5/91Television signal processing therefor
    • H04N5/93Regeneration of the television signal or of selected parts thereof

Description

【発明の詳細な説明】 本発明は、ビデオテープレコーダなどに適した
映像信号処理回路に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a video signal processing circuit suitable for a video tape recorder or the like.

近年、ビデオテープレコーダ(以下、VTRと
いう)の普及は目覚しく、多くの一般家庭におい
ても用いられるようになつてきた。このように、
VTRが広く普及してきたのは、種々の要因があ
るが、その一つとして、再生画像の画質が著しく
向上したことも考えられる。このような画質の向
上は、VTRが機械的、電気的に高精度で構成す
ることができ、その結果、高精度の動作を達成す
ることができたことによるものである。
In recent years, video tape recorders (hereinafter referred to as VTRs) have become widespread and are now being used in many ordinary households. in this way,
The widespread use of VTRs is due to various factors, one of which is thought to be the significant improvement in the quality of reproduced images. This improvement in image quality is due to the fact that VTRs can be constructed with high precision mechanically and electrically, and as a result, can achieve highly precise operation.

かかる高精度の動作は、記録再生されるべき映
像信号の同期信号を基準にして行なわれる。すな
わち、家庭用VTRについてみると、映像信号を
所定の周波数偏移で周波数変調するためには、映
像信号の振幅が一定になるように利得制御し、映
像信号の同期信号先端部が所定の直流レベルに固
定して映像信号を規定の振幅レベルにする必要が
あるが、このための自動利得制御回路やクランプ
回路は映像信号の同期信号にもとづいて動作され
る。また、色信号は周波数変換回路により低い周
波数帯域に周波数変換されて記録されるものであ
るが、このための周波数変換用信号を発生させる
ために同期信号が用いられる。さらに、テープの
走行、ヘツドの回転などの制御するためのサーボ
系も、同期信号を時間基準として動作させてい
る。
Such highly accurate operation is performed based on the synchronization signal of the video signal to be recorded and reproduced. In other words, when looking at home VTRs, in order to frequency modulate the video signal with a predetermined frequency shift, the gain is controlled so that the amplitude of the video signal is constant, and the leading edge of the synchronization signal of the video signal is set to a predetermined DC voltage. It is necessary to set the video signal to a specified amplitude level by fixing the level, and the automatic gain control circuit and clamp circuit for this purpose are operated based on the synchronization signal of the video signal. Further, the color signal is frequency-converted to a lower frequency band by a frequency conversion circuit and recorded, and a synchronization signal is used to generate a frequency conversion signal for this purpose. Furthermore, the servo system for controlling tape running, head rotation, etc. is also operated using the synchronization signal as a time reference.

以上のように、映像信号の同期信号はVTRの
動作の基準信号として用いられているが、かかる
同期信号は、映像信号処理回路に同期分離回路を
設け、該同期分離回路により映像信号から分離さ
れて得られるようにしている。
As mentioned above, the synchronization signal of the video signal is used as a reference signal for the operation of the VTR, but the synchronization signal is separated from the video signal by a synchronization separation circuit provided in the video signal processing circuit. I'm trying to get the best out of it.

第1図は従来の映像信号処理回路の一例を示す
ブロツク図であつて、1は入力端子、2は可変利
得増幅回路、3は低域フイルタ、4はバツフア増
幅回路、5はクランプ回路、6は周波数変調回
路、7は出力端子、8は低域フイルタ、9は同期
分離回路、10はクランプ回路、11は比較回
路、12は基準電圧源、13は出力端子、14は
利得制御信号検波回路、15は加算パルス発生回
路、16は被検波信号発生回路、17は平滑回
路、18は出力端子である。
FIG. 1 is a block diagram showing an example of a conventional video signal processing circuit, in which 1 is an input terminal, 2 is a variable gain amplifier circuit, 3 is a low-pass filter, 4 is a buffer amplifier circuit, 5 is a clamp circuit, and 6 is a block diagram showing an example of a conventional video signal processing circuit. is a frequency modulation circuit, 7 is an output terminal, 8 is a low-pass filter, 9 is a synchronous separation circuit, 10 is a clamp circuit, 11 is a comparison circuit, 12 is a reference voltage source, 13 is an output terminal, 14 is a gain control signal detection circuit , 15 is an addition pulse generation circuit, 16 is a test wave signal generation circuit, 17 is a smoothing circuit, and 18 is an output terminal.

第2図AないしFは第1図の各部の信号を示す
波形図であつて、第1図に対応する信号は同一符
号をつけている。
FIGS. 2A to 2F are waveform diagrams showing signals at various parts in FIG. 1, and signals corresponding to those in FIG. 1 are given the same reference numerals.

次に、この従来技術の動作について説明する。 Next, the operation of this prior art will be explained.

第1図、第2図において、入力端子1からのカ
ラー映像信号は可変利得増幅回路2に供給され、
振幅が一定となるように制御される。可変利得制
御回路2からのカラー映像信号は出力端子18か
ら色信号処理回路(図示せず)に供給され、同時
に低域フイルタ3に供給されて輝度信号が分離さ
れ、バツフア増幅回路4に供給されて輝度信号a
が得られる。
In FIGS. 1 and 2, a color video signal from an input terminal 1 is supplied to a variable gain amplifier circuit 2,
The amplitude is controlled to be constant. The color video signal from the variable gain control circuit 2 is supplied from an output terminal 18 to a color signal processing circuit (not shown), and at the same time is supplied to a low-pass filter 3 to separate a luminance signal, which is then supplied to a buffer amplifier circuit 4. luminance signal a
is obtained.

輝度信号aはクランプ回路5に供給され、同期
分離回路9で得られた同期信号cをキーパルスと
して、同期信号の先端部が所定の直流レベルVd
に固定された輝度信号dとなる。輝度信号dは周
波数変調回路6に供給され、出力端子7に所定の
周波数偏移の周波数変調輝度信号が得られる。
The luminance signal a is supplied to the clamp circuit 5, and with the synchronization signal c obtained by the synchronization separation circuit 9 as a key pulse, the leading end of the synchronization signal is set to a predetermined DC level V d
The luminance signal d is fixed at . The luminance signal d is supplied to a frequency modulation circuit 6, and a frequency modulated luminance signal with a predetermined frequency shift is obtained at an output terminal 7.

バツフア増幅回路4からの輝度信号aは、さら
に、低域フイルタ8に供給されて不所望な高域成
分を除去した輝度信号bを得、同期分離回路9に
供給される。同期分離回路9において、輝度信号
bはフイードバツク式のクランプ回路10により
クランプされ、比較回路11の負側端子に供給さ
れる。比較回路11の正側端子には基準電圧源1
2から基準電圧Vbが供給されており、これを分
離基準レベルとして同期信号cが分離される。同
期信号cはクランプ回路5、利得制御信号検波回
路14とともに、出力端子13から図示しない色
信号処理回路や各種サーボ系に供給される。
The luminance signal a from the buffer amplifier circuit 4 is further supplied to a low-pass filter 8 to obtain a luminance signal b from which undesired high-frequency components have been removed, and the luminance signal b is supplied to a sync separation circuit 9. In the synchronization separation circuit 9, the luminance signal b is clamped by a feedback clamp circuit 10 and supplied to the negative terminal of a comparison circuit 11. A reference voltage source 1 is connected to the positive terminal of the comparator circuit 11.
A reference voltage V b is supplied from No. 2, and the synchronizing signal c is separated using this as a separation reference level. The synchronizing signal c is supplied from the output terminal 13 to a color signal processing circuit and various servo systems (not shown) together with the clamp circuit 5 and the gain control signal detection circuit 14.

利得制御信号検波回路14に供給された同期信
号cから、加算パルス発生回路15において、後
縁から一定時間τ2だけ遅れた加算パルス信号eが
形成されて被検波信号発生回路16に供給され
る。被検波信号発生回路16には、さらに、クラ
ンプ回路5から輝度信号dが供給され、加算パル
ス信号eの期間、輝度信号dが該期間におけるレ
ベルと同期信号の先端部のレベルVdとのレベル
差、すなわち、同期信号の振幅Vcの所定倍
(NTSC方式の場合には140/40倍)だけ増幅され
る。加算パルス信号eのタイミングは輝度信号d
のバツクボツチ期間内に設定されており、したが
つて、輝度信号dのバツクポーチ期間に同期信号
の振幅Vcに応じた振幅のパルス信号19が付加
された輝度信号fが得られる。なお、パルス信号
19の振幅は、同期信号の振幅Vcが正規の振幅
の場合、100%白レベルとなる。輝度信号fは平
滑回路17に供給されて平滑され、利得制御信号
として可変利得増幅回路2に供給される。
From the synchronization signal c supplied to the gain control signal detection circuit 14, an addition pulse signal e delayed by a certain time τ 2 from the trailing edge is formed in the addition pulse generation circuit 15 and is supplied to the test wave signal generation circuit 16. . The test wave signal generation circuit 16 is further supplied with a luminance signal d from the clamp circuit 5, and during the period of the addition pulse signal e, the luminance signal d is at a level between the level in this period and the level V d of the leading edge of the synchronization signal. The difference is amplified by a predetermined times (140/40 times in the case of the NTSC system) the amplitude V c of the synchronizing signal. The timing of the addition pulse signal e is the luminance signal d.
Therefore, a luminance signal f is obtained in which a pulse signal 19 having an amplitude corresponding to the amplitude V c of the synchronizing signal is added to the back-portion period of the luminance signal d. Note that the amplitude of the pulse signal 19 becomes 100% white level when the amplitude V c of the synchronizing signal is a normal amplitude. The luminance signal f is supplied to the smoothing circuit 17, smoothed, and supplied to the variable gain amplifier circuit 2 as a gain control signal.

入力端子1からのカラー映像信号の振幅が大き
く同期信号の振幅が大きいときには、輝度信号d
に付加されるパルス信号19の振幅は大きくな
り、利得制御信号検波回路14からの利得制御信
号は可変利得増幅回路2の利得を小さくするよう
に作用し、逆に、カラー映像信号の振幅が小さく
同期信号の振幅が小さいときには、パルス信号1
9の振幅は小さくなつて利得制御信号は可変利得
増幅回路2の利得を大きくするように作用する。
したがつて、同期信号の振幅が一定となるように
自動利得制御がなされ、一定振幅の輝度信号が得
られて出力端子7には規定の周波数偏移の周波数
変調輝度信号が得られる。
When the amplitude of the color video signal from input terminal 1 is large and the amplitude of the synchronization signal is large, the luminance signal d
The amplitude of the pulse signal 19 added to the signal increases, and the gain control signal from the gain control signal detection circuit 14 acts to decrease the gain of the variable gain amplifier circuit 2, and conversely, the amplitude of the color video signal decreases. When the amplitude of the synchronization signal is small, the pulse signal 1
9 becomes smaller, and the gain control signal acts to increase the gain of the variable gain amplifier circuit 2.
Therefore, automatic gain control is performed so that the amplitude of the synchronizing signal is constant, a luminance signal with a constant amplitude is obtained, and a frequency modulated luminance signal with a specified frequency shift is obtained at the output terminal 7.

ここで、低域フイルタ8は、同期分離回路9で
不所望なパルスを発生させる輝度信号aの高域成
分を除去するために設けられている。すなわち、
入力映像信号としては、弱電界での受信時などで
は、S/N劣化、波形歪が生じた信号となり、こ
の結果、輝度信号によつては、バツフア増幅回路
4から輝度信号aが、第3図Aに示すように、ブ
リシユートされた波形となる場合がある。そこ
で、この輝度信号aを同期分離回路9に直接供給
すると、第3図Bに示すように、同期信号以外の
分離基準レベルVb以下の部分からも不所望なパ
ルス20,20′が得られる。低域フイルタ8は
かかる不所望なパルス20,20′の発生を防止
するために設けられたものであつて、輝度信号a
(第3図A)のブリシユートを緩和させる作用を
なしている。
Here, the low-pass filter 8 is provided to remove high-frequency components of the luminance signal a that cause undesired pulses to be generated in the synchronization separation circuit 9. That is,
When receiving the input video signal in a weak electric field, the signal becomes a signal with S/N deterioration and waveform distortion, and as a result, depending on the luminance signal, the luminance signal a from the buffer amplifier circuit 4 may be As shown in Figure A, the waveform may be created. Therefore, if this luminance signal a is directly supplied to the synchronization separation circuit 9 , as shown in FIG. . The low-pass filter 8 is provided to prevent the generation of such undesired pulses 20, 20', and is
It has the effect of relaxing the brissute (Fig. 3A).

次に、第1図の比較回路11における基準電圧
源12による分離基準レベルbについて説明する。
Next, the separation reference level b provided by the reference voltage source 12 in the comparator circuit 11 of FIG. 1 will be explained.

輝度信号aを低域フイルタ8に供給した結果、
輝度信号bの同期信号の前縁は、第2図Bに示す
ように、なめらかになる。そこで、分離された同
期信号cは、第2図cに示すように、分離基準レ
ベルVbに応じた時間τ1だけ映像信号a中の同期
信号よりも遅れて得られることになる。この遅れ
時間τ1は同期信号の振幅Va(第2図A)や分離基
準レベルVbの変動に応じて変動し、同期分離回
路9で分離された同期信号cの位相がふらついて
しまう。
As a result of supplying the luminance signal a to the low-pass filter 8,
The leading edge of the synchronization signal of the luminance signal b becomes smooth, as shown in FIG. 2B. Therefore, as shown in FIG. 2c, the separated synchronization signal c is obtained with a delay of a time τ 1 corresponding to the separation reference level V b than the synchronization signal in the video signal a. This delay time τ 1 varies depending on the amplitude V a of the synchronization signal (FIG. 2A) and the separation reference level V b , and the phase of the synchronization signal c separated by the synchronization separation circuit 9 fluctuates.

ところで、家庭用VTRにおいては、色信号処
理回路で色信号を低周波帯域の信号に周波数変換
するために、水平同期周波数の整数倍、たとえ
ば、40倍の周波数の信号が用いられている。かか
る周波数の信号を得るために、水平同期信号を基
準信号とするPLL(位相同期ループ)回路が設け
られている。かかるPLL回路に位相変動を伴な
う水平同期信号が供給されると得られる信号の周
波数安定度が悪くなる。特に、分離基準レベル
Vbが同期信号の先端に近く設定されると、同期
信号の振幅Vaや分離基準レベルVbの微小変動に
対しても、分離された同期信号cの位相変動が大
きくなり、増々PLL回路の出力信号の周波数安
定度が悪化することになる。また、サーボ回路系
においても、位相変動が伴なう同期信号が供給さ
れると、テープ・ヘツド走行系の変動となつて現
われ、画像の安定性が劣化する。これを防止する
ためには、分離基準レベルVbをできる限り高く
設定し、分離された同期信号の位相変動が充分小
さく抑えることができるようにしなければならな
い。
Incidentally, in home VTRs, in order to frequency-convert the color signal into a low frequency band signal in the color signal processing circuit, a signal having a frequency that is an integral multiple of the horizontal synchronization frequency, for example, 40 times, is used. In order to obtain a signal of such a frequency, a PLL (phase locked loop) circuit is provided which uses a horizontal synchronization signal as a reference signal. When a horizontal synchronization signal with phase fluctuation is supplied to such a PLL circuit, the frequency stability of the resulting signal deteriorates. In particular, the separation criteria level
When V b is set close to the tip of the synchronizing signal, the phase fluctuation of the separated synchronizing signal c becomes large even with small fluctuations in the amplitude V a of the synchronizing signal or the separation reference level V b , which increases the PLL circuit. The frequency stability of the output signal will deteriorate. Furthermore, in the servo circuit system, if a synchronizing signal accompanied by phase fluctuation is supplied, this will appear as a fluctuation in the tape head running system, and the stability of the image will deteriorate. In order to prevent this, it is necessary to set the separation reference level V b as high as possible so that the phase fluctuation of the separated synchronization signal can be suppressed to a sufficiently small level.

一方、分離基準レベルVbを高くすると、同期
信号の振幅Vaの変動により分離基準レベルVb
同期信号部分にひつかからないようになる場合も
あり、したがつて、同期信号を正確に分離するこ
とができないような場合の生ずる。かかる弊害を
除くためには、分離基準レベルVbをできる限り
同期信号の先端部に近いレベルに設定し、変動許
容範囲を広くする必要がある。
On the other hand, if the separation reference level V b is increased, the separation reference level V b may not touch the synchronous signal part due to fluctuations in the amplitude V a of the synchronous signal, and therefore the synchronous signal cannot be accurately separated. Cases may arise where this is not possible. In order to eliminate this problem, it is necessary to set the separation reference level V b to a level as close to the leading edge of the synchronization signal as possible, and to widen the allowable variation range.

以上のことから、実用上許容し得る分離基準レ
ベルVbとしては、一般に、同期信号先端から同
期信号振幅の約30%のレベルに選定されている。
In view of the above, the practically acceptable separation reference level Vb is generally selected to be approximately 30% of the synchronizing signal amplitude from the leading edge of the synchronizing signal.

ところで、電波受信状態が悪い場合などでは入
力端子1に得られる映像信号はかなり劣化してお
り、第4図Aに示すように、プリシユートがかな
り多量に生じた信号となる。このとき上記従来技
術では、第4図Bに示すように、低域フイルタ8
によつてもプリシユート部分を充分低下させるこ
とができず、分離基準レベルVbに達するプリシ
ユートも存在することになり、かかるプリシユー
トにより、第4図Cに示すように、同期分離回路
9からは同期信号とともに不所望なパルス21が
生ずることになる。
By the way, when the radio wave reception condition is poor, the video signal obtained at the input terminal 1 is considerably degraded, and as shown in FIG. 4A, the signal has a considerable amount of pre-shoots. At this time, in the above conventional technology, as shown in FIG. 4B, the low-pass filter 8
However, even if the synchronous separation circuit 9 Unwanted pulses 21 will occur along with the signal.

そこで、かかる同期分離回路9からの信号が利
得制御信号検波回路14に供給されると、輝度信
号dに不所望なパルス21によるパルス信号22
も付加された輝度信号(第4図D)が得られ、し
かも。パルス信号22の振幅は白レベルよりも大
幅に大きいから、利得制御信号検波回路14から
得られる利得制御信号は、可変利得増幅回路2の
利得を小さくするように作用する。しかるに、低
域フイルタ8を通過した輝度信号の振幅は小さく
なり、プリシユート部分が一層分離基準レベル
Vbを越えて同期分離回路9からは同期信号以外
の不所望なパルスが得られることになり、可変利
得増幅回路2は最小利得の状態で誤ロツクされて
しまうことになる。しかるに、可変利得増幅回路
2を通してテレビジヨン受像機(図示せず)に供
給されるカラー映像信号により、記録モニタする
場合、あるいは、かかるカラー映像信号を記録再
生してモニタする場合には、画像の輝度が充分に
得られず暗い画像となる欠点があつた。
Therefore, when the signal from the synchronization separation circuit 9 is supplied to the gain control signal detection circuit 14, a pulse signal 22 due to the undesired pulse 21 is added to the luminance signal d.
A luminance signal (FIG. 4D) is obtained, which is also added. Since the amplitude of the pulse signal 22 is significantly larger than the white level, the gain control signal obtained from the gain control signal detection circuit 14 acts to reduce the gain of the variable gain amplifier circuit 2. However, the amplitude of the luminance signal that has passed through the low-pass filter 8 becomes smaller, and the pre-cut portion becomes even more at the separation reference level.
If Vb is exceeded, an undesired pulse other than the sync signal will be obtained from the sync separation circuit 9, and the variable gain amplifier circuit 2 will be erroneously locked in the minimum gain state. However, when recording and monitoring a color video signal supplied to a television receiver (not shown) through the variable gain amplifier circuit 2, or when recording and reproducing such a color video signal for monitoring, the image quality is There was a drawback that sufficient brightness could not be obtained, resulting in dark images.

本発明の目的は、上記従来技術の欠点を除き、
自動利得制御回路の誤動作を大幅に低減すること
ができるようにした映像信号処理回路を提供する
にある。
The purpose of the present invention is to eliminate the drawbacks of the above-mentioned prior art,
An object of the present invention is to provide a video signal processing circuit that can significantly reduce malfunctions of an automatic gain control circuit.

この目的を達成するために、本発明は、同期分
離回路が第1、第2の分離基準レベルで各々第
1、第2の同期信号を生成し、前記第1の分離基
準レベルに対して前記第2の分離基準レベルを同
期信号の先端レベルに近く設定し、かつ前記第2
の分離基準レベルで分離された第2の同期信号に
より自動利得制御回路を動作させるとともに、前
記第1の分離基準レベルで分離された第1の同期
信号により、前記色信号処理回路やサーボ回路等
の他の回路を動作させることを特徴とする。
To achieve this objective, the present invention provides that a synchronization separation circuit generates first and second synchronization signals at first and second separation reference levels, respectively, and A second separation reference level is set close to the leading edge level of the synchronization signal, and the second
The second synchronization signal separated at the separation reference level operates the automatic gain control circuit, and the first synchronization signal separated at the first separation reference level operates the color signal processing circuit, the servo circuit, etc. It is characterized by operating other circuits.

以下、本発明の実施例を図面について説明す
る。
Embodiments of the present invention will be described below with reference to the drawings.

第5図は本発明による映像信号処理回路の一実
施例を示すブロツク図であつて、11′は比較回
路、12′は基準電圧源であり、第1図に対応す
る部分には同一符号をつけて説明を一部省略す
る。
FIG. 5 is a block diagram showing an embodiment of the video signal processing circuit according to the present invention, in which 11' is a comparison circuit, 12' is a reference voltage source, and parts corresponding to those in FIG. 1 are given the same reference numerals. I will omit some of the explanation.

第6図A,B,Cは第5図の各部の信号を示す
波形図であつて、第5図に対応する信号には同一
符号をつけている。
6A, B, and C are waveform diagrams showing signals of each part in FIG. 5, and signals corresponding to those in FIG. 5 are given the same reference numerals.

次に、この実施例の動作について説明する。 Next, the operation of this embodiment will be explained.

第5図、第6図において、第1図の従来技術と
同様に、バツフア増幅回路4からの輝度信号aは
低域フイルタ8でプリシユートが緩和され、輝度
信号bとなつて同期分離回路9に供給される。同
期分離回路9において、輝度信号bはクランプ回
路10でクランプされて比較回路11,11′に
供給される。
In FIGS. 5 and 6, similarly to the prior art shown in FIG. 1, the luminance signal a from the buffer amplifier circuit 4 has its pre-cut reduced by the low-pass filter 8, becomes the luminance signal b, and is sent to the sync separation circuit 9. Supplied. In the sync separation circuit 9, the luminance signal b is clamped by a clamp circuit 10 and supplied to comparison circuits 11 and 11'.

比較回路11は、基準電圧源12により、第1
図における比較回路11とほぼ同一の分離基準レ
ベルVbが設定されており、分離基準レベルVb
より位相変動が少ない同期信号が得られる。比較
回路11′は、基準電圧源12′により、比較回路
11の分離基準レベルVbよりも同期信号の先端
に近く、低い分離基準レベルV′bが設定されてお
り、分離基準レベルV′bにより同期信号gが得ら
れ、プリシユートなどにより不所望なパルスがほ
とんど生ずることはない。
The comparison circuit 11 uses the reference voltage source 12 to
A separation reference level V b that is almost the same as that of the comparison circuit 11 in the figure is set, and a synchronization signal with little phase fluctuation can be obtained by the separation reference level V b . The comparison circuit 11' is set to a separation reference level V' b which is closer to the tip of the synchronizing signal and lower than the separation reference level V b of the comparison circuit 11 by the reference voltage source 12' . The synchronizing signal g is obtained by this, and almost no undesired pulses are generated due to preshoots or the like.

比較回路11からの同期信号は、第1図で示し
た従来技術と同様に、クランプ回路5に供給され
るとともに、出力端子13から図示しない色信号
処理回路や各種サーボ系に供給される。
The synchronizing signal from the comparison circuit 11 is supplied to the clamp circuit 5 as in the prior art shown in FIG. 1, and is also supplied from the output terminal 13 to a color signal processing circuit and various servo systems (not shown).

一方、比較回路11′からの同期信号gは利得
制御信号検波回路14に供給され、前述のよう
に、利得制御信号を発生させる。比較回路11′
は不所望なパルスを発生しないから、可変利得増
幅回路2の利得は、入力端子1からのカラー映像
信号の振幅に応じて同期信号の振幅が一定となる
ように正確に動作し、上記従来技術のように、誤
動作を生ずることはない。
On the other hand, the synchronizing signal g from the comparison circuit 11' is supplied to the gain control signal detection circuit 14, which generates a gain control signal as described above. Comparison circuit 11'
does not generate undesired pulses, the gain of the variable gain amplifier circuit 2 operates accurately so that the amplitude of the synchronizing signal is constant according to the amplitude of the color video signal from the input terminal 1, and the gain of the variable gain amplifier circuit 2 operates accurately so that the amplitude of the synchronizing signal is constant according to the amplitude of the color video signal from the input terminal 1. As in, no malfunction will occur.

第7図は第5図の集積化に適した同期分離回路
の一具体例を示す回路図であつて、23は集積化
範囲、24は外付け抵抗、25は外付けコンデン
サ、26ないし36はトランジスタ、37ないし
44は抵抗、45ないし49は定電流源、50は
電源電圧線、51は外付け抵抗、52,53は出
力端子であり、第5図に対応する部分には同一符
号をつけている。
FIG. 7 is a circuit diagram showing a specific example of the synchronous separation circuit suitable for integration as shown in FIG. Transistors, 37 to 44 are resistors, 45 to 49 are constant current sources, 50 is a power supply voltage line, 51 is an external resistor, 52 and 53 are output terminals, and the parts corresponding to those in FIG. 5 are given the same symbols. ing.

第7図において、同期分離回路9は集積化範囲
23にしたがつてIC内集積化され、これに抵抗
24,51とコンデンサ25が外付けされてい
る。
In FIG. 7, the synchronous separation circuit 9 is integrated within an IC according to an integration range 23, and resistors 24, 51 and a capacitor 25 are externally attached to this.

フイールドバツク式のクランプ回路10は、外
付け抵抗24、外付けコンデンサ25、トランジ
スタ26〜30、抵抗37〜41、定電流源45
〜47により構成され、低域フイルタ8の出力で
ある映像信号の同期信号先端、分離基準レベル
Vb,Vb′(第6図B)を規定のレベルに固定す
る。分離レベルVbは抵抗39,40の接続点に
得られ、また、分離基準レベルVb′は抵抗40,
41の接続点に得られる。
The feedback type clamp circuit 10 includes an external resistor 24, an external capacitor 25, transistors 26 to 30, resistors 37 to 41, and a constant current source 45.
~47, the synchronization signal tip of the video signal which is the output of the low-pass filter 8, the separation reference level
V b and V b ' (Figure 6B) are fixed at specified levels. Separation level V b is obtained at the connection point of resistors 39 and 40, and separation reference level V b ' is obtained at the connection point of resistors 40 and 40.
41 connection points are obtained.

比較回路11は、トランジスタ31〜33、抵
抗42、定電流源48により構成され、クランプ
回路10の抵抗39,40の接続点の電圧がトラ
ンジスタ31のベースに印加されて上記分離基準
レベルVbが設定される。比較回路11で分離さ
れた同期信号は出力端子52に得られる。
The comparator circuit 11 is composed of transistors 31 to 33, a resistor 42, and a constant current source 48, and the voltage at the connection point between the resistors 39 and 40 of the clamp circuit 10 is applied to the base of the transistor 31, so that the separation reference level V b is Set. The synchronization signal separated by the comparison circuit 11 is obtained at the output terminal 52.

比較回路11′は、トランジスタ34〜36、
抵抗43,44、定電流源49により構成され、
クランプ回路10の抵抗40,41の接続点の電
圧がトランジスタ34のベースに印加されて上記
分離基準レベルVb′が設定される。比較回路1
1′で分離された同期信号は出力端子53に得ら
れる。
The comparison circuit 11' includes transistors 34 to 36,
Consisting of resistors 43, 44 and a constant current source 49,
The voltage at the connection point between the resistors 40 and 41 of the clamp circuit 10 is applied to the base of the transistor 34 to set the separation reference level V b '. Comparison circuit 1
The synchronizing signal separated at 1' is obtained at output terminal 53.

以上のように、同期分離回路は集積回路化する
ことができ、小型、軽量、低コストの映像信号処
理回路が実現できる。なお、第7図においては、
分離基準レベルの方をフイードバツクさせて上記
効果が得られているが、逆に、低域フイルタ8か
らの映像信号の方をフイードバツクさせても同様
の効果が得られることは明らかである。
As described above, the synchronization separation circuit can be integrated into an integrated circuit, and a small, lightweight, and low-cost video signal processing circuit can be realized. In addition, in Fig. 7,
Although the above effect is obtained by feeding back the separation reference level, it is clear that the same effect can be obtained by feeding back the video signal from the low-pass filter 8.

以上説明したように、本発明によれば、同期信
号の先端部に近く分離基準レベルを設定して同期
信号を分離し、該同期信号により自動利得制御回
路を動作させるものであるから、該自動利得制御
回路には前記同期信号以外の不所望なパルスが供
給されることがなく、前記自動利得制御回路の誤
動作を防止することができ、また、同時に、他の
所定の分離基準レベルを設定して位相変動の少な
い同期信号を分離し、該同期信号により色信号処
理回路、サーボ回路などの他の位相変動時劣化が
大となる回路を動作させるようにするものである
から、位相変動時劣化が大となる回路も安定に動
作させることができ、上記従来技術の欠点を除い
て優れた機能の映像信号処理回路を提供すること
ができる。
As explained above, according to the present invention, the separation reference level is set near the leading end of the synchronization signal to separate the synchronization signal, and the automatic gain control circuit is operated by the synchronization signal. Undesired pulses other than the synchronization signal are not supplied to the gain control circuit, and malfunctions of the automatic gain control circuit can be prevented, and at the same time, other predetermined separation reference levels can be set. This method separates a synchronization signal with little phase fluctuation, and uses this synchronization signal to operate other circuits that are subject to significant deterioration during phase fluctuation, such as color signal processing circuits and servo circuits. Even a circuit with a large value can be operated stably, and a video signal processing circuit with excellent functions can be provided without the drawbacks of the above-mentioned prior art.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は従来の映像信号処理回路の一例を示す
ブロツク図、第2図AないしFは第1図の各部の
信号を示す波形図、第3図A,Bは第1図の一回
路の作用を説明するための波形図、第4図Aない
しDは第1図の自動利得制御回路の誤動作を説明
するための波形図、第5図は本発明による映像信
号処理回路の一実施例を示すブロツク図、第6図
A,B,Cは第5図の各部の信号を示すブロツク
図、第7図は第5図の同期分離回路の一具体例を
示す回路図である。 1……入力端子、2……可変利得増幅回路、7
……出力端子、8……低域フイルタ、9……同期
分離回路、11,11′……比較回路、12,1
2′……基準電圧源、14……利得制御信号検波
回路。
Fig. 1 is a block diagram showing an example of a conventional video signal processing circuit, Fig. 2 A to F are waveform diagrams showing signals of each part of Fig. 1, and Fig. 3 A and B are diagrams of one circuit of Fig. 1. 4A to 4D are waveform diagrams for explaining the malfunction of the automatic gain control circuit of FIG. 1, and FIG. 5 is a waveform diagram for explaining the operation of the automatic gain control circuit of FIG. FIGS. 6A, B, and C are block diagrams showing signals of each part of FIG. 5, and FIG. 7 is a circuit diagram showing a specific example of the synchronous separation circuit of FIG. 5. 1...Input terminal, 2...Variable gain amplifier circuit, 7
...Output terminal, 8...Low-pass filter, 9...Synchronization separation circuit, 11,11'...Comparison circuit, 12,1
2'... Reference voltage source, 14... Gain control signal detection circuit.

Claims (1)

【特許請求の範囲】 1 入力映像信号が供給される自動利得制御回路
と、該自動利得制御回路の出力映像信号から同期
信号を分離する同期分離回路とを備え、該同期分
離回路から出力される該同期信号を該自動利得制
御回路に供給するとともに、所望の外部回路の動
作基準信号とする映像信号処理回路において、 該同期分離回路は、該入力映像信号に対して設
定される第1の分離基準レベルによつて第1の同
期信号を、該第1の分離基準レベルよりも該入力
映像信号の同期先端側のレベルの第2の分離基準
レベルによつて第2の同期信号を夫々生成し、 該第1の同期信号を該所望の外部回路に供給さ
れる上記同期信号とし、該第2の同期信号を該自
動利得制御回路に供給される上記同期信号とする
ことを特徴とする映像信号処理回路。
[Claims] 1. An automatic gain control circuit to which an input video signal is supplied, and a synchronization separation circuit that separates a synchronization signal from the output video signal of the automatic gain control circuit, the synchronization signal being output from the synchronization separation circuit. In a video signal processing circuit that supplies the synchronization signal to the automatic gain control circuit and uses it as an operation reference signal for a desired external circuit, the synchronization separation circuit has a first separation signal set for the input video signal. A first synchronization signal is generated based on a reference level, and a second synchronization signal is generated based on a second separation reference level that is a level closer to the synchronization tip side of the input video signal than the first separation reference level. , wherein the first synchronization signal is the synchronization signal supplied to the desired external circuit, and the second synchronization signal is the synchronization signal supplied to the automatic gain control circuit. processing circuit.
JP57105484A 1982-06-21 1982-06-21 Video signal processing circuit Granted JPS58222680A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57105484A JPS58222680A (en) 1982-06-21 1982-06-21 Video signal processing circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57105484A JPS58222680A (en) 1982-06-21 1982-06-21 Video signal processing circuit

Publications (2)

Publication Number Publication Date
JPS58222680A JPS58222680A (en) 1983-12-24
JPH0415673B2 true JPH0415673B2 (en) 1992-03-18

Family

ID=14408860

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57105484A Granted JPS58222680A (en) 1982-06-21 1982-06-21 Video signal processing circuit

Country Status (1)

Country Link
JP (1) JPS58222680A (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004093442A1 (en) * 2003-04-15 2004-10-28 Asahi Kasei Emd Corporation Automatic gain control circuit

Also Published As

Publication number Publication date
JPS58222680A (en) 1983-12-24

Similar Documents

Publication Publication Date Title
EP0447210B1 (en) Carrier reset FM modulator and method of frequency modulating video signals
US4843488A (en) Noise elimination circuit for reproduction of audio signals in a magnetic tape recording and reproducing apparatus
JPH0415673B2 (en)
US4345279A (en) Time base correction apparatus
JP3135253B2 (en) Signal processing device
US4435657A (en) Phase detector circuit
JP3277432B2 (en) Phase locked loop circuit
JP3140191B2 (en) Automatic frequency adjustment circuit of filter circuit
KR100230163B1 (en) Integrated circuit, variable filter adjustment method for the circuit, electronic equipment using the circuit
KR900001875Y1 (en) Correcting apparatus of synchronizing signal level for vcr
JP2855765B2 (en) Video signal processing circuit
JP2549147B2 (en) Clamp circuit
JPS6111517B2 (en)
KR890000151Y1 (en) Synchronizing signal generating circuit of hifi-vtr
JPH0736617B2 (en) Automatic gain control device
JP2953855B2 (en) Multiplex signal recording adjustment method
KR900005144Y1 (en) Synchronizing distortion compensating circuit
JPH05274787A (en) Automatic gain control circuit
KR960007566Y1 (en) Voice signal processing circuit
JPS6128269B2 (en)
JPH11127572A (en) Switching regulator and magnetic recorder/player
JPS6258199B2 (en)
JPH10327333A (en) Signal processing circuit
JPH0212058B2 (en)
JPH0423345B2 (en)