JPH0414523B2 - - Google Patents

Info

Publication number
JPH0414523B2
JPH0414523B2 JP57106402A JP10640282A JPH0414523B2 JP H0414523 B2 JPH0414523 B2 JP H0414523B2 JP 57106402 A JP57106402 A JP 57106402A JP 10640282 A JP10640282 A JP 10640282A JP H0414523 B2 JPH0414523 B2 JP H0414523B2
Authority
JP
Japan
Prior art keywords
transistor
input
emitter
collector
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP57106402A
Other languages
Japanese (ja)
Other versions
JPS58222603A (en
Inventor
Yasutaka Horiba
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP57106402A priority Critical patent/JPS58222603A/en
Publication of JPS58222603A publication Critical patent/JPS58222603A/en
Publication of JPH0414523B2 publication Critical patent/JPH0414523B2/ja
Granted legal-status Critical Current

Links

Description

【発明の詳細な説明】 この発明は半導体集積回路などの半導体回路の
入力保護回路に係り、入力回路の静電破壊を防止
する回路に関するものである。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to an input protection circuit for a semiconductor circuit such as a semiconductor integrated circuit, and more particularly to a circuit for preventing electrostatic damage to an input circuit.

第1図は従来の入力保護回路の一例を示す回路
図で、1,2はエミツタを共通に接続され差動増
幅器を構成するnpn形のトランジスタ、3はトラ
ンジスタ1のベースに接続された入力端子、4は
トランジスタ2のベースに接続された基準電圧供
給端子、5は高電位側の電源電圧供給端子、6は
低電位側電源電圧供給端子(接地端子という)、
7はトランジスタ1のベースに陰極が接続され、
接地端子6に陽極が接続されたダイオード、8は
トランジスタ1,2の共通接続エミツタと接地端
子6との間に接続されたエミツタ負荷抵抗となる
抵抗素子、9,10はそれぞれトランジスタ1,
2のコレクタと電源電圧供給端子15との間に接
続されたコレクタ負荷抵抗となる負荷素子、11
はトランジスタ1のコレクタから引き出された出
力端子である。
Figure 1 is a circuit diagram showing an example of a conventional input protection circuit, in which 1 and 2 are npn transistors whose emitters are commonly connected to form a differential amplifier, and 3 is an input terminal connected to the base of transistor 1. , 4 is a reference voltage supply terminal connected to the base of transistor 2, 5 is a high potential side power supply voltage supply terminal, 6 is a low potential side power supply voltage supply terminal (referred to as a ground terminal),
7 has a cathode connected to the base of transistor 1,
A diode whose anode is connected to the ground terminal 6; 8 is a resistance element connected between the commonly connected emitters of transistors 1 and 2 and the ground terminal 6 and serves as an emitter load resistance; 9 and 10 are transistors 1 and 10, respectively;
A load element 11 serving as a collector load resistance connected between the collector of No. 2 and the power supply voltage supply terminal 15;
is an output terminal drawn out from the collector of transistor 1.

トランジスタ1,2による差動増幅器接続回路
は広くコモン・モード・ロジツク(CML)回路
として用いられるもので、ダイオード7は入力保
護回路を構成する。
A differential amplifier connection circuit including transistors 1 and 2 is widely used as a common mode logic (CML) circuit, and diode 7 constitutes an input protection circuit.

次に、この回路の動作について説明する。ま
ず、高電位側の電源電圧供給端子5および接地端
子6に所定の電圧を供給し、入力端子3に基準電
圧より高い(Hレベル)電圧を加えれば出力端子
11にはLレベル出力が得られ、入力端子3に基
準電圧より低い(Lレベル)電圧を加えれば出力
端子11にはHレベル出力が得られる。
Next, the operation of this circuit will be explained. First, if a predetermined voltage is supplied to the power supply voltage supply terminal 5 and the ground terminal 6 on the high potential side, and a voltage higher than the reference voltage (H level) is applied to the input terminal 3, an L level output is obtained at the output terminal 11. , if a voltage lower than the reference voltage (L level) is applied to the input terminal 3, an H level output is obtained at the output terminal 11.

いま、もし入力端子3にはサージなどの正の大
電圧が加えられた場合を考える。このとき、トラ
ンジスタ1のベース・コレクタ接合及びベース・
エミツタ接合は順方向に導通する。そして、この
回路が固体集積回路で構成されてい場合、第1図
に破線によつて示したように、抵抗9,8にそれ
ぞれ寄生す寄生ダイオード12,13も順方向に
導通するので、加えられた静電チヤージは電源端
子5から電源線へ流れる。このときの電流によつ
てトランジスタ1のベース・エミツタ接合、ベー
ス・コレクタ接合および寄生ダイオード12,1
3が破壊されなければ、第1図の回路はサージ電
圧経過後も正常に動作する。
Now, let us consider a case where a large positive voltage such as a surge is applied to the input terminal 3. At this time, the base-collector junction of transistor 1 and the base-collector junction
The emitter junction conducts in the forward direction. If this circuit is composed of a solid-state integrated circuit, as shown by the broken lines in FIG. The electrostatic charge flows from the power supply terminal 5 to the power supply line. The current at this time causes the base-emitter junction, base-collector junction, and parasitic diodes 12, 1 of transistor 1 to
3 is not destroyed, the circuit of FIG. 1 will operate normally even after the surge voltage has passed.

次に、入力端子3に負の大きなサージ電圧が加
えられた場合を考える。このサージ電圧が低電位
側電源電圧よりも十分低くなるとダイオード7は
順方向に導通し、加えられた負の静電チヤージは
接地端子6から電源線へ流れる。このときの電流
に対してダイオード7が破壊されなければ、第1
図の回路はサージ電圧経過後も正常に動作する。
即ち、ダイオード7は入力保護ダイオードとして
動作する。
Next, consider a case where a large negative surge voltage is applied to the input terminal 3. When this surge voltage becomes sufficiently lower than the low-potential side power supply voltage, the diode 7 becomes conductive in the forward direction, and the applied negative electrostatic charge flows from the ground terminal 6 to the power supply line. If the diode 7 is not destroyed by the current at this time, the first
The circuit shown in the figure operates normally even after the surge voltage has passed.
That is, diode 7 operates as an input protection diode.

ところが、負の大きなサージが入力端子3に印
加されると、ダイオード7が導通してダイオード
7に大きな電流が流れることになる。このよう
に、負の大きなサージに基づいてダイオード7に
大電流が流れると、この大電流に応じて瞬時的に
はダイオード7の両端間の電圧が増大する。つま
り、ダイオード7に流れた大電流とダイオード7
の導通状態におけるダイオード7のインピーダン
スとの積に相当する電圧がダイオード7の両端間
に現れるものである。その結果、入力端子3と接
地端子6との間にかなり大きな負電圧が残り、こ
れがトランジスタ1のベースに加わり、トランジ
スタ1のベース・コレクタ接合およびベース・エ
ミツタ接合を逆方向にバイアスする。この負電圧
はダイオード7を通して静電チヤージが放電する
ことによつて次第に減衰するのであるが、これが
減衰するまでにトランジスタ1の前記両接合が破
壊されることがある。特に、ベース・エミツタ接
合は耐圧が小さいので、ベース・コレクタ接合よ
り先に破壊に至ることが多い。
However, when a large negative surge is applied to the input terminal 3, the diode 7 becomes conductive and a large current flows through the diode 7. In this way, when a large current flows through the diode 7 based on a large negative surge, the voltage across the diode 7 instantaneously increases in response to this large current. In other words, the large current flowing through diode 7 and the diode 7
A voltage corresponding to the product of the impedance of the diode 7 in the conductive state appears across the diode 7. As a result, a fairly large negative voltage remains between the input terminal 3 and the ground terminal 6, which is applied to the base of the transistor 1 and biases the base-collector and base-emitter junctions of the transistor 1 in the opposite direction. This negative voltage gradually attenuates as the electrostatic charge discharges through the diode 7, but both junctions of the transistor 1 may be destroyed before this attenuates. In particular, since the base-emitter junction has a low breakdown voltage, it often breaks down before the base-collector junction.

この発明は以上のような点に鑑みてなされたも
ので、入力保護素子としてトランジスタを用いる
ことによつて被保護トランジスタの接合に逆電圧
を与えるようなサージ電圧が入力端子に加わつた
ときに、導通して、そのサージ電圧を短絡すると
ともに被保護トランジスタの接合をも短絡するよ
うにして、被保護トランジスタを破壊させること
のない入力保護回路を提供することを目的として
いる。
This invention was made in view of the above points, and by using a transistor as an input protection element, when a surge voltage that applies a reverse voltage to the junction of the protected transistor is applied to the input terminal, It is an object of the present invention to provide an input protection circuit that conducts to short-circuit the surge voltage and also short-circuit the junction of the protected transistor, thereby preventing the protected transistor from being destroyed.

第2図はこの発明の第1の実施例を示す回路図
で、以下各実施例とも従来例および前出の実施例
と同等部分は同一符号で示す。図において、14
はnpn形の入力保護トランジスタで、エミツタは
入力端子3に、ベースは接地端子6に、コレクタ
は被保護トランジスタ1のエミツタに接続されて
いる。
FIG. 2 is a circuit diagram showing a first embodiment of the present invention, and in each of the embodiments hereinafter, parts equivalent to those of the conventional example and the previous embodiment are designated by the same reference numerals. In the figure, 14
is an npn type input protection transistor whose emitter is connected to the input terminal 3, whose base is connected to the ground terminal 6, and whose collector is connected to the emitter of the protected transistor 1.

この第1の実施例回路において、入力端子3に
正のサージ電圧が印加されたときの動作は従来例
回路と全く同様である。
In this first embodiment circuit, the operation when a positive surge voltage is applied to the input terminal 3 is exactly the same as the conventional circuit.

次に、入力端子3に負の大きなサージ電圧が印
加された場合を考える。入力保護トランジスタ1
4のエミツタ電位が、接地端子6の電位よりも入
力保護トランジスタ14のベース・エミツタ間順
方向電圧以上負になると、入力保護トランジスタ
14は導通し、この入力保護トランジスタ14の
ベース電流に対して増幅された大きな電流が入力
保護トランジスタ14のコレクタからエミツタに
向かつて流れ、トランジスタ1のエミツタ点にた
まつていた電荷を放電する。このとき入力保護ト
ランジスタ14のエミツタの電位が接地端子6す
なわちベースの電位より入力保護トランジスタ1
4のベース・エミツタ間順方向電圧以上になる
と、入力保護トランジスタ14は導通し、入力保
護トランジスタ14のベース電流に対して入力保
護トランジスタ14のエミツタとコレクタとの間
に増幅された大きな電流が流れる。このとき、入
力保護トランジスタ14のベースとエミツタ間の
電圧は、ベース・エミツタ間順方向電圧よりわず
かに高い電圧であり、ベース・エミツタ間順方向
電圧以上になると速やかに入力保護トランジスタ
14のエミツタとコレクタとの間に大きな電流が
流れて入力保護トランジスタ14のエミツタとコ
レクタの電位をほぼ同電位にしているものであ
る。ゆえに、入力保護トランジスタ14のエミツ
タとコレクタとの間に大きな電流が流れることに
より、トランジスタ1のエミツタの電位は入力端
子3に接続されたトランジスタ1のベースとほぼ
同電位に保持されたまま下降する。従つて、トラ
ンジスタ1のベース・エミツタ接合には殆んど逆
電圧が加わらないので、この接合が破壊されるの
を防ぐことができる。
Next, consider a case where a large negative surge voltage is applied to the input terminal 3. Input protection transistor 1
When the emitter potential of the input protection transistor 14 becomes more negative than the potential of the ground terminal 6 by a forward voltage between the base and emitter of the input protection transistor 14, the input protection transistor 14 becomes conductive, and the base current of the input protection transistor 14 is amplified. A large current flows from the collector of the input protection transistor 14 toward the emitter, discharging the charge accumulated at the emitter point of the transistor 1. At this time, the potential of the emitter of the input protection transistor 14 is lower than the potential of the ground terminal 6, that is, the base of the input protection transistor 14.
4, the input protection transistor 14 becomes conductive, and a large current flows between the emitter and collector of the input protection transistor 14, which is amplified with respect to the base current of the input protection transistor 14. . At this time, the voltage between the base and emitter of the input protection transistor 14 is slightly higher than the forward voltage between the base and emitter. A large current flows between the input protection transistor 14 and the collector, making the emitter and collector potentials of the input protection transistor 14 almost the same potential. Therefore, as a large current flows between the emitter and the collector of the input protection transistor 14, the potential of the emitter of the transistor 1 decreases while being maintained at approximately the same potential as the base of the transistor 1 connected to the input terminal 3. . Therefore, since almost no reverse voltage is applied to the base-emitter junction of transistor 1, this junction can be prevented from being destroyed.

第3図はこの発明の第2の実施例を示す回路図
で、第1の実施例における入力保護トランジスタ
14とベース,エミツタをそれぞれ共通接続した
第2の入力保護トランジスタ15を設け、そのコ
レクタをトランジスタ1のコレクタに接続したも
のである。この第2の実施例では第1の入力保護
トランジスタ14がトランジスタ1のベース・エ
ミツタ接合を保護すると全く同様に、第2の入力
保護トランジスタ15はトランジスタ1のベー
ス・コレクタ接合を保護する。
FIG. 3 is a circuit diagram showing a second embodiment of the present invention, in which a second input protection transistor 15 is provided whose base and emitter are commonly connected to the input protection transistor 14 in the first embodiment, and whose collector is connected to the input protection transistor 14 in the first embodiment. It is connected to the collector of transistor 1. In this second embodiment, just as the first input protection transistor 14 protects the base-emitter junction of transistor 1, the second input protection transistor 15 protects the base-collector junction of transistor 1.

なお、上記第1、第2の実施例では入力保護ト
ランジスタのエミツタを入力端子に接続し、コレ
クタを被保護トランジスタのエミツタまたはコレ
クタへ接続したが、入力保護トランジスタのエミ
ツタとコレクタとを入れかえてもよく、この場合
負のサージ電圧に対しては殆んど同様の保護機能
を果し、更に正のサージ電圧に対してはベース・
エミツタ接合の逆耐圧に比してベース・コレクタ
接合の逆耐圧が大きいので入力保護トランジスタ
自体の破壊が少なくなる。
Note that in the first and second embodiments, the emitter of the input protection transistor is connected to the input terminal, and the collector is connected to the emitter or collector of the protected transistor, but even if the emitter and collector of the input protection transistor are swapped, Often, this provides almost the same protection against negative surge voltages, and even more protection against positive surge voltages.
Since the reverse breakdown voltage of the base-collector junction is larger than that of the emitter junction, the input protection transistor itself is less likely to be destroyed.

第4図はこの発明の第3の実施例を示す回路図
である。この第3の実施例では、マルチコレクタ
の入力保護トランジスタ16を用い、エミツタお
よびベースは第1および第2の実施例と同様それ
ぞれ入力端子3および接地端子6に接続され、第
1のコレクタがトランジスタ1のコレクタに、第
2のコレクタはトランジスタ1のエミツタに接続
される。この第3の実施例の動作は第3図に示し
た第2の実施例の動作と実質的に同一であること
は容易に理解できよう。ここで入力保護トランジ
スタ16は通常の集積回路構造のトランジスタに
おいて構成できるマルチエミツタトランジスタを
逆方向動作させてマルチコレクタトランジスタと
して用いる。従つて、前述の入力端子に入力保護
トランジスタのコレクタを接続した場合に相当し
入力保護トランジスタ16自体も正サージ入力に
よつて破壊され難い利点がある。
FIG. 4 is a circuit diagram showing a third embodiment of the invention. In this third embodiment, a multi-collector input protection transistor 16 is used, the emitter and base are connected to the input terminal 3 and the ground terminal 6, respectively, as in the first and second embodiments, and the first collector is connected to the transistor 1 and the second collector is connected to the emitter of transistor 1. It will be easily understood that the operation of this third embodiment is substantially the same as that of the second embodiment shown in FIG. Here, the input protection transistor 16 is a multi-emitter transistor which can be configured as a transistor of a normal integrated circuit structure and is operated in the reverse direction and used as a multi-collector transistor. Therefore, this corresponds to the case where the collector of the input protection transistor is connected to the input terminal described above, and there is an advantage that the input protection transistor 16 itself is not easily destroyed by positive surge input.

なお、上記各実施例とも入力トランジスタは
npnトランジスタの場合を示し、従つて、保護ト
ランジスタにnpnトランジスタを用いたが、入力
トランジスタがpnp形の場合には保護トランジス
タにはpnpトランジスタを用いるのは当然であ
る。
In addition, in each of the above embodiments, the input transistor is
Although the case of an npn transistor is shown and therefore an npn transistor is used as the protection transistor, it is natural to use a pnp transistor as the protection transistor when the input transistor is a pnp type.

以上のように、この発明では入力保護素子とし
て入力トランジスタと同一伝導形のトランジスタ
を用い、入力トランジスタを遮断する極性の入力
サージ電圧に対して導通応動して入力トランジス
タのベースとエミツタとを短絡するようにしたの
で、入力トランジスタの接合の逆電圧による破壊
を防止できる。
As described above, in this invention, a transistor of the same conductivity type as the input transistor is used as an input protection element, and the base and emitter of the input transistor are short-circuited in response to an input surge voltage having a polarity that cuts off the input transistor. This makes it possible to prevent the junction of the input transistor from being destroyed by reverse voltage.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は従来の入力保護回路の一例を示す回路
図、第2図、第3図および第4図はそれぞれこの
発明の第1,第2および第3の実施例を示す回路
図である。 図において、1は入力トランジスタ、3は入力
端子、5は高電位側の電源電圧供給端子、6は低
電位側の電源電圧供給端子、14,15は保護ト
ランジスタ、16はマルチコレクタの保護トラン
ジスタである。なお、図中同一符号は同一または
相当部分を示す。
FIG. 1 is a circuit diagram showing an example of a conventional input protection circuit, and FIGS. 2, 3, and 4 are circuit diagrams showing first, second, and third embodiments of the present invention, respectively. In the figure, 1 is an input transistor, 3 is an input terminal, 5 is a high potential side power supply voltage supply terminal, 6 is a low potential side power supply voltage supply terminal, 14 and 15 are protection transistors, and 16 is a multi-collector protection transistor. be. Note that the same reference numerals in the figures indicate the same or corresponding parts.

Claims (1)

【特許請求の範囲】 1 入力端子にベースが接続され、エミツタが抵
抗素子を介して第1の電源電圧供給端子に接続さ
れるとともに、コレクタが負荷素子を介して第2
の電源電圧供給端子に接続される入力回路を構成
する入力トランジスタを入力過電圧から保護する
回路であつて、ベースが上記第1の電源電圧供給
端子に接続され、エミツタあるいはコレクタの一
方の電極が上記入力端子に接続されるとともに、
エミツタあるいはコレクタの他方の電極が上記入
力トランジスタのエミツタに接続され、上記入力
トランジスタと同一伝導型からなる保護トランジ
スタを上記入力回路とともに同一の半導体基板に
設けたことを特徴とする入力保護回路。 2 保護トランジスタは2つのコレクタを有し、
エミツタが入力端子に接続され、一方のコレクタ
が入力トランジスタのエミツタに接続されるとと
もに他方のコレクタが入力トランジスタのコレク
タに接続されたことを特徴とする特許請求の範囲
第1項記載の入力保護回路。
[Claims] 1. The base is connected to the input terminal, the emitter is connected to the first power supply voltage supply terminal via the resistance element, and the collector is connected to the second power supply voltage supply terminal via the load element.
A circuit for protecting an input transistor constituting an input circuit connected to a power supply voltage supply terminal of the first power supply voltage supply terminal from input overvoltage, the base of which is connected to the first power supply voltage supply terminal, and one electrode of the emitter or collector connected to the first power supply voltage supply terminal of the first power supply voltage supply terminal. It is connected to the input terminal and
An input protection circuit characterized in that the other electrode of the emitter or collector is connected to the emitter of the input transistor, and a protection transistor having the same conductivity type as the input transistor is provided on the same semiconductor substrate as the input circuit. 2 The protection transistor has two collectors,
The input protection circuit according to claim 1, wherein the emitter is connected to the input terminal, one collector is connected to the emitter of the input transistor, and the other collector is connected to the collector of the input transistor. .
JP57106402A 1982-06-19 1982-06-19 Input protection circuit Granted JPS58222603A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57106402A JPS58222603A (en) 1982-06-19 1982-06-19 Input protection circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57106402A JPS58222603A (en) 1982-06-19 1982-06-19 Input protection circuit

Publications (2)

Publication Number Publication Date
JPS58222603A JPS58222603A (en) 1983-12-24
JPH0414523B2 true JPH0414523B2 (en) 1992-03-13

Family

ID=14432687

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57106402A Granted JPS58222603A (en) 1982-06-19 1982-06-19 Input protection circuit

Country Status (1)

Country Link
JP (1) JPS58222603A (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS492433U (en) * 1972-04-08 1974-01-10
JPS5040917U (en) * 1973-08-16 1975-04-25

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS492433U (en) * 1972-04-08 1974-01-10
JPS5040917U (en) * 1973-08-16 1975-04-25

Also Published As

Publication number Publication date
JPS58222603A (en) 1983-12-24

Similar Documents

Publication Publication Date Title
EP0032046B1 (en) Circuitry for protecting a semiconductor device against static electricity
US4870530A (en) Electrostatic discharge protection circuitry for any two external pins of an I.C. package
JP3492666B2 (en) ESD protection circuit for semiconductor device
US6246079B1 (en) SCR circuit with a high trigger current
US5568345A (en) Overvoltage protection circuit
US6385116B2 (en) Semiconductor integrated device
US3562547A (en) Protection diode for integrated circuit
EP1181773B1 (en) Overvoltage protection
JP2723904B2 (en) Electrostatic protection element and electrostatic protection circuit
US6414830B1 (en) ESD protection circuit for integrated circuit with operating voltages exceeding power supply voltages
JPH0414523B2 (en)
US4774620A (en) Logic circuit
JPS5836537B2 (en) Noise suppression circuit
JP3101481B2 (en) Semiconductor device
JP2878817B2 (en) Electrostatic protection circuit
JPS6361783B2 (en)
JP4083481B2 (en) Surge protection circuit
US4689500A (en) Comparator with substrate injection protection
JP3135277B2 (en) Overvoltage protection device
JPH0656850B2 (en) Semiconductor device
JP2633831B2 (en) Bipolar semiconductor integrated circuit
JPH10200056A (en) Bipolar ic
JP2953026B2 (en) Electrostatic protection device for semiconductor integrated circuit device
JPH02252261A (en) Semiconductor integrated circuit device
JPH0644206B2 (en) Constant voltage circuit for semiconductor integrated circuit