JPH04139954A - 画像処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

〈産業上の利用分野〉 本発明は、電子的な画像処理によって原画像中の特定画
像を切り抜くための「抜きマスク」を作成する抜きマス
ク作成装置や、種々の絵柄を所望のレイアウト処理する
ための電子集版装置などの画像処理装置に係り、特に、
種々の原画像を格納している磁気テープや光ディスクな
どの外部画像記憶装置と、上述したような画像処理を行
うための画像処理ターミナルとの間の原画像データを効
率よく伝送するための技術に関する。 〈従来の技術〉 従来、この種の抜きマスク作成装置や電子集版装置で画
像処理の対象となる画像データは、製版用カラースキャ
ナやイメージスキャナなどで原稿を走査することによっ
て得られた、例えば黄（Ｙ）、マゼンタ（Ｍ）、シアン
（Ｃ）、墨（Ｋ）の多色画像データや、あるいは、赤（
Ｒ）、緑（Ｇ）、青（Ｂ）の多色画像データであり、こ
れらの多色画像データは、磁気テープや光ディスクなど
の外部画像記憶装置に記憶・保管されている。 外部画像記憶装置（特に、磁気テープ）は、集版装置や
抜きマスク作成装置の画像処理時間に比較して、そのア
クセス時間が相当長いので、画像処理に際しては、外部
画像記憶装置から必要な原画像の多色画像データを取り
出して、これらをアクセス時間の短い画像メモリに−・
旦、格納している。そして、抜きマスク作成装置や集版
装置の各画像処理ターミナルから必要に応じて原画像の
多色画像データを前記画像メモリから読み出し、これら
の多色画像データに対して、輪郭線の抽出処理や、原画
像のレイアウトシミュレーションなどの画像処理を行っ
ている。 〈発明が解決しようとする課題〉 しかしながら、このような構成を有する従来例の場合に
は、次のような問題点がある。 すなわち、上述した従来の画像処理装置は、１つの画像
処理ターミナルが、外部画像記憶装置と画像メモリとを
専有するので、複数台の画像処理ターミナルでそれぞれ
個別に大量の画像処理を行おうとした場合、それぞれの
画像処理ターミナルに対して外部画像記憶装置と画像メ
モリを設置する必要があるため、システムが大掛かりに
なりコストが嵩むという問題点がある。 そこで、各々１台の外部画像記憶装置と画像メモリと、
複数台の画像処理ターミナルとの間を、それぞれ個別の
データバスやコントロールバスで接続し、各画像処理タ
ーミナルが前記外部画像記憶装置と画像メモリを共用す
ることも考えられる。 しかＵ７、このような画像処理装置によっても、各画像
処理ターミナルごとに専用のバスを敷設するのはコスト
高になり、また、画像処理ターミナルの台数を増設する
と、そのたびに専用バスを敷設するという煩雑な作業が
必要になり、極めて汎用性の低いシステムになることが
予想される。 本発明は、このような事情に鑑みてなされたものであっ
て、複数台の画像処理ターミナルが外部画像記憶装置や
画像メモリを共用することができる汎用性の高い画像処
理装置を提供することをｌ］的としている。 〈課題を解決するための手段〉 本発明は、このような目的を達成するために、次のよう
な構成をとる。 即ち、本発明に係る画像処理装置は、 種々の原画像データを記憶している外部画像記憶装置と
、 前記外部画像記憶装置から伝送されてきた原画像データ
を記憶する画像メモリと、 前記画像メモリから伝送されてきた原画像データに対し
て所要の画像処理を施す複数台の画像処環ターミナルと
、 前記外部画像記憶装置から画像メモリへのデータ伝送、
および画像メモリから前記各画像処理クミナルへのデー
タ伝送を単一のデータバスを介して時分割に行うために
、ｌバスサイクル（詳細は後述する）を複数個の微小な
タイムスロットに分割し、前記外部画像記憶装置、画像
メモリ、および各画像処理ターミナルに必要に応じて使
用スロットに対応したスロット識別データを予め割り付
けておき、一方、１バスサイクルを構成する各スロット
に対応したバス制御信号を前記外部画像記憶装置、画像
メモリ、各画像処理ターミナルに接続するバス制御線上
に順に乗せるデータ伝送制御手段と、 前記外部画像記憶装置に付設され、前記データ伝送制御
手段によって予め割り付けられたスロット識別データと
、前記バス制御信号とを逐次比較し、両者が一致したと
きに、所要の原画像データをデータバスに乗せるタイミ
ングを発生する第１のスロットモニタ手段と、 前記画像メモリを個別にアクセスするための複数個のチ
ャンネルにそれぞれυ１り付けられたスロット識別デー
タと、前記バス制御信閃とを逐次比較し、両者が一致し
たときに、該当チャンネルのアドレス要求を出す各チャ
ンネルごとの第２のスロットモニタ手段と、 データ伝送制御手段からの指定に基づいて、画像メモリ
を個別にアクセスするための複数個のチャンネルを備え
、前記第２のスロットモニタ手段からの所要チャンネル
のアドレス要求に応じて、該当チャンネルについて２次
元的にアドレスを発生させて、画像メモリへの原画像デ
ータの書き込み、または読み出しを各チャンネルごとに
行う画像メモリ制御手段と、 前記各画像処理ターミナルに付設され、予め割り付けら
れたスロット識別データと、前記バス制御信号とを逐次
比較し、両者が一致したしたときに、データバス上の原
画像データを当該画像処理ターミナル内へ取り込むタイ
ミングを発生させる第３のスロットモニタ手段と、 を備えたものである。 く作用〉 本発明の作用は次のとおりである。 例えば、外部画像記憶装置から画像メモリへの原画像デ
ータの書き込みと、二つの画像処理ターミナルが画像メ
モリから原画像データの読み出しを行っている場合を想
定する。このような場合、データ伝送制御手段は、１バ
スザイクルを３つのスロット＃１〜＃３に分割し、例え
ば外部画像記憶装置から画像メモリへの原画像データの
書き込みにスロット＃１を、第１の画像処理ターミナル
による画像メモリからの原画像データの読み出しにスロ
ット＃２を、第２の画像処理ターミナルによる画像メモ
リからの原画像データの読み出しにスロット＃３を割り
付ける。 そして、データ伝送制御手段は、スロット＃１のスロッ
ト識別データを外部記憶装置の第１のスロットモニタ手
段と、画像メモリを個別にアクセスする複数個のチャン
ネルのうちの一つであるチャンネルＮｏＯに対応した第
２のスロントモニタ手段とに伝送する。同様に、スロッ
ト＃２のスロット識別データを画像メモリのチャンネル
Ｎｏ、　１に対応した第２のスロワＩ・モニタ手段と、
第１の画像処理ターミナルの第３のスロントモニタ手段
に伝送する。また、スロット＃３のスロット識別ゲタを
画像メモリのチャンネルＮｏ、　２に対応した第２のス
ロットモニタ手段と、第２の画像処理ターミナルの第３
のスロットモニタ手段に伝送する。 以上のようにして該当スロットモニタ手段に使用スロッ
トのスロット識別データを割りイ１けると、データ伝送
制御手段はバス制御線上に１バスサイルを構成する各ス
ロットに対応したバス制御信号を順に出力する。 以下、外部画像記憶装置から画像メモリへのデク転送に
ついて説明する。 外部画像記憶装置の第１のスロットモニタ手段は、予め
割り付けられたスロット＃１のスロット識別データとバ
ス制御線上のバス制御信ひとを逐次比較し、両名が一致
したときに、データ伝送制御手段から指定されていた原
画像テークの一部をデータバスに出力する。以下、スロ
ット＃１が確認されるごとに、原画像データをデータバ
スに出力する。 画像メモリのチャンネルＮＯ３０の第２のスロットモニ
タ部は、予め割り付けられたスロット＃１とバス制御線
−トのバス制御信号を逐次比較し、両者が一致したとき
に、データバス上の原画像データの取り込みタイミング
（具体的には、書き込みアドレス要求）を画像メモリ制
御手段に与える。これにより、画像メモリ制御手段は、
データバス上のスロット＃１番こ対応した原画像データ
を取り込んで、データ伝送制御手段によって指定された
アドレス領域に書き込む。以下、スロット＃１が確認さ
れるごとに、原画像データの書き込みが行われる。 次に、画像メモリから第１の画像処理ターミナルへの原
画像データの伝送について説明する。 画像メモリは、データ伝送制御手段から指定されたアド
レス領域の原画像データを、チャンネルＮｏ、　］を使
って読み出す。具体的には、チャンネルＮｏ、　１の第
２のスロットモニタ手段が自己のスロット＃２を確認し
たききに、画像メモリ制御手段に対して、読み出しアド
レス要求を出し、この要求に従って、画像メモリ制御手
段が発生した２次元的なアドレスに従って原画像データ
が読み出され、スロット＃２に同期したタイミングでデ
ータバスに乗せられる。 第１の画像処理ターミナルにイ」設された第３のスロッ
トモニタ手段は、自己のスロット＃２を確認したときに
、第１の画像処理ターミナルに対して、データの取り込
みタイミングを与える。これにより、データバス上のス
ロット＃２で伝送されてきた原画像データが第１の画像
処理ターミナルに取り込まれる。 一方、画像メモリから第２の画像処理ターミナルへの原
画像データの伝送は、上述の第１の画像処理ターミナル
の場合と基本的には同様に行われる。ただし、画像メモ
リからの原画像データの読み出しは、チャンネルＮｏ、
　２が使用される、また、データ伝送はスロット＃３が
使用される。 以上のようにして、外部画像記憶装置から画像メモリへ
の原画像データの書き込みは、各画像処理ターミナルに
おける画像処理とは無関係に独立して（バンクグランド
的に）行われる。また、各画像処理ターミナルによる画
像メモリからの原画像データの読み出しも、各チャンネ
ルごとに独立して行われ、見掛は上、同時的な併行処理
が行われる。 〈実施例〉 以下、本発明の実施例を図面に基づいて詳細に説明する
。 第１図は本発明の一実施例に係る画像処理装置の概略構
成を示したブロック図である。 本実施例に係る画像処理装置は、種々の原画像データを
格納する磁気テープや光ディスクなどで構成された外部
画像記憶装置１と、この外部画像記憶装置１とデータバ
スＤＢとの人出力インターフェース（１７Ｆ）２と、前
記外部画像記憶装置１からデータバスＤＢを介して時分
割に伝送されてきた複数の原画像データを記憶する大容
量のアドレス空間をもったランダムアクセス可能な画像
メモリ３と、前記画像メモリ３に対して２次元的な領域
（矩形ウィンドウ状）の画像データのアドレスを発生す
ることにより、データバスＤＢとの間で原画像データの
入出力を行う互いに独立した複数個のチャンネル（本実
施例では４チヤンネル）を備えたマルチウインドウジエ
ネレーク４と、画像メモリ３から読み出した原画像のう
ちから所要の画像を切り抜いたり、原画像のレクンチ、
レイアウトシミュレーションなどを行うための複数台（
本実施例では３台）の画像処理ターミナル５と、これら
の画像処理ターミナル５からの要求に応じて外部記憶装
置１や画像メモリ３などに制御指令を出すホストコンピ
ュータ６と、このホストコンピュータ６からの指令に基
づき、−上述した外部画像記憶装置１と画像メモリ３と
の間、あるいは画像メモリ３と各画像処理ターミナル５
との間の原画像データの時分割伝送のタイミングを与え
るバスコントローラ７などを含む。 本画像処理装置は、原画像データを時分割伝送するため
のデータバスＤＢ、ポストコンピュータ６によりその他
の各装置に割り付けられるスロット識別データや、動作
指令（いずれも後述する）を伝送するためのコントロー
ルバスＣＢ、原画像データを時分割伝送する際にバスコ
ントローラ７からその他の各装置に原画像データの時分
割伝送のタイミングを与えるためのバス制御信号を伝送
するバス制御線ＣＬを備え、これらよって上述した各部
が連結されている。 各画像処理ターミナル５は、原画像の切り抜き処理、レ
タッチ、レイアラＩ・シミュレーション等の種々の画像
処理を行うための画像処理部８、この画像処理部８に指
示を与えるためのマウス、キボード、デジタイザなどで
構成された操作指示部９、画像を表示するためのＣＲＴ
ＩＯｌおよび複数個の時分割画像データの中から各画像
処理ターミナル５が要求した原画像データを取り込むた
めに、バス制御線ＣＬのバス制御信号を監視するスロッ
トモニタ部１３を備えている。これと同様の機能を備え
たスロットモニタ部ＩＩが外部画像記憶装置ｌの入出力
インターフェース２に、マルチウィンドウジェネレータ
４の各ヂャンネルに対応した４つのスロットモニタ部１
２がマルチウィンドウジェネレータ４に、それぞれ付設
されている。なお、スロットモニタ部１１は本発明にお
ける第１のスロットモニタ手段に、スロットモニタ部１
２は本発明における第２のスロットモニタ手段に、スロ
ットモニタ部１３は本発明における第３のスロットモニ
タ手段に、それぞれ相当している。なお、各スロットモ
ニタ部１１．１２．１３の構成は後述する。 また、ホストコンピュータ６およびバスコントローラ７
は、本発明におけるデータ転送制御手段に相当している
。以下、ホス１−コンピュータ６およびバスコントロー
ラ７の具体的な機能について説明する。 マス、バスコントローラ７は、ホストコンピュータ６か
らの指令に基づいて、データバスＤＢの１つのバスサイ
クルを最大Ｎ個（この例では１６個）の微小なタイムス
ロット（１００〜３００　ｎ　５ｅｃ）に時間的に分割
し各スロットにスロット識別データを割り付ける機能を
備えている。ここで、バスサイクルとは、−群（単数を
含む）のタイムスロットの繰り返し期間をいう。 １タイムスロツト当たりのデータ転送速度Ｔ（ビット／
秒）は、次式（１）で与えられる。 Ｔ＝ｌスロット当たりのデータ転送幅（ビット数）／１
スロントの時間（秒）／スロット数・・・・・・（１） 上述したデータ転送速度Ｔが、外部画像記憶装置１と画
像メモリ３との間や、画像メモリ３と各画像処理ターミ
ナル５との間に要求されるデータ転送速度よりも速くな
るように、データ転送幅、１スロツトの時間、最大スロ
ット数を予め設定することにより、上記各部間のデータ
転送を見掛は上回時的に行うことが可能になる。 所要個数のスロットに応じて、データバスＤＢに原画像
データを乗せたり、データバスＤＢ上の原画像データを
取り込んだりするタイミングは、バスコントローラ７か
らバス制御線ＣＬに出されるバス制御信号によって与え
られる。本実施例では、最大１６個のタイムスロット＃
１〜＃１６を設定できるようにしているので、上記バス
制御線ＣＬは４本の制御線から構成される。バスコント
ロラフは、使用スロットに応した４ビツトのパラレル・
バス制御信号を前記バス制御線ＣＬに順に出力すること
により、上記タイミングを装置各部に知らせるようにな
っている。 このような機能を備えたバスコントローラ７の具体的な
構成を第２図に示す。 バスコントローラ７は、コントロールバスＣＢを介して
ホストコンピュータ６から送られてくる設定スロットを
指定するためのビットデータを記憶する１６個の設定レ
ジスタ７　ａｌ　〜Ｖ　ａｌ６と、各設定レジスタ７ａ
、〜７　ａｌ６に対応したリロートレジスタ７ｂ＋　〜
７ｂ１６と、各リロートレジスク７ｂ＋〜７ｂ１６の出
カビノドデータを４ピントのバス制御信号に変換するエ
ンコーダ７Ｃと、前記バス制御信号を一時的に格納して
バス制御線ＣＬに出力する出力レジスタ７ｄと、ホスト
コンピュータ６からの書き込み指令を解読して、指定さ
れた設定レジスタ７ａ＋〜７ａ、６のいずれかに書き込
み信号を与えるデコーダ７ｅと、エンコーダ７Ｃから出
力された４ビツトのバス制御信号を１６ビン）・のデー
タに変換するデコーダ７ｆと、全てのりロードレジスタ
７ｂ、〜７ｂ、６の出力が

〔０〕になっている間、各リ
ロードレジスタ７ｂ、〜７ｂ１６にデータ入力のタイミ
ングパルスを与える

〔０〕検出器７ｇを含む。 以下、第２図に示したバスコントローラ７のスロット設
定動作について説明する。 例えば、ある画像処理ターミナル５が原画像の切り抜き
処理を行うために、外部画像記憶装置１に記憶された原
画像データのうちの所要の原画像データを指定したとし
よう。このような原画像データの指定指令はコントロー
ルバスＣＢを介してホストコンピュータ６に伝送される
。 ホストコンピュータ６は、バスコントローラ７の各設定
レジスタ７ａ＋〜７ａ、６の内容を読み取りにいくこと
により、現在使用中のスロットを知る。例えば当初は、
使用中のスロットがない（すなわち、全てが空きスロッ
トである）ので、番号の最も小さなスロット＃１を指定
する。ホス１〜コンピユータ６は、バスコントローラ７
に対してスロット＃１を指定するために、設定レジスタ
７ａのビット入力を〔１〕に設定するとともに、書き込
み信号を伝送する。この書き込み信号が、バスコントロ
ーラ７のデコーダ７ｅを介して設定レジスタ７ａ、に与
えられることにより、設定レジスタ７ａ、にピントＣＩ
）が設定される。 全てのりロードレジスタ７ｂ、〜１ｂｌｂの出力が〔０
］である間、〔０］検出器７ｇからデータ入力のタイミ
ングパルスが出力されているので、設定レジスタ７ａ、
の内容は、次段のりロードレジスタ７ｂ、にセットされ
、これと同時に、

〔０〕検出器７ｇのタイミングパルス
の出力が停止する。 その結果、エンコーダ７Ｃに、１６個の人カデタ〔１０
０・・・・・・０〕が入力する。エンコーダ７ｃは、こ
の入力データを４ビツトのバス制御信号に変換し、これ
が出力レジスタ７ｄを介して、バス制御線ＣＬに出力さ
れることにより、バス制御線ＣＬ上にスロット＃１のバ
ス制御信号が乗る。 方、エンコーダ７ｃの出力は、デコーダ７ｆを介して、
１６ビツトのデータに戻され、各リロードレジスタ７ｂ
、〜７ｂ１．のクリア端子に与えられる。 これにより、リロードレジスタ７ｂ、の内容が

〔０〕に
なるので、バス制御線ＣＬ上のスロット＃１のバス制御
信号が消える。 リロードレジスタ７ｂ＋　〜７ｂ１６の内容が

〔０〕に
なると同時に、設定レジスタ７ａ＋〜７ａ６の内容がリ
ロードレジスタ７ｂ＋　〜７ｂ１６に再びロードされる
ので、上述と同様の動作により、バス制？ｆｆ１ｌ線ｃ
ｔ、上に再びスロット＃１のバス制６信号が出力される
。このようにして、バス制御線ＣＬＪ二にスロット＃ｌ
のバス制御信号が繰り返し出力される。 第３　図（ａ）は、このようにしてホストコンピュータ
６およびバスコントローラ７によって設定されたスロッ
ト＃１を示している。これは、上述したように、バス制
御線ＣＬに、スロット＃１に対応したバス制御信号を設
定微小時間ごと出力することを意味する。ここでは、１
バスサイルがスロット＃１のみで構成されている。 スロット＃１を使って外部画像記憶装置１から画像メモ
リ３への原画像データの伝送が行われでいる最中に、あ
る画像処理ターミナル５が、すでに画像メモリ３に書き
込まれている原画像データの一部を要求したとしよう。 ホストコンピュータ６は、バスコントローラ７の設定レ
ジスタ７ａ、〜７ａ１６の内容に基づき、使用中のスロ
ット＃１以外のスロット（このｌ、スロット＃２）を指
定する。すなわち、コントロールバスＣＢを介して、バ
スコントローラ７の設定レジスタ７ａｚにピントデータ
〔１〕を書き込む。ここでは、設定レジスタ７ａ＋およ
び７８ｚに〔Ｉ〕がセットされているので、

〔０〕検出
器７ｇからタイミングパルスにより、その内容がリロー
ドレジスタ７ｂ１．７ｂ２にロードされる。 その結果、エンコーダ７Ｃに１６個のビットデータ（１
１００・・・・・・０〕が入力される。 エンコーダ７Ｃは、第１番目の入力ピントデータが〔１
］であることに基づき、スロット＃１に対応した４ビツ
トのバス制御信号を出力する。上述のように、このバス
制御信号は、バス制御線ＣＬ上に乗せられるとともに、
デコーダ７ｒを介してリロードレジスタ７ｂ、〜７ｂ１
６のクリア入力として戻されるので、スロット＃１のバ
ス制御信号が出力されると同時に、リロードレジスタ７
ｂの内容がクリアされる。 次に、エンコーダ７Ｃは、第２番目の入力ビツトデータ
が〔１〕であることに基づき、スロット＃２に対応した
４ビツトのバス制御信号を出力する。上述と同様に、ス
ロット＃２のバス制御信号が出力されると同時に、リロ
ードレジスタ７ｂ。 の内容がクリアされる。 そして、全てのりロードレジスタ７ｂ＋〜７ｂ６の出力
が〔０］になると、設定レジスタ７ａ〜７ａ、６の内容
が再びりロードレジスタ７ｂ＋〜７ｂ１６にセットされ
て、上述の動作が繰り返される。 第３図（ｂ）はこのときの設定スロットを示しており、
１バスサイクルはスロット＃Ｉ、＃２で構成されている
。 上記スロワｌ−＃１．＃２が使用されている最中に、さ
らに別の画像処理ターミナル５が画像メモリ３内の原画
像データを要求すると、上述と同様に、ホストコンピュ
ータ６からの指令に基づき、バスコントローラ７は新た
なスロット＃３を設定する。第３図（Ｃ）はこのときの
設定スロットを示しており、■バスサイクルはスロット
＃１．＃２゜＃３で構成される。 このようにして、各画像処理ターミナル５からの要求に
応じて、新たなスロットが順に設定されていく。そして
、ある画像処理ターミナル５が要求した処理が終了する
と、ホストコンピュータ６は、その画像処理ターミナル
５からコントロールバスＣＢを介して処理完了の通知を
受けることにより、その処理に使用していたスロットの
消去をバスコントローラ７に指令する。具体的には、ス
ロット＃１〜＃３を使って処理をしていた後、スロット
＃２を使った処理が完了した場合、バスコントローラ７
の設定レジスタ７ａｚに

〔０〕を書き込むことによって
、スロット＃２を消去する。 したがって、これ以後のバスサイクルは、スロット＃１
と＃３とで構成されることになる。 以上のように、１バスサイクルを構成するスロットの数
は、処理の要求、およびその処理の完了に応じて変化し
ていく。 具体的に実施例を説明すると、ホストコンピュータ６は
、上述の例のように、外部画像記憶装置１から画像メモ
リ３への原画像データの伝送のためにスロット＃ｌを設
定すると、コントロールバスＣＢを介して外部画像記憶
装置１の入出力インターフェース２に、画像処理ターミ
ナル５から要求のあった原画像データを指定するととも
に、原画像データを画像メモリ３へ伝送するために使用
するスロット＃１を識別するためのデータ（スロット識
別データ）をスロットモニタ部１１に伝送する。 第４図に示すように、スロットモニタ部１１はコントロ
ールバスＣＢを介してホストコンピュータ６から伝送さ
れたスロット＃１のスロット識別データを４ピントレジ
スクＩｌａに記憶し、その内容を比較器１１ｂの一方入
力として与える。この比較器１１ｂは、バス制御線ＣＩ
、を介して伝送される４ビツトのバス制御信号を他方入
力として与えられ、両人力が一致したときに、入出力イ
ンターフェース２にデータ出力タイミングを与える。 入出力インターフェース２は、外部画像記憶装置１から
読み出した指定の原画像データ（例えば、Ｙ、Ｍ、Ｃ，
にの各８ビツトの画素データ）を、前記データ出力タイ
ミングに同期して、順にデータバスＤＢに出力する。 ここで、外部画像記憶装置１からのデータの読み出し速
度が、スロット＃１によるデータ転送速度に追いつかな
い場合に、人出力インターフェース２は、スロット＃１
に間欠的に転送無効の信号を乗せて画像メモリ３に送る
ことになる。この無効信号は、画像メモリ３において検
出されることにより、受信データが無効にされる。 ポストコンピュータ６は、外部画像記憶装置１に対して
原画像データの指定およびスロット識別データの設定を
行うとともに、マルチウィンドウジェネレータ４に対し
て、コントロールバスＣＢを介して、使用チャンネルの
設定および書き込みアドレス領域を指定し、さらに、ス
ロットモニタ部１２に使用スロット＃１のスロット識別
データを伝送する。スロットモニタ部１２は、このスロ
ット識別データとバス制御信号とを比較し、両者が一致
したときに、マルチウィンドウジェネレータ４に対して
書き込みアドレス要求を行う。これにより、外部画像記
憶装置ｌからデータバスＤＢを介して時分割に伝送され
てきた原画像データがマルチウィンドウジェネレータ４
を介して、画像メモリ３に順次書き込まれる。 マルチウィンドウジェネレータ４へのアクセスアドレス
領域の指定、およびマルチウィンドウジェネレータ４に
よるアドレス発生動作は、画像メモリ３からの原画像デ
ータの読み出しとも共通するので、後に詳しく説明する
。ここでは、第５図を参照して、スロットモニタ部１２
の構成および動作について説明する。 上述したように、マルチウィンドウジェネレータ４は、
それぞれ独立して画像メモリ３をアクセスすることがで
きる４個のチャンネルＮｏ、　Ｏ〜Ｎｏ、　３を備えて
おり、第２のスロットモニタ部は、各チャンネルに対応
した４つのスロットモニタ部１２゜〜１２３（各スロッ
トモニタ部を特に区別しない場合は、符号Ｊ２を用いる
）を備えている。各スロットモニタ部１２は、コントロ
ールバスＣＢに接続すれたレジスタ１２ａを備えている
。レジスタ１２ａは、画像メモリ３への読み出しまたは
書き込みを支持するための１ピント制御信号（Ｒ／Ｗ）
を記憶する部分と、４ピントのスロット識別データを記
憶する部分などを含む。ここで、Ｒ／Ｗ制御信号は、（
１）で読み出し、〔０］で書き込みを表すようになって
いる。 また、スロットモニタ部１２は、前記レジスタ１２ａに
設定されたスロット識別データとバス制御信号とを比較
するための比較器１２ｂを備えている。 なお、図中Ｇ、、Ｃ；２は、レジスタ１２ａのＲ／Ｗ制
御ビットと比較器１２ｂの出力に応じて、画像メモリ３
に読み出し、または書き込みの制御信号を出力するため
のゲート回路である。 例えば、チャンネルＮｏ、　０を使って原画像データの
書き込みを行う場合、ホスｌ−コンピュータ６はコント
ロールバスＣＢを介してスロットモニタ部１２ｏのレジ
スタ１２ａに、書き込み制御信号と使用スロット（この
場合、スロット＃１）のスロット識別データをそれぞれ
設定する。そして、スロットモニタ部１２．の比較的１
２ｂは、予め設定されたスロット識別データと、バス制
御線ＣＬを介して伝送されてくるバス制御信号を逐次比
較し、両者が一致したときに、マルチウィンドウジェネ
レータ４ヘチヤンネル０のアドレス要求を出力する。 これとともに、ゲート回路Ｇ２から画像メモリ３へ書き
込み制御信号が出力される。 マルチウィンドウジェネレータ４はコントロールスＣＢ
を介してホストコンピュータ６から与えられた指令に基
づいて、書き込めアドレスを発生ずる。これにより、デ
ータバスＤＢ中のスロット＃１で伝送されてきた原画像
データが、画像メモリ３の指定領域に書き込まれる。 画像メモリ３は、外部画像記憶装置１から与えられた原
画像データを順次記憶する。例えば、第６図に示すよう
に、ある原画像がＸ方向にｍ個、Ｘ方向にｎ個の画素群
で構成されている場合に、各画素Ｐ　（ｘ、　　ｙ）を
Ｘ方向に走査して得られたデータＰ（ＸＧ、ｙｏ）、Ｐ
（ＸＯ，ｙ＋）、・・・Ｐ（ｘａ、Ｖｎ−１）、Ｐ　（
ｘｌ、ｙｏ）、−、Ｐ（ｘ＋　、　　ｙ＋ｔ−１）　、
−、Ｉ）　（Ｘｍ−＋　、　　ｙｏ　）Ｐ　（Ｘｍ−＋
　、　　Ｖｎ−＋　）は、画像メモリ３に第７図に示す
ように順次記憶される。なお、図中の符号Ｓは、記憶さ
れた原画像データＰ　（ｘ、ｙ）の先頭アドレスである
。 以下、第８図を参照する。原画像データを順次記憶した
画像メモリ３から、原画像データの一部を整数分の１に
縮小した形態で読み出すための矩形状のウィンドウＷＡ
内の読み出し画素（例えば、第８図中に示したＰ。０−
Ｐｄ２の各画素）のアトレスＰＡ　（Ｘ、Ｙ）は、次式
（２）により表すことかできる。 Ｐ△（Ｘ、Ｙ）　−３＋　（ｎＡ十Ｂ）　＋（ｎαＸ＋
βＹ）・・・・・・（２） 第８図に示すように、出力ウィンドウＷＡのＸ方向のサ
イズをａ、Ｘ方向のサイズをｂとすると、出力ウィンド
ウ内の座標Ｘ、Ｙは、 Ｘ：０≦Ｘ≦（ａ−１） Ｙ：０≦Ｙ≦（ｂ−１） の範囲にある。上式右辺の第１項Ｓは、読み出し対象と
なる原画像データの先頭アドレスを示す。 第２項の（ｎ　Ａ　十Ｂ　）は最初に読み出すべき画素
Ｒの先頭アドレスＳを基準としたアドレスであり、Ａ、
Ｂは読み出し先頭画素Ｒの先頭アドレスＳからのオフセ
ット量である。また、右辺第３項の（ｎαＸ十βＹ）は
、出力ウィンドウ内の任意読み出し画素の先頭読み出し
画素Ｒを基準としたアドレスであり、α、βはＸ、Ｘ方
向の画素間隔数である。 （２）式において、画素間隔数α、βがｉ′１」のとき
、原寸（実解像度）の矩形ウィンドウ画像が得られ、α
−β−γのとき、Ｉ／ｒに縮小された画像が得られる。 もちろん、α、βを異なる数値に設定して、Ｘ、Ｘ方向
のどちらかを強く圧縮した画像を得ることもできる。 さらに、α、βに負の値を許し、最初の読み出し画素Ｒ
の位置や読み出し走査方向をＸ、Ｙのどちらを先に優先
して走査するかを指定することによって、原画像を回転
変位さ（た状態で読み出すことができる。第９図は、Ｘ
方向に原画像データを読み出した場合を示し、同図（ａ
ｌ）〜（ａ４）はα、βの正負に応した読み出し方向を
示す。 なお、実線の矢印方向は読み出し方向（主走査方向）で
あり、破線の矢印方向は副走査方向を示している。また
、同図（ｂｌ）〜（ｂ４）は、前記（ａｌ）〜（ａ４）
に示した方向で原画像データを読み出して表示させた場
合の表示画像の状態を示した模式図であり、各図の上方
は原画像、下方は表示画像をそれぞれ示している。なお
、ここでは表示走査方向を（ａｌ）に示した読み出し走
査方向と同じ方向に設定した場合を示しである。第１Ｏ
図は、Ｘ方向に原画像データを読み出した場合を、第９
図と同様に示しである。 次に上述したウィンドウアドレスを発生させるためのマ
ルチウィンドウジェネレータ４の具体的な構成を説明す
る。 第１Ｉ図を参照する。同図において、ＭＵχＩ〜ＭＵＸ
４はマルチプレク”Ｊ、ＣＲ，ＳＴ、ＰＸＩ。 ＬＮＩ、ＰＸＣ，ＬＮＣ，ＡＧＭは、それぞれ各チャン
ネル（４チヤンネル）に対応した４つのレジスタから構
成されたレジスタ群で、ＣＲは現在のアドレスを格納す
るカレントレジスタ、ＳＴはスタートアドレスを格納す
るスタートアドレスレジスタ、ＰＸＩは上記（２）式の
Ｘ方向の画素間隔数βを格納するピクセル加算値レジス
タ、ＬＮＩは上記（２）弐のＸ方向の画素間隔数ｎα（
第８図に示したように、ｎは原画像データ群のＸ方向の
画素数、αはＸ方向の画素間の間隔ライン数である）を
格納するライン加算値レジスフ、ＰＸＣは出力ウィンド
ウのＸ方向の所要アクセス回数を格納するピクセルカウ
ントレジスタＰＸＣ，ＬＮＣは出力つイントウのＸ方向
の所要アクセス回数を格納するラインカウントレジスタ
、ＡＧＭは読み出し方向を示すシーケンス制御データを
セットするためのアクセスシーケンスレジスフ、５ＥＬ
Ｉ−３Ｅ　Ｌ　６はセレクタ、ＰＣＴＲはＸ方向の所要
画素ごとの書き込み／読み出し終了ごとにｆｌＪを減算
するピクセル減算カウンタ、Ｌ　ＣＴ　ＲはＸ方向の所
要画素ごとの書き込み／読み出し終了ごとに１１１］を
減算するライン減算カウンタ、八■、Ｕは加減算器、Ｔ
ＥＭＰはバッファレジスタ、ＳＣは前記マルチプレクサ
ＭＵＸ　］〜４．セレクタＳＥＬ　１〜６．加減算器Δ
ＬＵを制御するシーゲンザーコントローラである。 以下、第１２図のフローヂャートを参照して、１−述し
たウィンドジェネレータによるアドレス発生動作を説明
する。 ステップＳ１：まず、ホストコンピュータ６はコントロ
ールバスＣＢを介して各レジスタ類に初期値を設定する
。例えば、上述した例のよ・うに、外部画像記憶装置１
からの原画像データをチャンネルＮｏ、　０を介して画
像メモリ３に書き込む場合には、チャンネルＮｏ、　０
に対応したレジスタ類を選択し、また、画像メモリ３内
の原画像データをチャンネルＮｏ、　１を介して読み出
して第１の画像処理ターミナル５に伝送する場合には、
チャンネルＮｏ、　１に対応したレジスタ類を選択する
。 こうして選択された各レジスタに以下のように初期値を
それぞれセントする。 ■　ホストコンピュータ６からコントロールバスＣＢを
介して初Ｍ（ａ設定要求を受は取ると、マルチプレクサ
ＭＵＸ２がコントロールバスＣＢ　側に切り換えられ、
コントロールバスＣＢを介して伝送されてきた読み出し
先頭画素Ｒ（例えば、第８図におけるＰ。０の画素）の
アドレス（上記（２）式におけるＳ十（ｎＡ十Ｂ）に相
当する）をスタートアドレスレジスタＳＴに格納する。 ■　同様に、マルチプレクサＭＵＸ　ｌがコントロール
バスＣＢ側に切り換えられ、初期状態において、上記ス
タートアドレスＲをカレントレジスタＣＲにも格納する
。このカレントレジスタＣＲの内容は、シーケンサ−コ
ントローラＳＣＯ制御卸により、セレクタＳＥＬ　］を
介して画像メモリ３へ与えられ、最初に読み出し対象と
なる画素Ｐ。０のアドレスが指定されることになる。 ■　ビクセル加算値レジスタＰＸＩに、Ｙ方向の画素間
隔数βを格納する。 ■　ライン加算値レジスタＬＮＩに、Ｘ方向の画素間隔
数ｎαを格納する。 ■　ピクセルカウントレジスタＰＸＣに、出力ウィンド
ウのＹ方向サイズｂ（第８図参照）、すなわちＹ方向に
アクセスする回数、からＦＩＪを滅じた値（ｂ−１）を
格納する。 ■　ラインカウントレジスタＬＮＧに出力ウィンドウの
Ｘ方向サイズａ（第８図参照）、すなわちＸ方向にアク
セスする回数、から「１ｊを減じた値（ａ　−１）を格
納する。 ■　ピクセル減算カウンタＰ　ＣＴ　］”；’に、ピク
セルカウントレジスタＰＸＣの内容を初期設定する。 ■　ライン減算カウンタＬ　ＣＴ　Ｒに、ラインカウン
トレジスタＬ　Ｎ　Ｇの内容を初期設定する。 ■　アクセスシーケンスレジスタＡＧＭに、アクセス順
序に応した３ピントのシーケンス制御データを格納する
。シーケンス制御データの詳細については後述する。 ステップＳ２ニスロットモニタ部１２から工亥当チャン
２・ルのアドレス出力要求、すなわち、次の使用スロッ
トが到来するまで待機する。 ステップＳ３ニアクセスジ−ケンスレジスタＡＧＭに設
定されたシーケンス制御データの最上位ビット（第１ビ
ツト）が

〔０〕か〔１〕であるかを確認する。第１ビツ
トが

〔０〕のときは、原画像データをＹ方向に読み出し
ていき（第９図参照）、〔１〕のときは、原画像データ
をＸ方向に読み出していく　（第１Ｏ図参照）ことが、
予め定められている。 ステップＳ４．シーケンス制御データの第１ビットが［
０〕である場合には、ピクセル減算カウンタＰＣＴＲの
計数値が１ｌＱｊであるかどうかを確認する。ピクセル
減算カウンタＰＣＴＲの計数値は、Ｙ方向の読み出し対
象画素列において読み出されるべき画素の残り数を示し
ており、−ト述したように、初期値として、ｂ−１（≠
０）が設定されているので、Ｙ方向の所要各画素のアド
レス指定が全て完了していない限り、ステップＳ５に進
む。 ステップＳ５：ここでは、アクセスシーケンスレジスタ
ＡＣＡＭに設定されたシーゲンス制御ｙ夕の最下位ビッ
ト（第３ビン１〜）が

〔０〕か〔１〕かをｆ１１認し、

〔０〕であるときはステップＳ６に、〔１〕であるとき
はステップＳ７に進む。 ステップＳ６：シーケンス制御データの第３ピントが〔
０〕であるときは、読め出し先頭画素（例えば、第８図
のＰ。。）からＹ方向へ主走査し、画素間隔数βだけ飛
び越した次の画素（例えば、第８図のＰ。１）の原画像
データを読み出す。すなわち、カレントレジスタＣＲの
内容をセレクタ５ＥＬ２およびマルチプレクサＭＵＸ３
を介して加減算器Ａ　Ｌ　Ｕの一方入力しで与えろとと
もに、ビクセル加算値レジスタＰＸＩの内容をセレクタ
ＳＥ　Ｌ　４およびマルチプレクサＭＵＸ４を介して加
減算器ＡＩ、Ｕの他方入力して与え、この加減算器Ａ　
Ｌ　Ｕにおいて両人力値を加算する。そして、その加算
結果をバッファレジスタＴＥＭＰおよびマルチプレクサ
ＭＵＸ　１を介して、カレントレジスタＣＲに格納して
、カレントレジスタＣＲの値を更新する。 カレントレジスタＣＲに新たに設定されたアドレスは画
像メモリ３に送られて、そのアドレスに記憶された画素
Ｐ。ｌの原画像データの読み出しが行われる。読み出さ
れた原画像データは、そのときのスロットに対応したタ
イミングでデータバスＤＢに乗せられる。 ステップＳ７：シーケンス制御データの第３ピントが〔
１〕であるときは、読み出し先頭画素Ｒ（この場合、先
頭画素Ｒの初期アドレスとして、例えば、第８図のＰ。 ３、あるいはＰ４３の画素のアドレスが指定されている
）から−Ｘ方向へ主走査し、画素間隔数βだけ飛び越し
た次の画素（例えば、第８図のＰＯ２、あるいはＰ４□
）のアトースレスを発生する。すなわち、加減算器ＡＩ
、ＵにおいてカレントレジスタＣＲの値からにピクセル
加算値レジスタＰＸＩの値を減算し、その結果をステッ
プＳ６の場合と同様にカレントレジスタＣＲに格納して
、カレントレジスタＣＲの値を更新し、新たな原画像デ
ータの読み出しを行う。 ステップＳ８ニステンプＳ６、またはＳ７が完了すると
、ピクセル減算カウンタＰＣＴＲの値を１Ｊだけ減算す
る。その後、ステップＳ２に戻って、次のアドレス要求
があるまで、ずなわら、次の該当スロットが来るまで待
機し、以下、ステップＳ３→Ｓ４→Ｓ５→Ｓ６またはＳ
７→Ｓ８を繰り返す。Ｘ方向に原画像データが順に読み
出されるに従って、ピクセル減算カウンタＰＣＴＲの値
は小さくなり、Ｘ方向の１列の原画像データの読み出し
が完了すると、ピクセル減算カウンタＰＣＴＲの値は「
０」になる。これにより、ステンブＳ４からステンブＳ
９に移る。 ステップＳ９：ここでは、ライン減算カウンタＬＣＴＲ
の値が「０」であるか否かを判断する。 ライン減算カウンタＬＣＴＲの値は、読み出し対象とな
っている出力ウィンドウ内のＸ方向画素列の残り数を示
している。全てのラインの読み出しが完了していなけれ
ば、ステップｓ９からステップ３１０に進む。 ステンブＳＩＯ：ここでは、シーケンス制御卸データの
第２ピントが

〔０〕か〔１〕かを確認し、

〔０〕である
ときはステップＳｌｌに、〔１〕であるときはステップ
Ｓ１２に進む。 ステップＳｌｌニジ−ケンス制御データの第２ピツＩ・
が〔０］であるときは、原画像データをＸ方向に副走査
し、画素間隔数ｎαだけ飛び越した次の画素（第８図に
おいて、先頭画素ＲがＰ。。である場合には、α列だけ
隔てた隣のＸ方向列の先頭画素Ｐ１゜）のアドレスを発
生する。すなわち、セレクタＳ　Ｅ　Ｌ　３およびマル
チプレクサＭＵＸ３を介して取り出されたスタートアド
レスレジスタＳＴの（直と、セレクタ５ＥＬ５および一
ンルチブレクサＭ　ＩＪ　Ｘ　４を介して取り出された
ライン加算値レジスタＩ、Ｎ＋の値とを、加減算器Ａ　
ｉ−Ｕにおいて加算し、その結果をバッファレジスタＴ
ＥＭＰおよびマルチプレクサＭＵχＩ、ＭＵＸ２を介し
て、カレントレジスタＣＲおよびスタートアドレスレジ
スタＳＴにそれぞれ格納して、各レジスタＣＲ３Ｔの値
を更新する。これにより、第８図のＰＩＯまたは■）、
３の画素の読み出すためのアドレスが画像メモリ３に与
えられるとともに、以後の当該列の原画像データの読み
出しの基準となるスタートアドレスが、ＰＩＯまたはＰ
Ｉ３のアドレスに設定される。 ステップＳ１２ニジ−ケンス制御データの第２ビツトが
〔１〕であるときは、原画像データを−Ｘ方向に副走査
し、画素間隔数ｎαだけ飛び越した次の画素（第８図に
おいて、例えば先頭画素ＲがＰ、。である場合には、−
Ｘ方向にα列隔たった隣の列の先頭画素Ｐ　、、）のア
ドレスを発生ずる。すなわち、加減算器Ａ　Ｌ　Ｕにお
いてスター［・アトレスレジスフＳＴの値からライン加
算値レジスタ１４Ｎ１の値を減算し、その結果をステッ
プＳＫＩの場合と同様にスタートアトｌノスレノノ、り
ＳＴおよびカレントレジスタＣＲに格納して、各レジス
タＳＴ、ＣＲの値を更新する。 ステップＳ１３　　Ｓ１４ニステツプ３１１、またはＳ
１２の処理によって、読み出し対象画素が隣の対象列へ
の移行すると、当該列の所要各画素をＸ方向に読め出す
準備として、ビクセルカウントレジスタＰＸＣの値をピ
クセル減算カウンタＰＣＴＲに再びセットする。また、
前述の処理でＸ方向の１列の読み出しが完了したので、
ライン減算カウンタＬＣＴＲの値からｆｌＪを減算する
。そして、ステップＳ２に戻り、次のアドレス要求があ
るとステップＳ３→Ｓ４に進む。 この段階では、ピクセル減算カウンタＰＣＴＲの値はｆ
ＱＪでないので、ステップＳ５に進み、ピクセル減算カ
ウンタＰＣＴＲの値がＩＩＱＪになるまで、ステップＳ
４からステップＳ８が繰り返し実行されることにより、
当該列の原画像データの読み出しが行われる。その列の
原画像データの読み出しが完了すると、前述したステッ
プＳ４からステップＳ９に進み、以下、ステップＳ９な
いしＳ１４によって、さらに次のＸ方向の列が指定され
て、その列の画像データの読み出しが行われる。 以上のアドレス発生順序を要約すると、アクセスシーケ
ンスレジスタＡＧＭに設定されたシーケンス制御データ
が（０００）のときは、第１２図および第９図に符号ａ
１で示したような走査方向に、（００１１のときは同図
に符号ａ２で示したような走査方向に、（０１０：ｌの
ときは同図に符号ａ３で示したような走査方向に、［０
１１）のときは同図に符号ａ４で示したような走査方向
に、それぞれ原画像データが読み出されていく。 ところで、前述したアクセスシーケンスレジスタＡＧＭ
に設定されたシーケンス制御データの第１ビ７トが〔１
〕であった場合は、原画像データをＸ方向に主走査して
読み出してくこと番こなるので、ステップＳ３からステ
ップＳ１５に進む。 ステップＳ１５：ここでは、ライン減算カウンタＬＣＴ
Ｒの値がＩ′０」であるか否かを判断する。 ライン減算カウンタＬ　ＣＴ　Ｒの計数値は、読み出し
対象となるＸ方向の画素列における残りの画素数を示し
、上述したように初期値として（ａ〜１）（≠０）が設
定されているので、ステップ８１６に進む。 ステップＳ１６：このステップでは、アクセスシーケン
スレジスタＡＧＭに設定されたシーケンス制御データの
第２ビツトが

〔０〕か〔］〕かを確認し、

〔０〕である
場合にはステップ３１７に、〔１］である場合にはステ
ップ３１Ｂに進む。 ステップＳ１７：シーケンス制御データの第２ビツトが

〔０〕であるときは、Ｘ方向に画素間隔数αで主走査す
る。すなわち、カレントレジスタＣＲの内容をセレクタ
５ＥＬ２およびマルチプレクサＭＵＸ３を介して加減算
器ＡＬＵに与えるとともに、ライン加算値レジスタＬＮ
Ｉの値をセレクタＳ　Ｅ　Ｌ　５およびマルチプレクサ
ＭＵＸ４を介して加減算器ＡＬＵに与えて、両者を加算
し、その結果をカレントレジスタＣＲの内容に置き換え
て、カレンＩ・レジスタＣＲの値を更新する。これによ
り、アドレスの指定がＸ方向にαだげ間引かれた隣の画
素（例えば、第８図において、読み出し先頭画素ＲがＰ
。０であった場合には、Ｘ方向にα個隔たった画素Ｐ　
、０）に移り、新たな画像データが読み出される。 ステップ８１８ニジ−ケンス制御データの第２ピントが
〔１〕であるときは、−Ｘ方向に画素間隔数αで主走査
する。すなわち、カレントレジスタＣＲおよびライン加
算値レジスタＬ、ＮｌＯ値を、ステップ３１７の場合と
同様に加減算器Ａ　Ｌ　Ｕに与え、カレントレジスタＣ
Ｒの値からライン加算値レジスタＬＮＩの値を差し引き
、その結果をカレントレジスタＣＲに格納してカレント
レジスタＣＲの内容を更新する。これにより、アドレス
の指定が一χ方向にαだけ間引かれた隣の画素（例えば
、第８図において、読み出し先頭画素ＲがＰ　４Ｇであ
った場合には、一方向にα個隔たった画素Ｐ３０）に移
り、新たな画像データが読み出される。 ステップＳ１９ニステツプＳ１７または３１Ｂを完了す
ると、ライン減算カウンタＬＣＴＲの値から１１１Ｊを
減算して、ステップＳ２に戻り、次のアドレス要求を待
つ。次のアドレス要求があると、ステップＳ３→Ｓ１５
→Ｓ１６→３１７または３１８→Ｓ１９を繰り返し実行
する。 上記の処理がライン減算カウンタＬＣＴＲに初期値とし
て設定された回数だけ繰り返されると、ライン減算カウ
ンタＬＣＴＲの値が「０」になる。 すなわち、Ｘ方向の１ラインの所要画素の画像データが
全て読み出されたことになる。そうすると、ステップ３
１５からステップＳ２０に進む。 ステップＳ２０：ここでは、ピクセル減算カウンタＰＣ
ＴＲの値が１ｒＯＪであるか否かを判断する。 ピクセル減算カウンタＰＣＴＲには、読み出し対象とな
るＸ方向画素列の残り数を示し、上述したように初期値
（ｂ−１）（≠０）が設定されているので、全ての画素
列の読み出しが完了していない限り、ステップＳ２０か
らステップＳ２１に進む。 ステップＳ２１；このステップでは、シーケンス制御デ
ータの第３ビットが

〔０〕か（１）かを判断し、

〔０〕
であればステップＳ２２に進み、〔１］であればステッ
プ３２３に進む。 ステップＳ２２ニジ−ケンス制御データの第３ビツトが

〔０〕であるときは、Ｘ方向に画素間隔数ｎβだけ飛び
越して副走査する。すなわち、加減算器ＡＬＵにおいて
、スタートアドレスレジスタＳＴの値と、ピクセル加算
値レジスタＰＸＩの値とを加算し、その結果をスタート
アドレスレジスタＳＴおよびカレントレジスタＣＲに格
納して、各レジスタＳＴ、ＣＲの内容を更新する。これ
により、例えば、第８図において、最初の読み出し先頭
画素ＲがＰ。。であった場合、ＰＯ１画素のアドレスが
出力される。 ステップＳ２３ニジ−ケンス制御データの第３ビツトが
〔１〕であるときは、−Ｘ方向に画素間隔数ｎβだけ飛
び越して副走査する。すなわち、加減算器ＡＬＵにおい
て、スタートアドレスレジスタＳＴの値からピクセル加
算値レジスタＰＸＩの値を減算し、その結果をスタート
アドレスレジスタＳＴおよびカレントレジスタＣＲに格
納して、各レジスタＳＴ、ＣＲの内容を更新する。これ
により、例えば、第８図において、最初の読め出し先頭
画素ＲがＰ。３であった場合、ＰＯ２画素の一７トレス
が出力される。 ステンブＳ２４、Ｓ２５：ステ・ンブＳ２２またはＳ２
３が完了すると、新たなＸ方向の画素列を主走査するた
めの準備として、ラインカウントレジスタＬＮＧの値を
ライン減算カウンタＬＣＴＲにセットする。また、Ｘ方
向の１列の読み出しが完了したので、ピクセル減算カウ
ンタＰＣＴＲの値から１１を減算した後、ステップＳ２
に戻り、次のアドレス要求があるまで待機する。 次のアドレス要求があると、ステ、ツブＳ３→Ｓ１５→
Ｓ１６→３１７またはＳ１８→３１９を繰り返し実行す
ることによって、第２行目のＸ方向画素列の各画素のア
ドレス指定が行われる。その行のアドレス指定が全て終
わると、ライン減算カウンタＬＣＴＲの値がｒＯＪにな
るので、ステップＳ２０→５２Ｉ−＋Ｓ２２またはＳ２
３→Ｓ２４→３２５が実行されて、第３行目のＸ方向画
素列の指定が行われ、上述したようにその列の各画素の
アドレス指定が行われる。以下、同様の処理を、ピクセ
ル減算カウンタＰＣＴＲの値がｒＯｊになるまで行う。 ピクセル減算カウンタＰＣＴＲがｒＯＡになれば、出力
ウィントウ内の対象全画素の読み出しが完了したと判断
して、アドレス発生を終了する。 以上のアドレス発生順序を要約すると、アクセスシーケ
ンスレジスタＡＧＭに設定されたシーリンス制御データ
が、（］、　００　）であれば、第１２図および第１０
図に符号ｃｌで示したような走査順序で、（１０１）で
あれば同図に符号Ｃ２で示したような走査順序で、〔１
１０〕であれば同図に符号ｃ３で示したような走査順序
で、（１１１）であれば同図に符号Ｃ４で示したような
走査順序で、それぞれ原画像データが読み出されること
になる。 なお、上述の７１゛レス発生動作の説明では、画像メモ
リ３内の原画像データの読み出しを例に説明したが、画
像メモリ３への原画像データの書き込み時のアドレス発
生も同様の動作に基づいて行われる。 以−１−のようにして画像メモリ３から読み出された原
画像データは、所定スロットのタイミングに従って、デ
ータバスｌ１ｌ（を介して画像処哩クーミナル５に時分
割に伝送される。各画像処理ターミナル５は、上述した
外部画像記憶装置１に付設されたスロットモニタ部１１
と同様の構成のスロットモニタ部１３を備えており、こ
のスロットモニタ部１３が、予め設定されたスロット識
別データとバス制御信号を比較し、両者が一致したとき
に、データバスＤＢ上の原画像データを、当該画像処理
ターミナル５の画像処理部８に取り込むためのタイミン
グを発生することにより、原画像データが画像処理部８
に取り込まれて順に蓄積される。 画像メモリ３への原画像データの書き込み、あるいは画
像メモリ３からの原画像データの読み出しが完了すると
、マルチウィンドウジェネレータ４からコントロールバ
スＣＢを介してホストコンピュータ６に、書き込み／読
み出し終了信号が出される。これにより、ホストコンピ
ュータ６はバス制御線ＣＬに出力していた使用スロット
のバス制御信号を停止させるとともに、バスコントロー
ラ７の設定レジスタ７ａ＋〜７　ａ１６中の、そのスロ
ットに対応したレジスタの内容を

〔０〕に戻し、１バス
サイクル中の当該スロットを消滅させる。 なお、上述の実施例において、マルチウィン）′ウジエ
ネレータ４は、画像メモリ３を独立にアクセスできる４
個のチャンネルを備えるようにしたので、画像処理ター
ミナル５は最大３台の範囲内で増設可能であるが、マル
チウィンドウジェネレータ４のチャンネルをそれ以上に
設定することにより、接続可能な画像処理ターミナル５
の数、およびＩ／Ｆ２の数を更に増やすこともできる。 また、本実施例では、外部画像記憶装置１から画像メモ
リ３へのデータ転送にはスロノＩ・＃１を、画像メモリ
３から画像処理ターミナル５へのデータ転送にはスロン
）＃２．＃３を固定的に使用するようになっているが、
データ転送に使用するスロット番号はデータ転送開始時
にスロットの空いている順に使用するなど、任意に設定
してもかまわない。 さらに、上述の実施例では、１バスつイル中、同じ種類
のスロットが１回しか現れない場合を例に採って説明し
たが、あるスロットに対応した処理が、他の処理よりも
高速のデータ転送を必要とする場合などでは、１バスザ
イル中、そのスロットが複数回現れるように構成しても
よい。 〈発明の効果〉 以上の説明から明らかなように、本発明によれば、デー
タバスの１バスサイルを複数個の微小なタイムスロット
に分割して、外部画像記憶装置から画像メモリへのデー
タ転送や、画像メモリから所要の画像処理ターミナルへ
のデータ転送を時分割で行うとともに、画像メモリに対
しては、複数個のチャンネルを介して複数台の画像処理
ターミナルが実質上同時的に２次元的にアクセスできる
ように構成したので、複数台の画像処理ターミナルが１
つの外部画像記憶装置や画像メモリを共用することがで
き、しかも、上記画像メモリのチャンネル数を上限とし
て、画像処理ターミナルの任意に増設することができ、
その際に個別のデータバスを敷設する必要もないので、
極めて汎用性の高い画像処理装置を実現することができ
る。

【図面の簡単な説明】

第１図ないし第１２図は本発明の一実施例に係り、第１
図は画像処理装置の概略構成を示したプロ・ツク図、第
２図はバスコントローラの概略構成を示したブロック図
、第３図は１ノ＼スサイルを構成するタイムスロットの
説明図、第４図は外部画像記憶装置および画像処理ター
ミナルに備えられたスロットモニタ部の概略構成を示し
たプロ・ツク図、第５図は画像メモリに付設されたスロ
ットモニタ部の概略構成を示したブロック図、第６図は
原画像データの模式図、第７図は画像メモリに順次書き
込まれた原画像データの模式図、第８図は画像メモリか
らの原画像データの読み出し動作の説明に供する図、第
９図および第１０図は画像メモリからの原画像データの
読み出し走査方向を示した説明図、第１１図はマルチウ
ィンドウジェネレータの概略構成を示したブロック図、
第１２図はマルチウィンドウジェネレータのアドレス発
生動作順序を示したフローチャートである。 １・・・外部画像記憶装置 ３・・・画像メモリ ４・・・マルチウィンドウジェネレータ（画像メモリ制
御手段） ５・・・画像処理ターミナル １１・・・スロットモニタ部 （第１のスロワＩ・モニタ手段） Ｉ２・・・スロットモニタ部 （第２のスロットモニタ手段） １３・・・スロットモニタ部 （第３のスロットモニタ手段） ＤＢ・・・データバス ＣＢ・・・コントロールバス ＣＬ・・・バス制御線 出願人　大日本スクリーン製造株式会社代理人　弁理士
　　杉　　谷　　　勉 （シへや全椋巨） −〉 ト２Δに （ａｌ） ０≦α （ｂｌ） 第 （ａ２） ０≦α （ｂ２） （ａ３） ０ンα （ｂ３） （ａ４） ０〉α （ｂ４） （ｃ　１） ０≦α （ｄｉ） （ｃ２） Ｏ≦α （ｄ２） 図 （ｃ３） ０〉α （ｄ３） （ｃ４） ０〉α （ｄ４）

Claims (1)

【特許請求の範囲】
1. （１）種々の原画像データを記憶している外部画像記憶
   装置と、 前記外部画像記憶装置から伝送されてきた原画像データ
   を記憶する画像メモリと、 前記画像メモリから伝送されてきた原画像データに対し
   て所要の画像処理を施す複数台の画像処理ターミナルと
   、 前記外部画像記憶装置から画像メモリへのデータ伝送、
   および画像メモリから前記各画像処理ターミナルへのデ
   ータ伝送を単一のデータバスを介して時分割に行うため
   に、１バスサイクルを複数個の微小なタイムスロットに
   分割し、前記外部画像記憶装置、画像メモリ、および各
   画像処理ターミナルに必要に応じて使用スロットに対応
   したスロット識別データを予め割り付けておき、一方、
   １バスサイクルを構成する各スロットに対応したバス制
   御信号を前記外部画像記憶装置、画像メモリ、各画像処
   理ターミナルに接続するバス制御線上に順に乗せるデー
   タ伝送制御手段と、 前記外部画像記憶装置に付設され、前記データ伝送制御
   手段によって予め割り付けられたスロット識別データと
   、前記バス制御信号とを逐次比較し、両者が一致したと
   きに、所要の原画像データをデータバスに乗せるタイミ
   ングを発生する第１のスロットモニタ手段と、 前記画像メモリを個別にアクセスするための複数個のチ
   ャンネルにそれぞれ割り付けられたスロット識別データ
   と、前記バス制御信号とを逐次比較し、両者が一致した
   ときに、該当チャンネルのアドレス要求を出す各チャン
   ネルごとの第２のスロットモニタ手段と、 データ伝送制御手段からの指定に基づいて、画像メモリ
   を個別にアクセスするための複数個のチャンネルを備え
   、前記第２のスロットモニタ手段からの所要チャンネル
   のアドレス要求に応じて、該当チャンネルについて２次
   元的にアドレスを発生させて、画像メモリへの原画像デ
   ータの書き込み、または読み出しを各チャンネルごとに
   行う画像メモリ制御手段と、 前記各画像処理ターミナルに付設され、予め割り付けら
   れたスロット識別データと、前記バス制御信号とを逐次
   比較し、両者が一致したしたときに、データバス上の原
   画像データを当該画像処理ターミナル内へ取り込むタイ
   ミングを発生させる第３のスロットモニタ手段と、 を備えたことを特徴とする画像処理装置。