JPH04139555A - Bus repeating device - Google Patents

Bus repeating device

Info

Publication number
JPH04139555A
JPH04139555A JP2264322A JP26432290A JPH04139555A JP H04139555 A JPH04139555 A JP H04139555A JP 2264322 A JP2264322 A JP 2264322A JP 26432290 A JP26432290 A JP 26432290A JP H04139555 A JPH04139555 A JP H04139555A
Authority
JP
Japan
Prior art keywords
input
bus
output command
output
retry
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2264322A
Other languages
Japanese (ja)
Inventor
Tatsuo Noguchi
野口　辰生
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2264322A priority Critical patent/JPH04139555A/en
Publication of JPH04139555A publication Critical patent/JPH04139555A/en
Pending legal-status Critical Current

Links

Landscapes

  • Bus Control (AREA)

Abstract

PURPOSE:To improve the bus availability by attaining a constitution where an input/output controller carries out the retrial of an input/output instruction in place of a CPU if the reception of the input/output instruction is temporarily impossible. CONSTITUTION:A bus repeating device 100 is connected to a CPU 103 via a basic bus 101 and also to an input/output controller 104 via an extension bus 102. If the controller 104 temporarily unable to receive an input/output instruction, a rejective answer is returned to the device 100. Then a retry control circuit 109 performs the retry control based on the designation of the retry parameter stored in a retry parameter register 110 after receiving a report showing a fact that the rejective answer is received from an input/output instruction transmission circuit 108. Then the circuit 109 instructs the circuit 108 to restart the input/output instruction. Thus the availability of the bus 101 is improved.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、データ処理システムのバス中継装置に関する
。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a bus relay device for a data processing system.

〔従来の技術〕[Conventional technology]

従来のバス中継装置は、バスの中継のみを行っており、
入出力命令のｌｊ　ｌ−ライは、中央処理装置が行い、
バス中継装置が接続されている場合でも同様であった。Conventional bus relay devices only relay buses.
The lj l-lay of input/output commands is performed by the central processing unit,
The same thing happened even when a bus relay device was connected.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

上述した従来のバス中継装置は、接続されてぃる入出力
制御装置に対する入出力命令の再試行が行われた場合、
拡張バス上と基本バス上の両方にリトライのバス転送が
発生するので、バスの使用効率が低下するという問題点
がある。In the conventional bus relay device described above, when an input/output command to a connected input/output control device is retried,
Since retry bus transfers occur on both the expansion bus and the basic bus, there is a problem in that bus usage efficiency decreases.

〔課題を解決するための手段〕[Means to solve the problem]

本発明のバス中継装置は、中央処理装置が接続されてい
る基本バスと、増設の入出力制御装置が接続されている
拡張バスとを接続するバス中ｔＫ装置において、前記基
本バスの中央処ｆ！！装置からの入出力命令を受け取り
解釈実行する手段と、前記入出力命令がｖトライパラメ
ータ出力命令であった場合に、リトライパラメータを格
納する手段と、前記基本バスの中央処理装置から前記拡
張バスの入出力制御装置への入出力命令を伝達する手段
と、前記入出力命令が前記入出力制御装置で拒否された
場合に前記リトライパラメータの指定する時間間隔及び
限度回数にしたがい前記入出力命令を拡張バス上でリト
ライする手段と、限度回数に達してもなお拒否された場
合に前記基本バスの中央処理装置に対してその旨を通知
する手段とを有し、前記入出力制御装置が一時的に前記
入出力命令を受けつけることができなかった場合の入出
力命令の再試行を前記中央処理装置に代って実行するこ
とを特徴としている。The bus relay device of the present invention is a bus relay device that connects a basic bus to which a central processing unit is connected and an expansion bus to which an additional input/output control device is connected. ! ! means for receiving and interpreting input/output commands from the device; means for storing retry parameters when the input/output command is a vtry parameter output command; means for transmitting an input/output command to an input/output control device; and extending the input/output command according to a time interval and a limit number of times specified by the retry parameter when the input/output command is rejected by the input/output control device. It has means for retrying on the bus, and means for notifying the central processing unit of the basic bus if the rejection is still reached even after reaching the limit number of times, and the input/output control unit temporarily The present invention is characterized in that when the input/output command cannot be accepted, a retry of the input/output command is executed in place of the central processing unit.

〔実施例〕〔Example〕

次に、本発明について図面を参照して説明する。 Next, the present invention will be explained with reference to the drawings.

第１図は本発明のバス中継装置の一実施例である。本発
明のバス中継装ｆｔ１ｏＯは、基本バス１０１を介して
中央処理装置１０３と接続されており、また拡張バス１
０２を介して入出力制御装置１０４と接続されている。FIG. 1 shows an embodiment of the bus relay device of the present invention. The bus relay device ft1oO of the present invention is connected to the central processing unit 103 via the basic bus 101, and is connected to the central processing unit 103 via the basic bus 101.
It is connected to the input/output control device 104 via 02.

中央処理装置１０３からのりトライパラメータ出力命令
は、基本バスインタフェース回路１０５を介してバス中
継装置制御回路１１１に入力される。そして、リトライ
パラメータはりトライパラメータレジスタ１１０に格納
される。中央処理装置１０３から入出力制御装置１０４
への入出力命令は、基本バスインタフェース回路１０５
、入出力命令伝達回路１０８及び拡張バスインタフェー
ス回路１０７を介して拡張バス１０２へ出力される。入
出力制御装置１０４が入出力命令を受けとった場合、処
理はその時点で終了する。入出力側Ｊ装置１０４が、前
記入出力命令を一時的に受け取ることができなかった時
、拒否応答がバス中継装置１００に返される。A try parameter output command from the central processing unit 103 is input to the bus relay device control circuit 111 via the basic bus interface circuit 105. Then, the retry parameters are stored in the retry parameter register 110. From the central processing unit 103 to the input/output control unit 104
Input/output instructions to the basic bus interface circuit 105
, are output to the expansion bus 102 via the input/output command transmission circuit 108 and the expansion bus interface circuit 107. When the input/output control device 104 receives an input/output command, the process ends at that point. When the input/output side J device 104 is temporarily unable to receive the input/output command, a rejection response is returned to the bus relay device 100.

リトライ制御回路１０９は、入出力命令伝達回路１０８
から拒否応答があったと通知を受けると、リトライパラ
メータレジスタ１１０に格納されているリトライパラメ
ータの指定にしたがい、リトライの制御を行ない、入出
力命令伝達回路１０８に対して入出力命令の再起動を指
示する。The retry control circuit 109 is connected to the input/output command transmission circuit 108.
When it is notified that there is a rejection response from the retry parameter register 110, it controls the retry according to the specification of the retry parameter stored in the retry parameter register 110, and instructs the input/output instruction transmission circuit 108 to restart the input/output instruction. do.

〔発明の効果〕〔Effect of the invention〕

以上説明したように本発明のバス中継装置を使用するこ
とにより、拡張バス上の入出力制御装置に対する入出力
命令のりトライ時に基本バスの使用効率を低下させない
効果がある。As explained above, by using the bus relay device of the present invention, there is an effect that the usage efficiency of the basic bus is not reduced when trying to transfer an input/output command to the input/output control device on the expansion bus.

【図面の簡単な説明】[Brief explanation of drawings]

第１図は本発明の一実施例のブロック図である。 １００・・・バス中継装置、１０１・・・基本バス、１
０２・・・拡張バス、１０３・・・中央処理装置、１０
４・・・入出力制御装置、１０５・・・基本バスインタ
フェース回路、１０６・・・バス転送制御回路、１０７
・・・拡張バスインタフェース回路、１０８・・・入出
力命令伝達回路、１０９・・・リトライ制御回路、１１
０・・・リトライパラメータレジスタ、１１１・・・バ
ス中継装置制御回路。FIG. 1 is a block diagram of one embodiment of the present invention. 100...Bus relay device, 101...Basic bus, 1
02... Expansion bus, 103... Central processing unit, 10
4... Input/output control device, 105... Basic bus interface circuit, 106... Bus transfer control circuit, 107
... expansion bus interface circuit, 108 ... input/output command transmission circuit, 109 ... retry control circuit, 11
0... Retry parameter register, 111... Bus relay device control circuit.

Claims (1)

【特許請求の範囲】 中央処理装置が接続されている基本バスと、増設の入出
力制御装置が接続されている拡張バスとを接続するバス
中継装置において、 前記基本バスの中央処理装置からの入出力命令を受け取
り解釈実行する手段と、 前記入出力命令がリトライパラメータ出力命令であった
場合に、リトライパラメータを格納する手段と、 前記基本バスの中央処理装置から前記拡張バスの入出力
制御装置への入出力命令を伝達する手段と、 前記入出力命令が前記入出力制御装置で拒否された場合
に前記リトライパラメータの指定する時間間隔及び限度
回数にしたがい前記入出力命令を拡張バス上でリトライ
する手段と、 限度回数に達してもなお拒否された場合に前記基本バス
の中央処理装置に対してその旨を通知する手段とを有し
、 前記入出力制御装置が一時的に前記入出力命令を受けつ
けることができなかった場合の入出力命令の再試行を前
記中央処理装置に代って実行することを特徴とするバス
中継装置。[Scope of Claims] A bus relay device that connects a basic bus to which a central processing unit is connected and an expansion bus to which an additional input/output control device is connected, comprising: means for receiving and interpreting and executing an output command; means for storing a retry parameter when the input/output command is a retry parameter output command; means for transmitting an input/output command, and retrying the input/output command on an expansion bus according to a time interval and a limit number of times specified by the retry parameter when the input/output command is rejected by the input/output control device; and means for notifying the central processing unit of the basic bus to that effect if the input/output command is still rejected even after reaching the limit number of times, and the input/output control unit temporarily executes the input/output command. A bus relay device that retries an input/output command in place of the central processing unit when the input/output command cannot be accepted.
JP2264322A 1990-10-01 1990-10-01 Bus repeating device Pending JPH04139555A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2264322A JPH04139555A (en) 1990-10-01 1990-10-01 Bus repeating device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2264322A JPH04139555A (en) 1990-10-01 1990-10-01 Bus repeating device

Publications (1)

Publication Number Publication Date
JPH04139555A true JPH04139555A (en) 1992-05-13

Family

ID=17401574

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2264322A Pending JPH04139555A (en) 1990-10-01 1990-10-01 Bus repeating device

Country Status (1)

Country Link
JP (1) JPH04139555A (en)

Similar Documents

Publication Publication Date Title
JPH01162967A (en) Method and device for interruption processing
JPH04139555A (en) Bus repeating device
JPS62172840A (en) Transferring system for data
JPH04139556A (en) Retry control system
JP3270040B2 (en) Bus control method
JPS5918733B2 (en) Data transmission/reception control device
JPS62190544A (en) Higher link unit for programmable controller
JPH01103046A (en) Communication control system
JPH05241986A (en) Input/output instruction retrying system
JPH0115902B2 (en)
JPH02101565A (en) Control program adding system for extended function
JPS63153635A (en) Specification system for data transfer speed
JPH027240B2 (en)
JPH03288205A (en) Programmable controller system
JPS5858626U (en) Interrupt priority controller
JPS63245754A (en) Input/output control system for information processing system
JPH08123742A (en) Retrial controller
JPH0488454A (en) Channel processor
JPS6371761A (en) System for defining system condition of online system
JPH01149637A (en) System for monitoring polling control response
JPH0235844A (en) Control system
JPS63180164A (en) Program control system
JPH02310657A (en) Bus connecting device
JPS60198658A (en) Transfer fault processing method
JPH0240755A (en) Data processor