JPH04139529A - Graphic display device - Google Patents
Graphic display deviceInfo
- Publication number
- JPH04139529A JPH04139529A JP26432390A JP26432390A JPH04139529A JP H04139529 A JPH04139529 A JP H04139529A JP 26432390 A JP26432390 A JP 26432390A JP 26432390 A JP26432390 A JP 26432390A JP H04139529 A JPH04139529 A JP H04139529A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- data
- line
- display device
- rectangular area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 claims abstract description 57
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000009977 dual effect Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Digital Computer Display Output (AREA)
Abstract
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は図形表示装置に関する。[Detailed description of the invention] [Industrial application field] The present invention relates to a graphic display device.
従来の図形表示装置は、第2図に示す様に2つの矩形領
域から読み出したデータを格納する2組のレジスタ11
.12とバレルシフタ13及て覧論理演算器(以後、A
LUと記す)14とを有している。各レジスタへのデー
タの読み込み及び論理演算後のデータの書込は、それぞ
れ1メモリサイクルずつかけて行われ、表示メモリ16
から読み出した転送元及び転送先領域データをそれぞれ
レジスタ11.12に格納し、論理演算データを再び表
示メモリ16に書込み、これらをくり返すことにより2
矩形領域間の論理演算を行っていた。A conventional graphic display device has two sets of registers 11 that store data read from two rectangular areas, as shown in FIG.
.. 12 and barrel shifter 13.
It has 14 (denoted as LU). Reading data into each register and writing data after a logical operation takes one memory cycle each, and the display memory 16
By storing the transfer source and transfer destination area data read out in the registers 11 and 12, respectively, and writing the logical operation data to the display memory 16 again, and repeating these operations,
Logical operations were performed between rectangular areas.
上述した従来の図形表示装置は、各レジスタへのデータ
のロード及び表示メモリへの再書込の際にそれぞれメモ
リサイクルを実行し終了させていた為、矩形領域間の論
理演算性能の高速化が不可能だという問題点がある。The conventional graphic display device described above executes and terminates a memory cycle each time data is loaded into each register and rewritten to the display memory, so the performance of logic operations between rectangular areas can be accelerated. The problem is that it is impossible.
本発明の図形表示装置は、ビットマツプ表示可能な図形
表示装置において、少なくとも1スキャンライン以上の
情報を格納できる2組のラインメモリと、前記ラインメ
モリの出力をシフトする為のバレルシフタと、前記ライ
ンメモリ及び前記バレルシフタの出力との論理演算を行
ない表示メモリに書き込む手段とを有し、前記表示メモ
リ上の2つの矩形領域どうしの論理演算を行う場合、前
記表示メモリからのデータの取り出し及び書込をライン
単位で行うことを特徴としている。The graphic display device of the present invention is a graphic display device capable of bitmap display, and includes two sets of line memories capable of storing information of at least one scan line, a barrel shifter for shifting the output of the line memory, and the line memory. and a means for performing a logical operation with the output of the barrel shifter and writing it into the display memory, and when performing a logical operation between two rectangular areas on the display memory, retrieving and writing data from the display memory. It is characterized by being performed line by line.
次に、本発明の実施例について図面を参照して説明する
。Next, embodiments of the present invention will be described with reference to the drawings.
第1図は、本発明の一実施例のブロック図である。ライ
ンメモリ1及びラインメモリ2は、それぞれ128X1
8ビツト構成のFIFOメモリである。バレルシフタ3
は、16ビツトのレジスタを内蔵しており、ラインメモ
リ2からの16ビツト出力データがラッチ可能で、この
内蔵しているレジスタの値とラインメモリ2からの出力
とを連続した32ビツトとして見なし、この32ビツト
データのうちから任意ビット数シフトした16ビツトを
出力可能である。また、ALU4はラインメモリ1から
の16ビツトデータとバレルシフタ3からの16ビツト
データとの論理演算(例えばAND演算)を行い、デー
タバス5を経由して表示メモリ6へ出力する。データバ
ス5は、16ビツト幅のデータバスであり、表示メモリ
6からのデータの読み出しやALU4のデータを表示メ
モリ6へ格納する。表示メモリ6は、水平2048ビツ
ト×垂直1024ビツトの容量を持つ2値画像情報表示
用のビットマツプメモリであり、水平方向に連続した1
6ビツトに対し、1つの物理メモリアドレスが与えられ
ており、この16ビツトを1単位としてデータ入出力を
行う。この時、表示メモリ6は専用のダイナミック型デ
ュアルポートメモリで構成されており、水平方向にメモ
リアドレスが連続している。表示メモリ6のデータは逐
次読み出され、CRTT上に表示される。FIG. 1 is a block diagram of one embodiment of the present invention. Line memory 1 and line memory 2 are each 128X1
This is an 8-bit FIFO memory. barrel shifter 3
has a built-in 16-bit register, and can latch the 16-bit output data from line memory 2, and regards the value of this built-in register and the output from line memory 2 as continuous 32 bits, It is possible to output 16 bits shifted by an arbitrary number of bits from this 32 bit data. Further, the ALU 4 performs a logical operation (for example, an AND operation) on the 16-bit data from the line memory 1 and the 16-bit data from the barrel shifter 3, and outputs the result to the display memory 6 via the data bus 5. The data bus 5 is a 16-bit wide data bus, and reads data from the display memory 6 and stores data from the ALU 4 in the display memory 6. The display memory 6 is a bitmap memory for displaying binary image information with a capacity of 2048 bits horizontally x 1024 bits vertically.
One physical memory address is given for 6 bits, and data input/output is performed using these 16 bits as one unit. At this time, the display memory 6 is composed of a dedicated dynamic type dual port memory, and the memory addresses are continuous in the horizontal direction. The data in the display memory 6 is sequentially read out and displayed on the CRTT.
次に、表示メモリ6上の第1の矩形領域と別の第2の矩
形領域との間で論理演算を行い、第2の矩形領域に格納
する場合について説明する。この場合、第1の矩形領域
上の1つの水平ライン上のデータはラインメモリエヘ、
またそれに対応した第2の矩形領域上の1つの水平ライ
ン上のデータはラインメモリ2へそれぞれ属した1つの
メモリサイクルで読み込みを行う。この種のダイナミッ
ク型デュアルポートメモリはニブルモードやページモー
ド等の連続又は非常に近いアドレスへの連続アクセスを
高速化するアクセスモードを有している為、それらのモ
ードを用いて連続アドレスへの連続アクセスは非常に高
速化が可能である。また、この様にしてラインメモリ1
及びラインメモリ2へ取り込まれたデータは、所望の形
態に加工された形でALU4より取り出され、読み出し
時と同様に1水平ライン分のデータを連続して書込む。Next, a case will be described in which a logical operation is performed between the first rectangular area and another second rectangular area on the display memory 6, and the result is stored in the second rectangular area. In this case, data on one horizontal line on the first rectangular area is stored in the line memory
Further, the data on one horizontal line on the second rectangular area corresponding thereto is read into the line memory 2 in one memory cycle to which each belongs. This type of dynamic dual-port memory has access modes such as nibble mode and page mode that speed up continuous access to consecutive or very close addresses. Access can be made very fast. Also, in this way, line memory 1
The data taken into the line memory 2 is processed into a desired form and taken out from the ALU 4, and data for one horizontal line is continuously written in the same way as when reading.
以上説明したように本発明は、1スキャンライン以上の
情報が格納可能なラインメモリを2組用い、転送元及び
転送先の矩形領域の1水平ラインのデータを連続したメ
モリサイクルを用いて各ラインメモリへロードでき、ま
た2組のラインメモリに取込まれたデータを用いて、転
送先矩形領域の1水平ラインのデータを連続したメモリ
サイクルを用いて格納できる為、単位データ当りのメモ
リアクセスタイムを高速化できる効果がある。As explained above, the present invention uses two sets of line memories capable of storing information of one scan line or more, and stores data of one horizontal line in a rectangular area of a transfer source and a transfer destination for each line using consecutive memory cycles. The memory access time per unit of data can be reduced because it can be loaded into memory, and data for one horizontal line in the transfer destination rectangular area can be stored using consecutive memory cycles using the data taken into two sets of line memories. This has the effect of speeding up the process.
第1図は本発明の一実施例のブロック図、第2図は従来
例のブロック図である。
1.2・・・ラインメモリ、3・・・バレルシフタ、4
・・・ALU、5・・・データバス、6・・・表示メモ
リ、7・・・CRT。FIG. 1 is a block diagram of an embodiment of the present invention, and FIG. 2 is a block diagram of a conventional example. 1.2... Line memory, 3... Barrel shifter, 4
...ALU, 5...Data bus, 6...Display memory, 7...CRT.
Claims (1)
組のラインメモリと、前記ラインメモリの出力をシフト
する為のバレルシフタと、前記ラインメモリ及び前記バ
レルシフタの出力との論理演算を行ない表示メモリに書
き込む手段とを有することを特徴とする図形表示装置。 2、前記ラインメモリが、少なくとも1スキャンライン
以上の情報を格納可能なことを特徴とする請求項1記載
の図形表示装置。 3、前記表示メモリ上の矩形領域同士の論理演算を行う
場合、前記表示メモリからのデータの取り出し及び書込
をライン単位で行うことを特徴とする請求項1記載の図
形表示装置。[Claims] 1. A graphic display device capable of displaying a bitmap, 2.
A graphic display device comprising: a pair of line memories; a barrel shifter for shifting the output of the line memory; and means for performing a logical operation on the outputs of the line memory and the barrel shifter and writing the result to a display memory. 2. The graphic display device according to claim 1, wherein the line memory is capable of storing information of at least one scan line or more. 3. The graphic display device according to claim 1, wherein when performing a logical operation between rectangular areas on the display memory, data is taken out and written from the display memory on a line-by-line basis.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP26432390A JPH04139529A (en) | 1990-10-01 | 1990-10-01 | Graphic display device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP26432390A JPH04139529A (en) | 1990-10-01 | 1990-10-01 | Graphic display device |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH04139529A true JPH04139529A (en) | 1992-05-13 |
Family
ID=17401589
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP26432390A Pending JPH04139529A (en) | 1990-10-01 | 1990-10-01 | Graphic display device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH04139529A (en) |
-
1990
- 1990-10-01 JP JP26432390A patent/JPH04139529A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100279039B1 (en) | Improved memory structure, device, system and how to use it | |
JPH06138856A (en) | Output display system | |
JPH077260B2 (en) | Image data rotation processing apparatus and method thereof | |
US5859646A (en) | Graphic drawing processing device and graphic drawing processing system using thereof | |
JPH0355832B2 (en) | ||
JPH01283676A (en) | Read-out processing system for window image data | |
JPH04139529A (en) | Graphic display device | |
JPS6037930B2 (en) | information storage device | |
JPH01114990A (en) | Texture mapping device | |
JPH0547174A (en) | Multiport memory | |
JP2000232623A (en) | Video memory circuit | |
JPH0340072A (en) | Memory device having address control function | |
JPS62151987A (en) | Multi port memory processing picture | |
JPS6050584A (en) | Memory | |
JP2551045B2 (en) | Image memory data processing controller | |
JPH02178883A (en) | High-speed serial transfer method for image data | |
JPH03288281A (en) | Three-dimensional graphic display | |
JPH03137722A (en) | Two-dimensional memory device | |
JPH05144259A (en) | Memory device | |
JPH0651751A (en) | Image display device | |
JPS63298673A (en) | Image memory element | |
JPH03270487A (en) | Video processor | |
JPH02171918A (en) | Access system for frame memory | |
JPH07320053A (en) | Image rotation processor | |
JPH0337774A (en) | Image rotating circuit |