JPH0413740B2 - - Google Patents
Info
- Publication number
- JPH0413740B2 JPH0413740B2 JP57122671A JP12267182A JPH0413740B2 JP H0413740 B2 JPH0413740 B2 JP H0413740B2 JP 57122671 A JP57122671 A JP 57122671A JP 12267182 A JP12267182 A JP 12267182A JP H0413740 B2 JPH0413740 B2 JP H0413740B2
- Authority
- JP
- Japan
- Prior art keywords
- channel
- data
- time
- control device
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000000034 method Methods 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 5
- 230000003111 delayed effect Effects 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 208000033748 Device issues Diseases 0.000 description 1
- 101100524346 Xenopus laevis req-a gene Proteins 0.000 description 1
- 238000012508 change request Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Information Transfer Systems (AREA)
- Small-Scale Networks (AREA)
Description
【発明の詳細な説明】
(A) 発明の技術分野
本発明は入出力装置と接続されるチヤネル装置
と、該チヤネル装置に接続されるチヤネル制御装
置との間で非同期データ転送を行なうデータ処理
システムにおけるデータ転送制御方式に関するも
のであり、特にデータ転送の際のスキユー時間を
ダイナミツクに変更し得るようにしたデータ転送
制御方式に関する。
と、該チヤネル装置に接続されるチヤネル制御装
置との間で非同期データ転送を行なうデータ処理
システムにおけるデータ転送制御方式に関するも
のであり、特にデータ転送の際のスキユー時間を
ダイナミツクに変更し得るようにしたデータ転送
制御方式に関する。
(B) 従来技術と問題点
一般にチヤネル制御装置とチヤネル装置間には
チヤネル制御装置−チヤネル装置インターフエー
スが存在し、非同期あるいは同期方式により信号
の授受を行い各種データ転送を行つている。前記
チヤネル制御装置−チヤネル装置間では一つのデ
ータ転送は、一般的には、パラレルな数ビツトの
データを複数の信号線で転送する(シリアルでは
無い)。従つて、複数の信号線があるので、全く
同じタイミングでチヤネル制御装置が複数信号出
力したとしても、信号線の微妙な長さの差や、チ
ヤネル装置側で受信する素子の特性差により、受
信するタイミングは全く同じという訳にはいかな
い(信号送出/受信においては常識的な事項であ
る)。其処で、通常非同期方式の転送の場合、こ
の信号間の受信のバラツキ(スキユー時間)の為
に、信号がデータ線上にのる時間を充分とる、即
ち、マージンをとることが一般的に行われてい
る。又、同期転送の場合には、チヤネル制御装置
側のクロツクをチヤネル側のクロツク迄に落とし
転送を行つている。
チヤネル制御装置−チヤネル装置インターフエー
スが存在し、非同期あるいは同期方式により信号
の授受を行い各種データ転送を行つている。前記
チヤネル制御装置−チヤネル装置間では一つのデ
ータ転送は、一般的には、パラレルな数ビツトの
データを複数の信号線で転送する(シリアルでは
無い)。従つて、複数の信号線があるので、全く
同じタイミングでチヤネル制御装置が複数信号出
力したとしても、信号線の微妙な長さの差や、チ
ヤネル装置側で受信する素子の特性差により、受
信するタイミングは全く同じという訳にはいかな
い(信号送出/受信においては常識的な事項であ
る)。其処で、通常非同期方式の転送の場合、こ
の信号間の受信のバラツキ(スキユー時間)の為
に、信号がデータ線上にのる時間を充分とる、即
ち、マージンをとることが一般的に行われてい
る。又、同期転送の場合には、チヤネル制御装置
側のクロツクをチヤネル側のクロツク迄に落とし
転送を行つている。
しかしながら、チヤネル装置に接続される入出
力装置の転送レートが向上しつつある現在、従来
からのチヤネル制御装置−チヤネル装置間インタ
ーフエースをそのままて用いているだけでは転送
レートを改善することが望めない。
力装置の転送レートが向上しつつある現在、従来
からのチヤネル制御装置−チヤネル装置間インタ
ーフエースをそのままて用いているだけでは転送
レートを改善することが望めない。
(C) 発明の目的
従つて本発明の目的は、上述の欠点を解消し、
従来のチヤネル制御装置−チヤネル装置間インタ
ーフエイスに大きな変更することなく、チヤネル
装置及びこのチヤネル装置に接続される入出力装
置に応じて、異なるスキユー時間が含まれている
ものとして、そのスキユー時間に応じてをダイナ
ミツクに、前記データ信号線上でデータが乗る時
間を変更することにより転送レートを向上させる
ことにある。またこれにより異なるスキユー時間
を有するチヤネル装置、入出力装置を1つのチヤ
ネル制御装置に混在して収容することが可能とな
る。
従来のチヤネル制御装置−チヤネル装置間インタ
ーフエイスに大きな変更することなく、チヤネル
装置及びこのチヤネル装置に接続される入出力装
置に応じて、異なるスキユー時間が含まれている
ものとして、そのスキユー時間に応じてをダイナ
ミツクに、前記データ信号線上でデータが乗る時
間を変更することにより転送レートを向上させる
ことにある。またこれにより異なるスキユー時間
を有するチヤネル装置、入出力装置を1つのチヤ
ネル制御装置に混在して収容することが可能とな
る。
(D) 発明の構成
本発明は、入出力装置と接続されるチヤネル装
置と、該チヤネル装置に接続されるチヤネル制御
装置との間で非同期データ転送を行なうデータ処
理システムであつて、前記チヤネル制御装置に対
し、データ転送の際のスキユー時間を変更する要
求信号を設け、該変更要求信号に基づいて転送デ
ータを制御することを特徴としている。
置と、該チヤネル装置に接続されるチヤネル制御
装置との間で非同期データ転送を行なうデータ処
理システムであつて、前記チヤネル制御装置に対
し、データ転送の際のスキユー時間を変更する要
求信号を設け、該変更要求信号に基づいて転送デ
ータを制御することを特徴としている。
(E) 発明の実施例
第1図は本発明の一実施例を示す図、第2図は
第1図実施例の詳細を示す図である。第1図にお
いては、1はチヤネル制御装置、2〜nはチヤネ
ル装置であり、それぞれのチヤネル装置2〜nに
は入出力装置が接続される。11は制御部、12
〜1nはポート制御部である。第2図において、
21は優先回路、22はフリツプフロツプ、23
はオア回路、24はフリツプフロツプ、25,2
6は遅延回路、27,28はチヤネルへの信号線
を示す。
第1図実施例の詳細を示す図である。第1図にお
いては、1はチヤネル制御装置、2〜nはチヤネ
ル装置であり、それぞれのチヤネル装置2〜nに
は入出力装置が接続される。11は制御部、12
〜1nはポート制御部である。第2図において、
21は優先回路、22はフリツプフロツプ、23
はオア回路、24はフリツプフロツプ、25,2
6は遅延回路、27,28はチヤネルへの信号線
を示す。
本発明によれば、各チヤネル装置2〜nからの
転送要求信号REQに加え、該チヤネル装置2〜
nのうち、従来より速い転送レートで転送が可能
なチヤネル装置に対して、新しいスキユー時間す
なわち、短いスキユー時間で転送可の旨を示す信
号(スキユー時間の変更を要求する信号)
SKEWを設けてある。ここで、スキユー時間と
は、複数の信号どうしの伝送タイミングのバラツ
キのことであるが、スキユー時間を変更するとい
う表現は、以下、「スキユー時間が大きい装置に
対しては、それに応じて、データが信号線上で有
効になる時間をながくする、又、短いものに対し
ては、前記時間を短くする」という意味を含め
て、「スキユー時間を変える」という表現を使用
する。従来の規定のスキユー時間が必要なチヤネ
ル装置にはこの信号はなく、この場合そのチヤネ
ル装置は対応する信号線に論理“0”を出力する
ように設定する。
転送要求信号REQに加え、該チヤネル装置2〜
nのうち、従来より速い転送レートで転送が可能
なチヤネル装置に対して、新しいスキユー時間す
なわち、短いスキユー時間で転送可の旨を示す信
号(スキユー時間の変更を要求する信号)
SKEWを設けてある。ここで、スキユー時間と
は、複数の信号どうしの伝送タイミングのバラツ
キのことであるが、スキユー時間を変更するとい
う表現は、以下、「スキユー時間が大きい装置に
対しては、それに応じて、データが信号線上で有
効になる時間をながくする、又、短いものに対し
ては、前記時間を短くする」という意味を含め
て、「スキユー時間を変える」という表現を使用
する。従来の規定のスキユー時間が必要なチヤネ
ル装置にはこの信号はなく、この場合そのチヤネ
ル装置は対応する信号線に論理“0”を出力する
ように設定する。
従つて従来のスキユー時間を必要とするチヤネ
ル装置と、規定のスキユー時間以下で動作可能な
チヤネル装置を同一チヤネル制御装置に混在して
収容可能である。
ル装置と、規定のスキユー時間以下で動作可能な
チヤネル装置を同一チヤネル制御装置に混在して
収容可能である。
さて、第2図において、今あるチヤネル装置が
転送要求REQ0を出し、このチヤネル装置が規
定のスキユー値以下で転送可の旨を示す信号
SKEW0が論理“1”であると、この転送要求
REQ0は同一ポート制御部に接続される他のチ
ヤネル装置からの転送要求REQ1……との通常
と同様の優先制御が行なわれ、転送要求が認めら
れると、フリツプフロツプ24(高速転送要求
FF)がセツトされ、このセツト出力によりデー
タ用ゲート信号(DATA Gate)は遅延回路25
の遅延時間を短かくした出力が有効となりチヤネ
ル装置へのデータゲート(信号線27)が開かれ
る、同様にしてストローブ信号Strobeも遅延回
路26の中央からの出力が有効となり、チヤネル
装置への信号線28に出力される。従つて、転送
データのスキユー時間は短かいものとなる。
転送要求REQ0を出し、このチヤネル装置が規
定のスキユー値以下で転送可の旨を示す信号
SKEW0が論理“1”であると、この転送要求
REQ0は同一ポート制御部に接続される他のチ
ヤネル装置からの転送要求REQ1……との通常
と同様の優先制御が行なわれ、転送要求が認めら
れると、フリツプフロツプ24(高速転送要求
FF)がセツトされ、このセツト出力によりデー
タ用ゲート信号(DATA Gate)は遅延回路25
の遅延時間を短かくした出力が有効となりチヤネ
ル装置へのデータゲート(信号線27)が開かれ
る、同様にしてストローブ信号Strobeも遅延回
路26の中央からの出力が有効となり、チヤネル
装置への信号線28に出力される。従つて、転送
データのスキユー時間は短かいものとなる。
もしも転送要求REQを発したチヤネル装置が
規定のスキユー時間を必要とするチヤネル装置で
あつてSKEW信号が論理“0”の場合、フリツ
プフロツプ24(高速転送要求FF)はセツトさ
れず、そのリセツト出力により前述のデータ用ゲ
ート信号(DATA Gate)としてそれぞれ遅延回
路25,26の終端からの遅延信号が有効とな
る。これにより、従来の規定スキユー時間をもつ
たデータ転送が行なわれる。上述のフリツプフロ
ツプ24(高速転送要求FF)はチヤネルからの
要求に対する処理が終了した際に発生される信号
PROCESS ENDによりリセツトされる。
規定のスキユー時間を必要とするチヤネル装置で
あつてSKEW信号が論理“0”の場合、フリツ
プフロツプ24(高速転送要求FF)はセツトさ
れず、そのリセツト出力により前述のデータ用ゲ
ート信号(DATA Gate)としてそれぞれ遅延回
路25,26の終端からの遅延信号が有効とな
る。これにより、従来の規定スキユー時間をもつ
たデータ転送が行なわれる。上述のフリツプフロ
ツプ24(高速転送要求FF)はチヤネルからの
要求に対する処理が終了した際に発生される信号
PROCESS ENDによりリセツトされる。
以上の実施例はスキユー時間の変更を要求する
信号SKEWをチヤネル装置から転送要求REQと
ともに送出する方式を示したが、例えばポート制
御部12〜1n(第1図)に接続されるチヤネル
装置のグループがすべて、規定スキユー時間以下
で動作可能なチヤネル装置であれば、例えばサー
ビス処理装置SVPより各ポート制御部の第2図
のフリツプフロツプ22をチヤネル装置の種類に
応じてセツトすればよい。このフリツプフロツプ
22のセツト出力はオア回路23を通してフリツ
プフロツプ24(高速転送要求FF)に加えられ
るので、前述の動作と全く同様にしてスキユー時
間を変更した転送が行われる。
信号SKEWをチヤネル装置から転送要求REQと
ともに送出する方式を示したが、例えばポート制
御部12〜1n(第1図)に接続されるチヤネル
装置のグループがすべて、規定スキユー時間以下
で動作可能なチヤネル装置であれば、例えばサー
ビス処理装置SVPより各ポート制御部の第2図
のフリツプフロツプ22をチヤネル装置の種類に
応じてセツトすればよい。このフリツプフロツプ
22のセツト出力はオア回路23を通してフリツ
プフロツプ24(高速転送要求FF)に加えられ
るので、前述の動作と全く同様にしてスキユー時
間を変更した転送が行われる。
第3図は、第2図の回路のタイムチヤートを示
す。
す。
最初に各信号の関係を説明する。第3図の上段
(又は下段)を参照されたい。第3図中の
STROBE信号は、チヤネル制御装置とチヤネル
間の信号線上にのる信号で、データ有効信号であ
る。受信側であるチヤネルは本信号を受けた時に
信号線上のデータを有効として受信する。前記
STROBE信号が、28(第2図)の出力となる
時に、DATE GATE(第2図、第3図)の信号
が落とされる。信号線上の出力であるDATEは、
28の出力が落ちた時に受信先のチヤネルで受信
される(図示せず)。従つて、DATE GATE(第
2図、第3図)が出力されてから、ストローブ信
号が28(第2図)の出力となる迄の時間が長い
と、DATEが信号線上に出力されている時間が
長いことになる。又、ストローブ信号が28(第
2図)の出力となる迄の時間が短いと、データが
信号線上に出力されている時間が短いことにな
る。つまり、複数信号線間のスキユーが大きいと
きは、データが信号線上に長くのる必要があり、
対して小さい時は短くて良いのである。
(又は下段)を参照されたい。第3図中の
STROBE信号は、チヤネル制御装置とチヤネル
間の信号線上にのる信号で、データ有効信号であ
る。受信側であるチヤネルは本信号を受けた時に
信号線上のデータを有効として受信する。前記
STROBE信号が、28(第2図)の出力となる
時に、DATE GATE(第2図、第3図)の信号
が落とされる。信号線上の出力であるDATEは、
28の出力が落ちた時に受信先のチヤネルで受信
される(図示せず)。従つて、DATE GATE(第
2図、第3図)が出力されてから、ストローブ信
号が28(第2図)の出力となる迄の時間が長い
と、DATEが信号線上に出力されている時間が
長いことになる。又、ストローブ信号が28(第
2図)の出力となる迄の時間が短いと、データが
信号線上に出力されている時間が短いことにな
る。つまり、複数信号線間のスキユーが大きいと
きは、データが信号線上に長くのる必要があり、
対して小さい時は短くて良いのである。
以下、タイムチヤートの動作を説明する。
FF24がON(第3図上段)の時に基準にして
説明する。27,28の出力は、delay時間
(delay時間とは、スキユー時間+伝送時間であ
り、スキユー時間を小さくしているのでdelay時
間も小さくなる)が短くなつている分だけ、立ち
上がり、立ち下がりとも、通常モード時間関係よ
りも前に出る。Date gateの時間の長さはdelay
時間により変化する。つまり、Date gate信号
は、delay25によつて、「27の出力」迄の時間
が伸びる。又、strobe信号が、delay26の信号
によつて28の出力迄の時間が長くなり、その結
果、DATEがデータ信号線上で有効となる時間
が長くなる。但し、strobe信号自体の時間長は一
定である。delay時間の中には、チヤネル制御装
置−チヤネル装置間のケーブルdelay時間も含ま
れるが、Date 4Byte分の信号間バラツキ(スキ
ユー時間)を考慮した値となる様なデイレイ時間
になつている。
説明する。27,28の出力は、delay時間
(delay時間とは、スキユー時間+伝送時間であ
り、スキユー時間を小さくしているのでdelay時
間も小さくなる)が短くなつている分だけ、立ち
上がり、立ち下がりとも、通常モード時間関係よ
りも前に出る。Date gateの時間の長さはdelay
時間により変化する。つまり、Date gate信号
は、delay25によつて、「27の出力」迄の時間
が伸びる。又、strobe信号が、delay26の信号
によつて28の出力迄の時間が長くなり、その結
果、DATEがデータ信号線上で有効となる時間
が長くなる。但し、strobe信号自体の時間長は一
定である。delay時間の中には、チヤネル制御装
置−チヤネル装置間のケーブルdelay時間も含ま
れるが、Date 4Byte分の信号間バラツキ(スキ
ユー時間)を考慮した値となる様なデイレイ時間
になつている。
従つて、データが信号線上にのる時間が、スキ
ユー時間を考慮して長くしたり、短くしたりする
ことができるので異なるスキユー時間のインター
フエースでも転送が出来る。又、第3図につい
て、上段ではFF24がオンになつている場合を、
下段ではFF24がオフになつている場合を表す
が、で示した分だけ両者の転送時間に違いが出
る。
ユー時間を考慮して長くしたり、短くしたりする
ことができるので異なるスキユー時間のインター
フエースでも転送が出来る。又、第3図につい
て、上段ではFF24がオンになつている場合を、
下段ではFF24がオフになつている場合を表す
が、で示した分だけ両者の転送時間に違いが出
る。
このようにサービス処理装置SVPによりスキ
ユー時間変更を示す信号を指定する場合、システ
ムのパワーオンの時点でチヤネル制御装置に接続
されているチヤネルの種類が調べられ、自動的に
設定されるようにすることができる。なお、第2
図の遅延回路25,26は必ずしも遅延回路素子
により構成される必要はなく、カウンタ回路とデ
コード回路より構成し、任意のカウント値をデコ
ードして得た遅延出力を利用することができるこ
とはいうまでもない。
ユー時間変更を示す信号を指定する場合、システ
ムのパワーオンの時点でチヤネル制御装置に接続
されているチヤネルの種類が調べられ、自動的に
設定されるようにすることができる。なお、第2
図の遅延回路25,26は必ずしも遅延回路素子
により構成される必要はなく、カウンタ回路とデ
コード回路より構成し、任意のカウント値をデコ
ードして得た遅延出力を利用することができるこ
とはいうまでもない。
(F) 発明の効果
以上説明したように本発明によれば、従来のチ
ヤネル制御装置−チヤネル装置間インターフエイ
スに大きな変更を要することなく、チヤネル装置
及びこのチヤネル装置に接続される入出力装置に
応じて、スキユー時間をダイナミツクに変更する
ことにより転送レートを向上させることができ、
またこれにより異なるスキユー時間を有するチヤ
ネル装置、入出力装置を1つのチヤネル制御装置
に混在して収容することが可能となる。
ヤネル制御装置−チヤネル装置間インターフエイ
スに大きな変更を要することなく、チヤネル装置
及びこのチヤネル装置に接続される入出力装置に
応じて、スキユー時間をダイナミツクに変更する
ことにより転送レートを向上させることができ、
またこれにより異なるスキユー時間を有するチヤ
ネル装置、入出力装置を1つのチヤネル制御装置
に混在して収容することが可能となる。
第1図は本発明の一実施例を示す図、第2図は
第1図実施例の詳細を示す図、第3図は第2図の
タイムチヤートを示す図である。図において、1
はチヤネル制御装置、2〜nはチヤネル装置であ
り、それぞれのチヤネル装置2〜nには入出力装
置が接続される。11は制御部、12〜1nはポ
ート制御部、21は優先回路、22はフリツプフ
ロツプ、23はオア回路、24はフリツプフロツ
プ、25,26は遅延回路、27,28はチヤネ
ルの信号線を示す。
第1図実施例の詳細を示す図、第3図は第2図の
タイムチヤートを示す図である。図において、1
はチヤネル制御装置、2〜nはチヤネル装置であ
り、それぞれのチヤネル装置2〜nには入出力装
置が接続される。11は制御部、12〜1nはポ
ート制御部、21は優先回路、22はフリツプフ
ロツプ、23はオア回路、24はフリツプフロツ
プ、25,26は遅延回路、27,28はチヤネ
ルの信号線を示す。
Claims (1)
- 【特許請求の範囲】 1 入力装置と接続されるチヤネル装置と、該チ
ヤネル装置に接続されるチヤネル制御装置との間
で、データ有効信号を用いて、非同期データ転送
を行うデータ処理システムにおいて、 前記チヤネル制御装置に接続された複数台のチ
ヤネル装置であつて、前記複数台は、前記チヤネ
ル装置と前記チヤネル制御装置間を結ぶデータ信
号路上でのスキユー時間が比較的短いものと、前
記スキユー時間が比較的長いものであるチヤネル
装置と、 前記チヤネル装置と前記チヤネル制御装置がデ
ータ転送をする時には、前記チヤネル装置のスキ
ユー時間に対応して、前記データ信号路上に転送
データがのる時間を、前記有効信号の出力タイミ
ングを変更することによつて、前記時間を変更す
る変更回路を有し、 チヤネル装置からチヤネル制御装置への転送リ
クエストと共に前記スキユー時間を指定する信号
を前記チヤネル制御装置に転送し、前記チヤネル
制御装置は変更回路によりチヤネル装置とのデー
タ転送を行うことを特徴とするデータ転送制御方
式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12267182A JPS5914034A (ja) | 1982-07-14 | 1982-07-14 | デ−タ転送制御方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12267182A JPS5914034A (ja) | 1982-07-14 | 1982-07-14 | デ−タ転送制御方式 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5914034A JPS5914034A (ja) | 1984-01-24 |
JPH0413740B2 true JPH0413740B2 (ja) | 1992-03-10 |
Family
ID=14841752
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP12267182A Granted JPS5914034A (ja) | 1982-07-14 | 1982-07-14 | デ−タ転送制御方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5914034A (ja) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5543615A (en) * | 1978-09-22 | 1980-03-27 | Nec Corp | Multiple channel control system |
-
1982
- 1982-07-14 JP JP12267182A patent/JPS5914034A/ja active Granted
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5543615A (en) * | 1978-09-22 | 1980-03-27 | Nec Corp | Multiple channel control system |
Also Published As
Publication number | Publication date |
---|---|
JPS5914034A (ja) | 1984-01-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4390969A (en) | Asynchronous data transmission system with state variable memory and handshaking protocol circuits | |
US4503490A (en) | Distributed timing system | |
US5140680A (en) | Method and apparatus for self-timed digital data transfer and bus arbitration | |
US4744078A (en) | Multiple path multiplexed host to network data communication system | |
EP0476990B1 (en) | Dynamic bus arbitration | |
US4096569A (en) | Data processing system having distributed priority network with logic for deactivating information transfer requests | |
US4449202A (en) | Full duplex integrated circuit communication controller | |
US20030061431A1 (en) | Multiple channel interface for communications between devices | |
US5237696A (en) | Method and apparatus for self-timed digital data transfer and bus arbitration | |
EP1021756B1 (en) | Direct memory access (dma) transactions on a low pin count bus | |
JPH0619756B2 (ja) | 非同期装置間で通信を行なうための効率的なプロトコル | |
CN109032973A (zh) | Icb总线系统及协议 | |
KR930002787B1 (ko) | 주변 제어기와 어댑터 인터페이스 | |
US4120029A (en) | Method and apparatus for recovering a signal transferred over a common bus in a data processing system | |
EP0141659A2 (en) | Communication interface | |
US6757763B1 (en) | Universal serial bus interfacing using FIFO buffers | |
US5592685A (en) | Synchronous/asynchronous partitioning of an asynchronous bus interface | |
JP2758634B2 (ja) | データ伝送装置 | |
US6584536B1 (en) | Bus transaction accelerator for multi-clock systems | |
JPH0413740B2 (ja) | ||
US6877052B1 (en) | System and method for improved half-duplex bus performance | |
US5664213A (en) | Input/output (I/O) holdoff mechanism for use in a system where I/O device inputs are fed through a latency introducing bus | |
JPS58114219A (ja) | デ−タ転送制御方式 | |
JPS60245063A (ja) | 共用メモリアクセス方式 | |
US7519755B2 (en) | Combined command and response on-chip data interface for a computer system chipset |